JPH05275485A - 突起電極とその製造法及びその突起電極を用いた実装体 - Google Patents

突起電極とその製造法及びその突起電極を用いた実装体

Info

Publication number
JPH05275485A
JPH05275485A JP4066762A JP6676292A JPH05275485A JP H05275485 A JPH05275485 A JP H05275485A JP 4066762 A JP4066762 A JP 4066762A JP 6676292 A JP6676292 A JP 6676292A JP H05275485 A JPH05275485 A JP H05275485A
Authority
JP
Japan
Prior art keywords
electrode
circuit board
metal
insulating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4066762A
Other languages
English (en)
Inventor
Tetsuhiro Yamamoto
哲浩 山本
Kenzo Hatada
賢造 畑田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4066762A priority Critical patent/JPH05275485A/ja
Publication of JPH05275485A publication Critical patent/JPH05275485A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7424—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self-supporting substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/743—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H10W72/234—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/261—Functions other than electrical connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/281—Auxiliary members
    • H10W72/283—Reinforcing structures, e.g. bump collars
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 本発明は、加圧治具とＬＳＩチップ、および
回路基板との平行度の不十分さによる回路基板の電極と
バンプとの接続不良、および樹脂の膨張による接続不
良、および横方向等の応力によるバンプクラックを無く
し接続不良無くチップを高密度に実装する方法を提供す
ることを目的としている。 【構成】 半導体素子１の電極３上に、中芯部がＴ字型
の金属で形成された導通部でその周囲が柱状形の絶縁性
樹脂８で形成された突起電極９を形成し、その突起電極
９の導通部と半導体素子の電極１３に対応した位置に配
線電極１３を有する回路基板１１とを位置合わせし、絶
縁性樹脂１３を塗布し、絶縁性樹脂１３により回路基板
１１と半導体素子１とを接合し、突起電極９の導通部と
回路基板の配線電極１２とを接触させる。 【効果】 加圧治具とＬＳＩチップ、および回路基板と
の平行度の不十分さによる回路基板の電極とバンプとの
接続不良、および樹脂の膨張による接続不良、および横
方向等の応力によるバンプクラックを無くし接続不良無
くチップを高密度に実装することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体の実装方式である
ＣＯＢ実装に用いる導電性突起物の構造及びその製造方
法に関するものである。
【０００２】
【従来の技術】従来の金属突起形成方法および、一応用
例として金属突起を電子部品、例えばＬＳＩチップに転
写し、ＣＯＧ実装方式のひとつであるＭＢＢ実装方式に
応用した例について、図８、図９、図１０とともに説明
する。
【０００３】まず図８において金属突起形成基板につい
て説明する。絶縁基板１５上に導電膜１６を全面に形成
する(a)。絶縁基板１５にはセラミック、ガラス等を用
い、導電膜１６には主にＰｔ,ＩＴＯなどを用いる。次
に、この導電膜１６上にめっき用マスク１８となる絶縁
膜を全面に形成し、フォトレジストをエッチングマスク
にして半導体素子の電極に対応した位置に開口部１７を
形成する(b)。このめっき用マスク１８には一般にＰ−
ＣＶＤ（プラズマ ＣＶＤ）法等で形成されたＳｉ
Ｏ2，Ｓｉ3Ｎ4等の無機薄膜を用い、その膜厚は約300nm
から1000nm程度としている。また、これらの絶縁膜マス
ク１８の形成にはスパッタ法，ＣＶＤ法等が用いられ
る。また、開口部１７の形成にはＨＦ溶液を用いたウエ
ットエッチ、またはＣＦ4，Ｏ2によるドライエッチング
法が用いられる。次に、めっき用マスク１８に形成した
開口部１７の導電膜１６上に、導電膜１６をめっき電極
として電解めっき法により金属突起（Ａｕ）３９、以後
バンプと呼ぶ、を形成する(c)。
【０００４】つぎに、絶縁基板１５上に形成されたバン
プ３９とＬＳＩチップ２３のＬＳＩ電極２４とを位置合
わせし加圧冶具１４により加圧、加熱しＬＳＩ電極２４
とバンプ３９を接合する(d)。その後加圧冶具１４を取
り除くとバンプ３９のＬＳＩ電極２４への転写を完了す
る。
【０００５】つぎに前記バンプ３９を転写したＬＳＩチ
ップ２３をＭＢＢ実装方式を用いて回路基板２６に実装
する。まず接続後の断面を図９（ａ）に示す。ＭＢＢ実
装方式はＬＳＩ電極２４にバンプ３９を有したＬＳＩチ
ップ２３、回路基板２６、光硬化性絶縁樹脂１３の３つ
の要素から構成される。ＬＳＩチップ２３は、光硬化性
絶縁樹脂１３によりフェースダウンで回路基板２６に固
定され、ＬＳＩチップ２３のバンプ３９と回路基板の電
極２５は光硬化性絶縁樹脂１３の収縮力により、圧接接
合される。図９（ｂ）に接続原理を示す。ＬＳＩチップ
２３と回路基板２６間のギャップｈは、バンプ３９の厚
みで規制されるが、この状態で光硬化性絶縁樹脂１３を
硬化すると、Δｈの収縮量をもった状態で収縮力Ｗが作
用する。また、ＬＳＩチップ２３と光硬化性絶縁樹脂１
３および回路基板２６と光硬化性絶縁樹脂１３間は各々
の密着力α、βが作用しているためバンプ３９と回路基
板２６の電極２５同士は圧接・接続される。
【０００６】図１０はＭＢＢ実装方式のプロセスを示
す。まず回路基板２６上もしくはＬＳＩチップ２３に光
硬化性絶縁樹脂１３をディスペンサなどで滴下する
（ａ）。ついで、ＬＳＩチップ２３のバンプ３９と回路
基板２６の電極２５とを位置合わせする（ｂ）。この位
置合わせは、回路基板２６がガラス板であればガラス板
側から行い、不透明基板であれば２個のカメラでＬＳＩ
チップ２３面と回路基板２６面の両方のパターンを認識
させ合体させる。位置合わせが終わると、ＬＳＩチップ
２３を加圧治具１４で加圧する。この加圧により光硬化
性絶縁樹脂１３はＬＳＩチップ２３のバンプ３９と回路
基板２６の電極２５の間から排出され、バンプ３９と回
路基板２６の電極２５は電気的に接触する。次に紫外光
ＵＶ光を照射して光硬化性絶縁樹脂１３を硬化させる
（ｃ）。このとき基板２６がガラス等の透明なものであ
れば（ｄ）のごとく裏面からＵＶ光を照射してもよい。
硬化が終了してから加圧治具１３を取り去るとＬＳＩチ
ップ２３と回路基板２６の電極２５との接続が完了する
（ｅ）。このように、ＬＳＩチップ２３の回路基板２６
への実装が完了する。
【０００７】
【発明が解決しようとする課題】しかしながら従来例に
おいては以下のような問題点がある。
【０００８】回路基板２６とＬＳＩチップ２３とを加圧
接続するとき加圧治具１４と回路基板２６、ＬＳＩチッ
プ２３との間の平行度を保つのが難しくバンプ３９と回
路基板２６の電極２５との間に接続不良が起こりやす
い。また、バンプ３９と回路基板２６の電極２５との間
の光硬化性樹脂１３が熱膨張を起こすとバンプ３９と回
路基板２６の電極２５と間に接続不良が起こる問題があ
った。
【０００９】また、接続の際に相当の荷重を加えるため
にバンプが変形して生成時よりもバンプ径が大きくなる
ため、高密度実装に対してバンプ３９のつぶれ量を考慮
したある程度のピッチ間距離が必要であるなどの制限が
あった。
【００１０】本発明はかかる点に鑑み、バンプと回路基
板の電極とを接続不良無く、またバンプの変形による電
極間距離を考慮する必要がなく高密度に実装するために
用いる導電性突起物およびその製造法を提供するもので
ある。
【００１１】
【課題を解決するための手段】本発明は、中芯部に貫通
孔を有する絶縁性樹脂からなる筒形絶縁部と、前記貫通
孔内に埋設されるととに、前記円筒形絶縁部の上側に延
在した金属を備えた突起電極を提供。また、本発明は、
中芯部に貫通孔を有する絶縁性樹脂からなる筒形絶縁部
と、前記貫通孔内に埋設されるとともに前記筒形絶縁部
の上側および前記筒形絶縁部の下側に延在した金属を備
えた突起電極を提供する。そして、本発明は、半導体素
子全面に導電膜を形成する工程と、前記半導体素子の電
極上に貫通孔を有する筒形絶縁部を絶縁性樹脂によって
形成する工程と、前記貫通孔中に第１の金属をめっき法
によって形成する工程と、前記筒形絶縁部上に前記第１
の金属と接続された第２の金属をめっき法によって形成
する工程と、前記導電膜を除去する工程とを備えた突起
電極の製造方法、また、絶縁性基板上に導電膜を形成す
る工程と、前記導電膜上に開口部を有する絶縁膜を形成
する工程と、前記開口部に前記導電膜を電極として第１
の金属をめっき法により形成する工程と、前記第１の金
属の中心に貫通孔を有する筒形絶縁部を絶縁性樹脂によ
り形成する工程と、前記貫通孔内に第２の金属をめっき
法により形成する工程と、前記筒形絶縁部上に第３の金
属をめっき法により形成する工程と、前記絶縁膜を除去
する工程とを備えた突起電極の製造方法を提供する。
【００１２】さらに、本発明は、電子部品と前記電子部
品の電極に対応する位置に配線電極を有する回路基板と
が、前記突起電極により接続される実装体、又は電子部
品と前記電子部品の電極に対応する位置にインナーリー
ドを有するフィルムキャリアとが、前記突起電極により
接続される実装体、又は電子部品と前記電子部品の電極
に対応する位置に配線電極を有する回路基板とが、前記
電子部品の電極と前記回路基板の配線電極との間に前記
突起電極を介し、絶縁性樹脂によって接続される実装体
を提供する。
【００１３】本発明は、柱状形樹脂の内側に複数のＴ字
型あるいはＨ字型導通用金属部を有する構造を持つ突起
物を電極上に有する半導体装置等の電子部品を提供し、
前記電子部品を用い、電子部品の突起物中の金属線と前
記電子部品の電極に対応した位置に電極配線を有する回
路基板とを位置合わせ、または前記回路基板の突起物中
の金属線と前記回路基板の電極に対応した位置に電極を
有する電子部品とを位置合わせし、絶縁樹脂を塗布し、
前記絶縁樹脂により基板と電子部品を接合し、電極配線
と突起物とを接触させることを特徴とする電子部品の実
装方法を提供する。
【００１４】
【作用】本発明のごとく、柱状形の樹脂中にＴ字あるい
はＨ字型の金属線が存在する構造を持つ突起物を用いる
ため、突起物の弾性変形量が従来の金属突起に比べて大
きくなり、その突起物を介しての電気的接続の安定性が
増大する。すなわち、本発明によれば、低荷重により形
成されたバンプの弾性回復力のみで容易に電極配線と金
属突起接続不良なく接続することができる。さらに隣接
する導通用金属線間に絶縁性の樹脂が存在するためより
高密度の実装が可能になる。
【００１５】
【実施例】本発明の一実施例にかかる方法を図面ととも
に説明する。
【００１６】図１は本発明の実施例における柱状筒形樹
脂の内部にＴ字型金属部が存在する構造を有する突起物
の製造方法を示すものである。
【００１７】半導体素子１上にバリアメタル２を蒸着す
る。バリアメタルとしてはＴｉーＰａーＡｕあるいはＣ
ｒ−Ａｕを用いて、半導体素子１全面に形成する
（ａ）。次に半導体素子１の電極部３に相当する部分に
開口部５を設けるように絶縁性物質でマスク部６を生成
する。マスク部５の形成に用いる絶縁性物質としてはお
もにレジストを用いる（ｂ）。つぎに、感光性樹脂を用
いて、開口部５の中心に貫通孔７が位置し、しかもその
貫通孔が上から下まで存在するようにたとえば柱状円筒
形絶縁部８を形成する（Ｃ）。次に、開口部５のバリア
メタル２を電極として、絶縁部８の貫通孔７に埋設され
絶縁部８の上側まで延在するＴ字型金属部９を形成す
る。金属としては、主にＡｕ（金）を用いる（ｄ）。こ
れはまず貫通孔７中にめっき法によって金を埋め込み、
引続きめっき法によって絶縁部８上にも金を形成して行
う。次にマスク部６と突起電極１０以外のところに存在
するバリアメタルを除去する（ｅ）。
【００１８】以上のように形成したバンプ（突起電極）
１０をＭＢＢ実装方式に応用した例の工程図を図２に示
す。
【００１９】半導体素子１の電極３上に形成された突起
電極１０の金属部９と回路基板１１の配線電極１２を位
置合わせする。回路基板１１には、セラミックス、シリ
コン等を用いる（ａ）。次に、回路基板１１上に光硬化
性樹脂１３を塗布する（ｂ）。次に、加圧時具１４を用
いて加圧し、光硬化性樹脂に紫外光（以降ＵＶ光と称す
る）１５を照射することにより回路基板１１と半導体素
子１を接続する。このとき、回路基板１１が透明性なら
ば基板下から、不透明性ならば側方からそれぞれＵＶ光
を照射する（ｃ）。突起電極１０の金属部９と回路基板
１１の配線電極１２は、硬化した樹脂の収縮力によって
なされるので、加圧冶具１４を取り除いても両者の接続
は保持される。
【００２０】次に図３を用いて、本発明の第１の実施例
における実装体の効果について説明する。
【００２１】図３の（ａ）は、ＭＢＢ方式により実装さ
れたときの、接続部の状態を示したものである。このと
き、回路基板１１と半導体素子１は光硬化性樹脂１３の
収縮により一定の厚さに保持される。そしてこのときの
回路基板１１と半導体素子１間の厚さをβとする。この
光硬化性樹脂１３の収縮により、突起電極１０は圧縮さ
れ柱状形絶縁部８は弾性変形，金属部９は塑性変形をそ
れぞれ生じる。この時の変形によってバンプ７の高さは
Ｈ１となる。さらにこの変形により突起電極１０には内
部応力が生じ、この応力により突起電極１０の金属部９
と回路基板１１の配線電極１２とは良好な電気的接続が
なされることになる。
【００２２】またこの時、光硬化性樹脂１３の収縮によ
り突起電極１０は変形するが、金属部９のよこ方向への
変形は柱状形絶縁部８によって抑制されるため、電極間
の距離がそのまま電極間ピッチとなり、高密度な実装が
可能になる。
【００２３】つぎに図３の（ｂ）は、実装体の温度が上
昇して光硬化性樹脂１３が熱膨張を生じたときを想定し
たものである。この時、光硬化性樹脂１３の熱膨張によ
り、回路基板１１と半導体素子１間の幅はＴ２（＞Ｔ
１）になる。これにより回路基板１１の配線電極１２と
バンプ７の金属部６との接続がとれなくなる可能性があ
る。しかし、本発明の第１の実施例のような構造をとる
ことにより、突起電極１０の柱状形絶縁部８が弾性回復
をして突起電極１０の高さはＨ２（＞Ｈ１）となり、光
硬化性樹脂の熱膨張量（Ｔ２−Ｔ１）が突起電極１０の
弾性回復量内の範囲ならば、（Ｔ２−Ｔ１）＝（Ｈ２−
Ｈ１）となり、接続は良好に保たれることになる。
【００２４】また突起電極１０の金属部９をＴ字型にす
ることにより、絶縁部１０の変形による応力を金属部９
に効率よく伝えて、金属部９の変形を促進させることに
なる。従って、突起電極１０の弾性回復量は金属部９を
Ｔ字型にすることにより大きくなり、大きな熱膨張に対
しても十分な接続が保たれることになる。
【００２５】図４は本発明の第２の実施例における樹脂
部の内側に２本のＨ字型金属部が存在する構造を有する
突起物の製造方法を示すものである。
【００２６】絶縁基板１５上に導電膜１６を全面に形成
し、その上に開口部１７を有するマスク部１８を設け
る。方法、材料等は第１の実施例に同じである（ａ）。
導電膜１６を電極として、めっき法を用いて開口部１７
に金属部１９を形成する（Ａｕ）。この時のめっき厚
は、マスク部３の高さよりも小さいこととする（ｂ）。
次にマスク部１８に形成した開口部１７を４つセットに
してその開口部１７をすべて覆うように感光性樹脂を用
いて貫通孔２０を４か所有する突起物の柱状円筒形絶縁
部２１を形成する。この時、４つの貫通孔２０は開口部
１７にそれぞれ対応していることとする（ｃ）。次に形
成した金属部１９をめっき電極として電解めっき法によ
り絶縁部２１の貫通孔２０内に突起物の金属部（Ａｕ）
５０を形成し、引続き絶縁部２１上にめっき法にて金属
部５０を延在形成する。この時形成される突起物の金属
部５０は柱状形絶縁部２１よりも高くなる。またこの
時、この突起物の側方からの断面図において、形成され
た金属部５０はＨ字型をなす事になる。以降このように
生成された突起物を突起電極２２と呼ぶ（ｄ）。
【００２７】図５は絶縁性基板に形成された突起電極５
０を半導体素子の電極に転写し、さらに回路基板へリフ
ローにより実装する工程を示したものである。
【００２８】まず突起電極の半導体素子への転写である
が、半導体素子２３の電極２４と絶縁性基板１５上に形
成された突起電極２２とを位置合わせする（ａ）。次に
加圧治具１４を用いて半導体素子２３と絶縁性基板１５
とを加圧し、さらに熱を加える（ｂ）。この時、絶縁性
基板１５上の突起電極２２は、半導体素子２３の電極２
４と熱により共晶合金を形成し、半導体素子２３の電極
２４上に転写される（ｃ）。
【００２９】次に、回路基板２６の配線電極２５へのリ
フローによる実装工程を説明する。半導体素子に転写さ
れた突起電極の金属部５０と回路基板の配線電極２５と
を位置合わせする（ｄ）。次に、加圧治具１４をもちい
て、回路基板２６と半導体素子２３とを加圧し、高温の
Ｎ２などをリフローすることにより突起電極の金属部５
０と回路基板の配線電極２５とを接続する。
【００３０】本発明の第２の実施例による効果を説明す
る。図５，６に示したような突起電極の構造をとること
により隣接電極間の絶縁性が確保され、より高密度な実
相が可能となる。また、絶縁部に高弾性の樹脂を用いる
ために、実装後の接続体の厚さの均一性が計れ、接続性
がより向上される。
【００３１】図６は本発明の第３の実施例における柱状
形樹脂部にテーパが存在する突起電極を形成する工程を
示したものである。
【００３２】突起電極の柱状形絶縁部８の形成までは、
第１の実施例の工程説明における図１の（ａ）、（ｂ）
に同じである（ａ）。つぎに、形成した柱状形絶縁部上
に蒸着法などによりマスク部２７を（ｂ）のような形状
で形成する（ｂ）。次に、形成したマスク部２７の上方
からＯ２プラズマ２８を照射する（ｃ）。このＯ２プラ
ズマの照射により、マスク部２７を除去すると共に柱状
形絶縁部の貫通孔の上端を削ってテーパー２９を設け、
貫通孔の上端部にテーパーを有する柱状形絶縁部を形成
する（ｄ）。第１の実施例と同様に、メッキ法により金
属部３０を形成する。
【００３３】以上のように突起電極の柱状形絶縁部の上
端にテーパーを形成することにより、金属部３０の変形
をスムーズにすることができる。従って、柱状形絶縁部
の変形量が大きいときに発生すると考えられる金属部の
くびれや破断を防止することができる。
【００３４】図７は、第４の実施例として本発明の第２
の実施例における絶縁性基板上に生成した突起電極をフ
ィルムキャリアを用いた実装体に応用した例を示した。
【００３５】まずフィルムキャリア３１のインナーリー
ド３２と絶縁性基板３６上に形成された突起電極３５の
金属部３３とを位置合わせする（ａ）。次に高温（約３
５０℃）に加熱した加圧治具を用いて、フィルムキャリ
ア３１の上方からインナーリード３２と突起電極３５と
を加圧する（ｂ）。この時、インナーリード３２と突起
電極３５の金属部３３とは、両者の共晶合金を生成する
ことにより接合され、突起電極３５はインナーリード３
２に転写される（ｃ）。次にインナーリード３２に転写
した突起電極３５の金属部３３と回路基板３８の配線電
極３７とを位置合わせする（ｄ）。（ｂ）と同様に、加
熱した加圧治具１４を用いてフィルムキャリア３１の上
方からインナーリード３２と回路基板３８とを加圧する
（ｅ）。この時、突起電極３５の金属部３３と回路基板
３８の配線電極３７とは両者の共晶合金を生成すること
により接合される。以上のような工程により、フィルキ
ャリアのインナーリードと回路基板の配線電極とが本発
明の突起電極を介することにより電気的に接合される。
【００３６】
【発明の効果】以上説明したように、電子部品と回路基
板とを本発明のごとく、柱状形の樹脂中に金属細線を有
する突起電極を用いて接合する場合、突起電極の持つ弾
性回復力により電極配線と突起電極との間の接続不良を
著しく減少させることができ、さらにより高密度に実装
することができ、半導体装置等の実装に大きく寄与する
ものである。
【図面の簡単な説明】
【図１】本発明の第１の実施例における突起電極の生成
工程及びその構造を示す断面図
【図２】同実施例における突起電極を用いたＭＢＢ実装
工程及びその構造説明のための断面図
【図３】同実施例における効果説明のための断面図
【図４】本発明の第２の実施例における突起電極生成工
程及びその構造を示す断面図
【図５】同実施例における突起電極と転写法を用いたフ
リップチップ方式の工程及びその構造説明のための断面
図
【図６】本発明の第３の実施例における突起物生成工程
及び構造を示す断面図
【図７】本発明の第４の実施例におけるフィルムキャリ
アを用いた実装体及びその工程説明のための断面図
【図８】従来例における金属突起形成基板形成プロセス
工程断面図
【図９】従来例において半導体素子を実装したときの工
程断面図
【図１０】従来例における実装方式のプロセス工程断面
図

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】中芯部に貫通孔を有する絶縁性樹脂からな
    る筒形絶縁部と、前記貫通孔内に埋設されるととに、前
    記円筒形絶縁部の上側に延在した金属とを備えてなるこ
    とを特徴とする突起電極。
  2. 【請求項２】筒形絶縁部の貫通孔の上端部がテーパーを
    有することを特徴とする請求項１記載の突起電極。
  3. 【請求項３】中芯部に貫通孔を有する絶縁性樹脂からな
    る筒形絶縁部と、前記貫通孔内に埋設されるとともに前
    記筒形絶縁部の上側および前記筒形絶縁部の下側に延在
    した金属を備えてなることを特徴とする突起電極。
  4. 【請求項４】半導体素子全面に導電膜を形成する工程
    と、前記半導体素子の電極上に貫通孔を有する筒形絶縁
    部を絶縁性樹脂によって形成する工程と、前記貫通孔中
    に第１の金属をめっき法によって形成する工程と、前記
    筒形絶縁部上に前記第１の金属と接続された第２の金属
    をめっき法によって形成する工程と、前記導電膜を除去
    する工程とを備えてなることを特徴とする突起電極の製
    造方法。
  5. 【請求項５】絶縁性基板上に導電膜を形成する工程と、
    前記導電膜上に開口部を有する絶縁膜を形成する工程
    と、前記開口部に前記導電膜を電極として第１の金属を
    めっき法により形成する工程と、前記第１の金属の中心
    に貫通孔を有する筒形絶縁部を絶縁性樹脂により形成す
    る工程と、前記貫通孔内に第２の金属をめっき法により
    形成する工程と、前記筒形絶縁部上に第３の金属をめっ
    き法により形成する工程と、前記絶縁膜を除去する工程
    とを備えてなることを特徴とする突起電極の製造方法。
  6. 【請求項６】電子部品と前記電子部品の電極に対応する
    位置に配線電極を有する回路基板とが、請求項１又は３
    記載の突起電極により接続されることをとを特徴とする
    実装体。
  7. 【請求項７】電子部品と前記電子部品の電極に対応する
    位置にインナーリードを有するフィルムキャリアとが、
    請求項１又は３記載の突起電極により接続されることを
    特徴とする実装体。
  8. 【請求項８】電子部品と前記電子部品の電極に対応する
    位置に配線電極を有する回路基板とが、前記電子部品の
    電極と前記回路基板の配線電極との間に請求項１又は３
    記載の突起電極を介し、絶縁性樹脂によって接続される
    ことを特徴とする実装体。
JP4066762A 1992-03-25 1992-03-25 突起電極とその製造法及びその突起電極を用いた実装体 Pending JPH05275485A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4066762A JPH05275485A (ja) 1992-03-25 1992-03-25 突起電極とその製造法及びその突起電極を用いた実装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4066762A JPH05275485A (ja) 1992-03-25 1992-03-25 突起電極とその製造法及びその突起電極を用いた実装体

Publications (1)

Publication Number Publication Date
JPH05275485A true JPH05275485A (ja) 1993-10-22

Family

ID=13325218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4066762A Pending JPH05275485A (ja) 1992-03-25 1992-03-25 突起電極とその製造法及びその突起電極を用いた実装体

Country Status (1)

Country Link
JP (1) JPH05275485A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774314B2 (en) 2001-05-10 2004-08-10 Mitsubishi Denki Kabushiki Kaisha Electronic device and coupler
JP2006269839A (ja) * 2005-03-25 2006-10-05 Matsushita Electric Ind Co Ltd 半導体実装方法
JP2007242866A (ja) * 2006-03-08 2007-09-20 Yamaha Corp 半導体装置及びその製造方法
EP2738796A2 (fr) * 2012-11-29 2014-06-04 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Procédé de réalisation d'une structure pour l'assemblage de dispositifs microélectroniques en puce retournée comprenant un bloc isolant de guidage d'un élément de connexion et dispositif correspondant

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774314B2 (en) 2001-05-10 2004-08-10 Mitsubishi Denki Kabushiki Kaisha Electronic device and coupler
JP2006269839A (ja) * 2005-03-25 2006-10-05 Matsushita Electric Ind Co Ltd 半導体実装方法
JP2007242866A (ja) * 2006-03-08 2007-09-20 Yamaha Corp 半導体装置及びその製造方法
EP2738796A2 (fr) * 2012-11-29 2014-06-04 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Procédé de réalisation d'une structure pour l'assemblage de dispositifs microélectroniques en puce retournée comprenant un bloc isolant de guidage d'un élément de connexion et dispositif correspondant

Similar Documents

Publication Publication Date Title
US5819406A (en) Method for forming an electrical circuit member
JP2730357B2 (ja) 電子部品実装接続体およびその製造方法
US6541867B1 (en) Microelectronic connector with planar elastomer sockets
KR101230564B1 (ko) 전자 부품과 그 제조 방법
JP3443567B2 (ja) 基板に半導体チップを実装する方法および基板に実装するのに適した半導体デバイス
US6713880B2 (en) Semiconductor device and method for producing the same, and method for mounting semiconductor device
US6667235B2 (en) Semiconductor device and manufacturing method therefor
JP2002151550A (ja) 半導体装置、その製造方法並びに製造に使用するコイルスプリング切断治具及びコイルスプリング供給治具
US5923955A (en) Fine flip chip interconnection
JP2002118226A (ja) 半導体装置及びその製造方法
JP2770821B2 (ja) 半導体装置の実装方法および実装構造
JP4477213B2 (ja) 回路基板及び回路基板の製造方法
JPH05275485A (ja) 突起電極とその製造法及びその突起電極を用いた実装体
US6323434B1 (en) Circuit board and production method thereof
CN112447657B (zh) 半导体装置以及半导体装置的制造方法
JPH0562979A (ja) 半導体装置及びその実装方法
JP3698223B2 (ja) 半導体装置の製造方法
US12009329B2 (en) Manufacturing method of integrated substrate
JPH05326525A (ja) 突起電極製造方法
JPH07282878A (ja) 異方導電性接続部材及びその製造方法
JP2002231765A (ja) 半導体装置
JP2998507B2 (ja) 半導体装置の製造方法
JPH10163261A (ja) 電子部品搭載用配線基板の製造方法
JPH10209204A (ja) 半導体装置およびその製造方法
JP2959215B2 (ja) 電子部品およびその実装方法