JPH0527792Y2 - - Google Patents
Info
- Publication number
- JPH0527792Y2 JPH0527792Y2 JP18652985U JP18652985U JPH0527792Y2 JP H0527792 Y2 JPH0527792 Y2 JP H0527792Y2 JP 18652985 U JP18652985 U JP 18652985U JP 18652985 U JP18652985 U JP 18652985U JP H0527792 Y2 JPH0527792 Y2 JP H0527792Y2
- Authority
- JP
- Japan
- Prior art keywords
- relay
- circuit
- thyristor
- contact
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000011084 recovery Methods 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
Landscapes
- Relay Circuits (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案は、鉄道の信号保安装置等に用いられる
遅延動作形の時素リレー回路に関する。[Detailed Description of the Invention] Industrial Field of Use The present invention relates to a time delay relay circuit of the delay operation type used in railway signal safety devices and the like.
従来の技術
第2図は従来用いられている遅延動作形の時素
リレー回路を示す。端子1,2間に直流電源を投
入すると、まず第2のリレー2Rが動作する。次
いで、動作接点2R1を通じて第1のリレー1R
が動作し、接点1R1により自己保持する。BACKGROUND ART FIG. 2 shows a conventional delay operation type time element relay circuit. When DC power is applied between terminals 1 and 2, the second relay 2R operates first. Then, the first relay 1R is connected through the operating contact 2R1 .
operates and is self-held by contact 1R1 .
一方、ゲートパルス発生回路3内のコンデンサ
C1が前記直流電源の投入と同時に充電を開始し、
一定の時間経過後、充電電圧が単接合トランジス
タ(UJT)4の阻止電圧よりも高くなると、コ
ンデンサC1の充電電荷がベース・エミツタ間を
通じて瞬時に放電し、ゲートパルスとしてサイリ
スタ(SCR)5のゲートに印加され、サイリス
タ5を導通する。 On the other hand, the capacitor in the gate pulse generation circuit 3
C 1 starts charging at the same time as the DC power is turned on,
After a certain period of time, when the charging voltage becomes higher than the blocking voltage of the single junction transistor (UJT) 4, the charged charge of the capacitor C1 is instantly discharged between the base and emitter, and the gate pulse is generated as a gate pulse of the thyristor (SCR) 5. It is applied to the gate and makes the thyristor 5 conductive.
サイリスタ5が導通すると、第2のリレー2R
の両端が短絡されて復旧し、その復旧接点2R2
と第1のリレーの動作接点1R2の直列接続より
なる出力回路のアンド条件が成立し、端子6,7
間が導通してリレー出力を発生する。 When the thyristor 5 is conductive, the second relay 2R
Both ends of the switch are shorted and restored, and the restoration contact 2R 2
The AND condition of the output circuit consisting of the series connection of the first relay's operating contact 1R2 and the first relay's operating contact 1R3 is established, and terminals 6 and 7
When this happens, continuity is established and a relay output is generated.
考案が解決しようとする問題点
従来の時素リレー回路は上述したように、直流
電源を投入した後、コンデンサC1の充電時定数
で決定される一定の遅延時間の経過後にリレー出
力を発生し、いわゆる遅延動作特性を達成してい
る。しかしながら、従来の回路は、所定の遅延時
間を経過してリレー出力が発生した後もサイリス
タ5やゲートパルス発生回路3等の電子回路に電
源を供給しているため、サージ電圧等の外乱ノイ
ズが入り易く、故障の発生原因になり易いという
問題があつた。また、リレー出力発生中はサイリ
スタ5が導通状態となつているため、サイリスタ
に直列に接続した電流制限抵抗R1で大きな電力
を消費し、発熱が大きくなつて温度が上昇すると
ともに、電源効率も悪いという問題があつた。Problems that the invention aims to solve As mentioned above, the conventional time relay circuit generates the relay output after a certain delay time determined by the charging time constant of the capacitor C1 after turning on the DC power. , so-called delayed operation characteristics have been achieved. However, in the conventional circuit, power is supplied to the electronic circuits such as the thyristor 5 and the gate pulse generation circuit 3 even after the relay output is generated after a predetermined delay time has elapsed, so disturbance noise such as surge voltage is generated. There was a problem that it was easy to get in and easily cause trouble. In addition, since the thyristor 5 is in a conductive state while the relay output is being generated, a large amount of power is consumed by the current limiting resistor R1 connected in series with the thyristor, which increases heat generation, increases the temperature, and reduces power supply efficiency. There was a problem that it was bad.
問題点を解決するための手段
本考案は、上述した問題を解決するために、直
流電源の投入によつて動作する第1および第2の
二つのリレーを備え、前記第2のリレーと、サイ
リスタと、ゲートパルス発生回路とが電源に対し
て並列に接続され、直流電源の投入から一定の遅
延時間の後にゲートパルス発生回路によりサイリ
スタをゲートオンして導通せしめ、該サイリスタ
により前記第2のリレーを短絡復旧し、該第2の
リレーの復旧接点と前記第1のリレーの動作接点
のアンド条件によりリレー出力を発生するよう構
成した遅延動作形の時素リレー回路において、第
1のリレーは、第2のリレーの動作接点と第1の
リレーの切換接点の動作側接点との並列接続回路
を介して電源の供給が行われ、第2のリレーと、
サイリスタと、ゲートパルス発生回路との並列接
続回路は、前記第1のリレーの切換接点の復旧側
接点と第2のリレーの動作接点との並列接続回路
を介して電源の供給が行われ、前記第2のリレー
と、サイリスタと、ゲートパルス発生回路に対す
る電源の供給を前記第1のリレーの復旧接点と第
2のリレーの動作接点の並列接続回路を通じて行
なうよう構成し、前記第2のリレーがサイリスタ
により短絡復旧された後は前記第2のリレー、サ
イリスタ及びゲートパルス発生回路を電源から自
動的に切り離すようにしたものである。Means for Solving the Problems In order to solve the above-mentioned problems, the present invention includes two relays, a first and a second relay, which operate when DC power is turned on, and the second relay and a thyristor. and a gate pulse generation circuit are connected in parallel to the power supply, and after a certain delay time from turning on the DC power supply, the gate pulse generation circuit gates the thyristor to conduction, and the thyristor activates the second relay. In a time delay relay circuit configured to generate a relay output when a short circuit is recovered and an AND condition between a recovery contact of the second relay and an operation contact of the first relay, the first relay Power is supplied through a parallel connection circuit between the operating contact of the second relay and the operating contact of the switching contact of the first relay, and the second relay and
A parallel connection circuit of the thyristor and the gate pulse generation circuit is supplied with power through a parallel connection circuit of the recovery side contact of the switching contact of the first relay and the operation contact of the second relay, and The second relay, the thyristor, and the gate pulse generation circuit are supplied with power through a parallel connection circuit of a recovery contact of the first relay and an operating contact of the second relay, and the second relay is After the short circuit is recovered by the thyristor, the second relay, the thyristor, and the gate pulse generation circuit are automatically disconnected from the power supply.
作 用
一定の遅延時間の後、第2のリレーがサイリス
タにより短絡復旧されて時素リレー回路の出力が
発生すると、いままで第2のリレーの動作接点を
通じて与えられていた第2のリレー、サイリスタ
及びゲートパルス発生回路が回路的に切り離さ
れ、これらに対する電源の供給が遮断される。こ
のため、リレー出力発生後はサイリスタには電流
が流れることがなくなり、サイリスタと直列に接
続されている電流制限抵抗における発熱がほとん
どなくなる。また、回路的に完全に切り離される
ため、サイリスタ及びゲートパルス発生回路等の
電子回路がサージ電圧等の外乱ノイズによつて影
響を受けることもなくなる。Action After a certain delay time, when the short-circuit of the second relay is restored by the thyristor and the output of the time relay circuit is generated, the output of the second relay, the thyristor, which was previously given through the operating contact of the second relay, is The gate pulse generating circuit and the gate pulse generating circuit are separated in terms of circuits, and the supply of power to them is cut off. Therefore, after the relay output is generated, no current flows through the thyristor, and almost no heat is generated in the current limiting resistor connected in series with the thyristor. Further, since the circuit is completely separated, electronic circuits such as the thyristor and the gate pulse generation circuit are not affected by disturbance noise such as surge voltage.
実施例
第1図は本考案の1実施例を示し、第2図の従
来回路と同一符号は同一素子を示す。Embodiment FIG. 1 shows an embodiment of the present invention, and the same reference numerals as in the conventional circuit of FIG. 2 indicate the same elements.
本考案になる時素リレー回路は、図示するとこ
ろから明らかなように、第2のリレー2R、サイ
リスタ5、ゲートパルス発生回路3に対する電源
の供給を、第1のリレー1Rの切換接点1R3の
復旧側接点と、第2のリレー2Rの動作接点2
R3の並列接続回路を通じて行なうよう構成した
点に特徴を有する。従来の回路(第2図)におい
ては、上記各素子および回路に対する電源の供給
は、電源に直接接続することにより行なわれてい
たものである。 As is clear from the diagram, the time relay circuit according to the present invention supplies power to the second relay 2R, thyristor 5, and gate pulse generation circuit 3 through the switching contact 1R3 of the first relay 1R. Recovery side contact and operation contact 2 of second relay 2R
It is characterized in that it is constructed so that it is performed through a parallel connection circuit of R3 . In the conventional circuit (FIG. 2), power is supplied to each of the above elements and circuits by directly connecting them to a power source.
第1図回路の動作を説明すれば、端子1,2間
に直流電源を投入すると、第1のリレー1Rの切
換接点1R3の復旧側接点を介して第2のリレー
2Rに電源が供給され、第2のリレー2Rが動作
する。リレー2Rが動作すると、その動作接点2
R3により自己保持すると同時に、動作接点2R1
を通じて第1のリレー1Rを動作せしめる。第1
のリレー1Rが動作すると、その切換接点1R3
の動作側接点を介して自己保持する。 To explain the operation of the circuit in Figure 1, when DC power is applied between terminals 1 and 2, power is supplied to the second relay 2R via the recovery side contact of the switching contact 1R3 of the first relay 1R. , the second relay 2R operates. When relay 2R operates, its operating contact 2
Self-holding by R 3 , and at the same time operating contact 2R 1
to operate the first relay 1R. 1st
When relay 1R operates, its switching contact 1R 3
Self-holding via the operating side contact.
一定遅延時間の経過後、ゲートパルス発生回路
3によりサイリスタ5が導通すると、従来と同様
に第2のリレー2Rが短絡復旧され、その復旧接
点2R2と第1のリレー1Rの動作接点1R2のア
ンド条件により出力回路の端子6,7間を導通
し、リレー出力を発生する。 After a certain delay time has elapsed, when the thyristor 5 is made conductive by the gate pulse generation circuit 3, the second relay 2R is restored from the short circuit as in the conventional case, and its restoration contact 2R 2 and the operating contact 1R 2 of the first relay 1R are connected. Due to the AND condition, the terminals 6 and 7 of the output circuit are made conductive and a relay output is generated.
上記第2のリレー2Rがサイリスタ5により短
絡復旧されると、その動作接点2R3が復旧し、
第2のリレー2R、サイリスタ5、ゲートパルス
発生回路3が回路的に切り離され、電源の供給が
遮断される。 When the second relay 2R is short-circuited by the thyristor 5, its operating contact 2R3 is restored,
The second relay 2R, thyristor 5, and gate pulse generation circuit 3 are disconnected in terms of circuitry, and the power supply is cut off.
このため、従来サイリスタ5の短絡電流が流れ
続けて温度上昇の原因となつていた電流制限抵抗
R1の電流もなくなる。 For this reason, the current limiting resistor, which conventionally caused the short-circuit current of the thyristor 5 to continue to flow and cause temperature rise.
The current in R 1 also disappears.
考案の効果
本考案は、以上説明したごとき構成、作用にな
るものであるから、時素リレー回路における温度
上昇が少なくなつて電源効率が向上し、リレー出
力発生後はサイリスタ及びその周辺の電子回路が
電源から切り離されるため、外乱ノイズによる影
響を受けることが少なくなり、回路故障の発生も
減少するという種々の効果を奏するものである。Effects of the invention Since the invention has the configuration and operation as explained above, the temperature rise in the thyristor relay circuit is reduced, the power supply efficiency is improved, and after the relay output is generated, the thyristor and its surrounding electronic circuits are Since the circuit is disconnected from the power supply, it is less affected by disturbance noise, and the occurrence of circuit failures is also reduced.
第1図は本考案の時素リレー回路の1実施例を
示す回路図、第2図は従来の時素リレー回路の回
路図である。
1,2……電源端子、3……ゲートパルス発生
回路、4……単接合トランジスタ、5……サイリ
スタ、6,7……出力端子、1R……第1のリレ
ー、2R……第2のリレー、1R3……第1のリ
レーの切換接点、2R3……第2のリレーの動作
接点。
FIG. 1 is a circuit diagram showing one embodiment of the time element relay circuit of the present invention, and FIG. 2 is a circuit diagram of a conventional time element relay circuit. 1, 2... Power terminal, 3... Gate pulse generation circuit, 4... Single junction transistor, 5... Thyristor, 6, 7... Output terminal, 1R... First relay, 2R... Second Relay, 1R 3 ... switching contact of the first relay, 2R 3 ... operating contact of the second relay.
Claims (1)
2の二つのリレーを備え、前記第2のリレーと、
サイリスタと、ゲートパルス発生回路とが電源に
対して並列に接続され、直流電源の投入から一定
の遅延時間の後にゲートパルス発生回路によりサ
イリスタをゲートオンして導通せしめ該サイリス
タにより前記第2のリレーを短絡復旧し、該第2
のリレーの復旧接点と前記第1のリレーの動作接
点のアンド条件によりリレー出力を発生するよう
構成した遅延動作形の時素リレー回路において、
第1のリレーは、第2のリレーの動作接点と第1
リレーの切換接点の動作側接点との並列接続回路
を介して電源の供給が行われ、第2のリレーと、
サイリスタと、ゲートパルス発生回路との並列接
続回路は、前記第1のリレーの切換接点の復旧側
接点と第2のリレーの動作接点との並列接続回路
を介して電源の供給が行われ、前記第2のリレー
がサイリスタにより短絡復旧された後は前記第2
のリレー、サイリスタおよびゲートパルス発生回
路を電源から自動的に切り離すようにしたことを
特徴とする時素リレー回路。 comprising two relays, a first and a second relay, which operate when DC power is turned on, the second relay;
A thyristor and a gate pulse generation circuit are connected in parallel to a power source, and after a certain delay time from turning on the DC power, the gate pulse generation circuit gates the thyristor to conduction, and the thyristor activates the second relay. The short circuit is restored and the second
In a delay operation type time element relay circuit configured to generate a relay output according to an AND condition of a recovery contact of the relay and an operation contact of the first relay,
The first relay connects the operating contacts of the second relay with the first
Power is supplied through a parallel connection circuit between the operating side contact of the switching contact of the relay, and the second relay,
A parallel connection circuit of the thyristor and the gate pulse generation circuit is supplied with power through a parallel connection circuit of the recovery side contact of the switching contact of the first relay and the operation contact of the second relay, and After the second relay is short-circuited by the thyristor, the second relay
A time relay circuit characterized in that the relay, thyristor, and gate pulse generation circuit are automatically disconnected from the power supply.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18652985U JPH0527792Y2 (en) | 1985-12-03 | 1985-12-03 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18652985U JPH0527792Y2 (en) | 1985-12-03 | 1985-12-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6294539U JPS6294539U (en) | 1987-06-16 |
| JPH0527792Y2 true JPH0527792Y2 (en) | 1993-07-15 |
Family
ID=31136164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18652985U Expired - Lifetime JPH0527792Y2 (en) | 1985-12-03 | 1985-12-03 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0527792Y2 (en) |
-
1985
- 1985-12-03 JP JP18652985U patent/JPH0527792Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6294539U (en) | 1987-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62250827A (en) | Overcurrent breaking circuit | |
| JPH07284274A (en) | Power supply circuit | |
| JPH0630543B2 (en) | Output circuit abnormality detection notification circuit | |
| CN217467504U (en) | Power supply circuit and electrical equipment | |
| JPH0527792Y2 (en) | ||
| US3568005A (en) | Control circuit | |
| JPS61219216A (en) | semiconductor switch circuit | |
| JPH07261860A (en) | Power supply circuit | |
| JP3322513B2 (en) | Battery pack | |
| JPS63178759A (en) | Rush current preventing circuit | |
| JPH058765Y2 (en) | ||
| JPH0613582Y2 (en) | Overcurrent protection circuit | |
| JPH058760Y2 (en) | ||
| CN223567294U (en) | An overcurrent protection circuit | |
| JPH0218712Y2 (en) | ||
| JPS5915135Y2 (en) | pulse modulator | |
| JPH0313830B2 (en) | ||
| JPS5937853Y2 (en) | protection circuit | |
| JPS5921554Y2 (en) | Instant return type delay circuit | |
| JPS59175325A (en) | Overcurrent breaking circuit | |
| KR930002747B1 (en) | Reverse Phase Detection Circuit | |
| JPH079563Y2 (en) | Power supply switching circuit | |
| SU1598016A1 (en) | Device for protecting consumers against polarity mixup | |
| JPS639231Y2 (en) | ||
| JPS60185427A (en) | Protection circuit of switching element |