JPH0528070B2 - - Google Patents

Info

Publication number
JPH0528070B2
JPH0528070B2 JP59243502A JP24350284A JPH0528070B2 JP H0528070 B2 JPH0528070 B2 JP H0528070B2 JP 59243502 A JP59243502 A JP 59243502A JP 24350284 A JP24350284 A JP 24350284A JP H0528070 B2 JPH0528070 B2 JP H0528070B2
Authority
JP
Japan
Prior art keywords
pulse
input
output
carrier
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59243502A
Other languages
English (en)
Other versions
JPS61124264A (ja
Inventor
Nobuo Sakurai
Yoshihiro Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amada Co Ltd
Original Assignee
Amada Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amada Co Ltd filed Critical Amada Co Ltd
Priority to JP24350284A priority Critical patent/JPS61124264A/ja
Publication of JPS61124264A publication Critical patent/JPS61124264A/ja
Publication of JPH0528070B2 publication Critical patent/JPH0528070B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of DC power input into DC power output
    • H02M3/22Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 [発明の技術分野] この発明は、電源装置に関し、特にレーザ発振
器のような連続モードとパルスモードとに電源の
の切換えが必要な器機に対して使用できる電源装
置に関する。
[発明の技術的背景及びその問題点] 一般に、CO2ガスレーザ発振器の電源の仕様と
しては、(1)連続モードとして対象レーザ放電部の
電圧(1000V以上)、電流に合致した直流、(2)パ
ルスモードとして連続モード時の電圧、電流をパ
ルス状に断続したもので、周波数200−1kHz、デ
ユーテイ比10−50%、の2つのモードが要求され
る。そしてさらに、第12図に示すように連続モ
ード時とパルスモード時の平均電力が等しくなる
ように、パルスモード時にはそのピーク電圧、ピ
ーク電流が連続モード時よりも大きいことが望ま
しい。(エンハンスパルスモード) このような仕様を満たすため従来、1つの方式
として高周波コンバータを用いた電源装置があ
る。この電源装置は第13図に示すように、商用
電源1を可変電圧整流回路3、平滑回路5によつ
て直流に変換してスイツチング回路7に通じ、そ
の直流電源をスイツチング回路7によつてキヤリ
ア周波数でスイツチングして出力トランス9に与
え、出力トランス9において昇圧した後、整流平
滑回路11によつてキヤリア信号を平滑し、整流
することにより脈流直流電源として出力するよう
に構成している。そしてスイツチング回路7にお
けるスイツチング信号は、キヤリア発生器13か
らのキヤリア信号をパルスパターン発生器15か
らのパルスパターンにキヤリアゲート17におい
て重畳し、スイツチング回路7に与えるようにし
ている。
しかしながら、このような高周波コンバータを
中心とした回路構成の場合、構成が複雑になり、
高周波部品が高価であること、さらにはエンハン
スパルスモードを実現するには部品の電力容量を
大きくしなければならないといつた問題があつ
た。
また従来、電源装置の別の構成として、第14
図に示すように商用電源1を交流可変電圧装置1
9において電圧変更し、昇圧トランスによつて昇
圧させた後、整流平滑回路23において直流に変
換してスイツチング回路25に与え、このスイツ
チング回路25においてパルスパターン発生器2
7から与えられるパルスパターンに従つてスイツ
チングし、脈流直流電源として出力する構成も考
えられるが、この場合には高電圧のためスイツチ
ングが難しく、また昇圧トランスは商用囲数用の
ために大型となるといつた問題がある。
[発明の目的] この発明は、このような従来の問題に鑑みてな
されたものであつて、用いるトランスが小さくて
すみ、連続モード、エンハンスパルスモードの両
モードがスイツチング回路のデユーテイ比を変え
ることなく出力できる電源装置を提供することを
目的とする。
[発明の概要] 上記目的を達成するために、本発明は、並列に
接続されたN個(N≧2)のパルス増幅部と;こ
の各パルス増幅部に連続モード時にはデユーテイ
比1/N以上の入力パルスを、パルスモード時に
はデユーテイ比1/N以下の入力パルスを与える
パルス発生器と;前記連続モード時には前記各パ
ルス増幅部へ与える各入力パルスの位相をずら
し、前記パルスモード時には前記各パルス増幅部
へ与える各入力パルスの位相が同位相となるよう
に前記各パルス増幅部に入力される入力パルス信
号の位相を制御する位相制御部と、前記パルス発
生器のパルス周波数よりも極めて高い周波数のキ
ヤリアを発生するキヤリア発生器と、前記パルス
発生器から前記各パルス増幅部へ入力される入力
パルスに前記キヤリアを重畳するキヤリアゲート
とを備えてなり、前記各パルス増幅部は、パルス
増幅器及び整流回路をそれぞれ備え、かつ平滑回
路を共用してなるものである。
[発明の実施例] 第1図はこの発明の一実施例を示し、パルス増
幅部を2系統(N=2)にした実施例である。商
用交流電源31は整流平滑回路33によつて整
流、平滑されて直流電源となり、第1パルス増幅
部35と第2パルス増幅部37とに入力される。
一方の第1パルス増幅部35に対してはパルス発
生器39から一定パルスパターンの入力パルス信
号が直接に与えられ、他方の第2パルス増幅部3
7に対しては位相制御部41を介して入力パルス
信号が与えられるようにしてある。そして前記第
1、第2パルス増幅部35,37の出力は重畳さ
れて1つの直流出力とされる。
第2図は上記実施例の電源装置の具体的な回路
構成を示すものであり、整流平滑回路33は整流
用ダイオードD1−D6、フリーホイールダイオー
ドD7、さらに平滑用コイルL、コンデンサCに
よつて構成されている。そして商用電源31を整
流、平滑して直流電源とし、並列に接続された第
1パルス増幅部35、第2パルス増幅部37に入
力されている。第1パルス増幅部35、第2パル
ス増幅部37は同一の回路構成を有するものであ
り、それぞれスイツチング素子としてのトランジ
スタQ11−Q14;Q21−Q24によつていわゆるブリ
ツジ型増幅器を構成している。そして各トランジ
スタQ11,Q14は入力パルス信号P11によつてドラ
イブされ、Q12,Q13は共に入力パルス信号P12
よつてドライブされる。同様に第2パルス増幅部
37のトランジスタQ21,Q24は入力パルス信号
P21によつてドライブされ、トランジスタQ22
Q23は入力パルス信号P22によつてドライブされる
ようになつている。
このスイツチング回路の出力は出力トランス
T1,T2によつて昇圧され、それぞれ整流ダイオ
ードD11−D14;D21−D24によつて整流されて出
力するようになつている。
次に上記構成の電源装置の動作を説明する。説
明の便宜のために、第2図に示した一方の第1パ
ルス増幅部35に与えられる入力パルス信号と整
流出力との関係のみが第3図に示されている。入
力パルスP11,P12は180°位相がずれたものであ
り、トランジスタQ11,Q14の組とトランジスタ
Q12,Q13の組とを交互にパルス周波数がオンす
るようにしている。また両パルス信号P11,P12
はデツドタイムTdが設定されており、両方の組
のトランジスタが同時にオンしないようにしてあ
る。このスイツチング回路の交互のオン、オフの
動作により、トランスT1には正負の出力が交互
に得られる。そしてこのトランスT1における出
力は整流用ダイオードD11−D14によつて整流さ
れ、脈流としての整流出力が得られる。
上記の説明では第1パルス増幅部35について
の動作を示したが、第2パルス増幅部37によつ
ても同様の動作が得られ、入力パルス信号P21
P22の入力によつて、トランジスタの組Q21
Q24;Q22,Q23が交互にオン、オフし、出力トラ
ンスT2には正負交互の出力が得られ、整流出力
として脈流出力が得られるのである。
上記入力パルス信号P11,P12,P21,P22は第1
図において示したパルス発生器39によつて与え
られるパルスパターンに基づくものであるが、第
2パルス増幅部37に対する入力パルス信号P21
P22については位相制御部41によつてある角度
だけ位相を遅延させるように制御がなされてい
る。この位相制御の態様を第4図及び第5図に基
づいて説明する。
(A) 連続モード 第1パルス増幅部35、第2パルス増幅部3
7の入力パルス信号は180°位相をずらしてあ
り、デユーテイ比は1/2以上(すなわち、50
%以上)にし、合成出力を直流連続出力にする
のである。第4図はこの連続モードの出力パル
ス状態を示している。第1パルス増幅部35と
第2パルス増幅部37との出力パルスは位相が
180°ずれており、そのデユーテイ比はともに50
%としてある。したがつて合成出力は両者を重
畳したものとして、一定レベルの連続出力とな
る。
(B) エンハンスパルスモード 第1パルス増幅部35と第2パルス増幅部3
7との入力パルス信号P11,P21と入力パルス信
号P12,P22とがそれぞれ同位相、同デユーテイ
比となるように位相制御回路41を制御する
時、両パルス増幅部35,37の出力パルスは
第5図のようになる。つまり出力パルスは同位
相、同デユーテイ比になり、合成出力は両出力
パルスの重畳したものとしてそのピーク出力電
力が両系統の和の値となるのである。但し、平
均出力電力は連続モードの場合と同じである。
このようにして、第1図および第2図に示した
パルス発生部39からの入力パルス信号に位相制
御を行ない、第1、第2パルス増幅部35,37
に対する入力パルス信号の位相を制御することに
より、連続モードとエンハンスパルスモードとの
両方の出力態様が得られるのである。尚、上記実
施例ではN=2と設定し、第1パルス増幅部と第
2パルス増幅部とを用い、それぞれの出力パルス
のデユーテイ比を50%としたが、このNの値は2
以上の適宜の値をとることができるものであり、
第6図乃至第8図にN=3の場合の実施例を示し
ている。この場合には、第2図において示した第
1、第2パルス増幅部に加えて第3パルス増幅部
を並列に接続するようにし、第6図に示すように
1/N、つまり1/3(=33%)のデユーテイ比
を持つように設定するのである。したがつて、1
系統の能力がピーク出力1Amax、平均出力
0.333Amaxとするのである。
そして第7図に示すように、第1、第2、第3
パルス増幅部の出力パルスの位相が120゜ずつずれ
るように設定するならば、合成出力は全体として
1Aの連続出力が得られるのである。
さらに、第8図に示すように各系統の出力パル
スの位相を一致させるならば、その合成出力はピ
ークにおいて3Aとなり、平均出力は1Aとなるエ
ンハンスパルス出力が得られるのである。
第9図及び第10図はパルス増幅部として上記
実施例の直接増幅型に変えて、キヤリア変調型パ
ルス増幅部を仕様した実施例を示している。つま
りパルス周波数よりもずつと高い周波数のキヤリ
アを用いて直流入力を増幅する方式のものであ
り、取扱う周波数が高いために昇圧トランスを小
型化することができる利点を有するものである。
このキヤリア変調型パルス増幅器を用いた電源
装置の構成は、まず、キヤリア発生部43からの
キヤリアが夫々パルスゲート45A,45Bに送
られる。パルス発生部47からのパルスはパルス
ゲート45Aと、位相制御部65で位相を変えて
パルスゲート45Bとに送られる。パルスゲート
45A,45Bにおいて、一定パターンのパルス
に重畳し、そのキヤリアパルス信号をN個(この
実施例では、N=2。)の並列に設置された各パ
ルス増幅器49,51に入力するのである。
各パルス増幅器49,51においては、直流入
力をこの入力パルス信号によつてパルス化し、増
幅出力パルスとして整流器53,55に与える。
整流器53,55はその出力パルスを整流し、平
滑回路57,59に与え、そこでキヤリア信号を
除去し、直流パルス出力として出力するのであ
る。
こうして平滑回路57,59から出力されるパ
ルス出力は合成されて連続モード、あるいはエン
ハンスパルスモードの出力として出力端子から取
出される。
上記増幅器49、整流回路53、平滑回路57
は第1パルス増幅部61を構成し、他方の増幅器
51、整流回路55、平滑回路59は第2のパル
ス増幅部63を構成するものである。そしてこの
第2パルス増幅部63に対する入力パルス信号は
位相制御部65によつて位相制御され、その入力
パルス信号の位相制御により合成出力を連続モー
ドあるいはエンハンスパルスモードに切換えるこ
とができるのである。
第10図は上記第9図で示した実施例における
パルス増幅部61,63の具体的な回路構成を示
すものである。パルス増幅器49,51は4個の
トランジスタQ31−Q34によつてブリツジ型増幅
として構成されている。そしてこの各トランジス
タのうちQ31,Q34の組には同一のパルス入力信
号が与えられて同時にオン、オフし、他の組のト
ランジスタQ32,Q33に対しては180°位相のずれた
入力パルス信号が同時に与えられてオン、オフ制
御される。こうして、出力トランスT10に対して
正、逆交互のパルス出力が与えられることにな
る。そしてこの出力トランスT10の二次側にはダ
イオードD31−D34で構成される整流回路53,
55が接続され、さらにコイルL10、コンデンサ
C10によつて構成される平滑回路57,59によ
つてキヤリア信号を除去して平滑化し、増幅パル
ス出力を得るのである。なお、この実施例の場合
には平滑回路57,59にさらにダイオード
D10,D10を設け、第1パルス増幅部61、第2
パルス増幅部63のパルス出力を交互に取出せる
ようにOR回路を構成し、平滑回路57,59に
他方の系統の出力パルスが入力しないようにして
いる。
この実施例において、各パルス増幅器49,5
1に与えられる図示しない直流電力がパルス出力
として取出され、第1パルス増幅部61と第2パ
ルス増幅部63との入力パルス信号の位相を制御
することにより、連続モード、エンハンスパルス
モードの出力を得ることができるのである。
第11図はキヤリア変調型パルス増幅部を備え
た他の実施例を示している。この実施例の場合に
は前記第10図で示した実施例における平滑回路
57,59の部分を共用するようにし、第1パル
ス増幅部61の整流回路53の整流出力と、第2
パルス増幅部63の整流回路55の整流出力とを
共に1つの平滑回路57に入力するようにし、整
流出力に含まれているキヤリアを1つの平滑回路
57によつて除去し、パルス出力を得るようにし
たものである。なお、この第11図の実施例の場
合、そのパルス増幅器49,51の部分は第10
図の実施例と同様の構成をとるものであり、2次
側回路のみを明示している。このような構成のキ
ヤリア変調型のパルス増幅部を用いた電源装置に
あつては、OR回路を構成するダイオードD10
D10を削除することができるとともに、さらに平
滑回路を1つで共用することができ、より回路の
単純化が図れる利点がある。
[発明の効果] 以上のごとき実施例の説明より理解されるよう
に、要するにこの発明は、並列に接続されたN個
(N≧2)パルス増幅部61,63と;この各パ
ルス増幅部61,63に連続モード時にはデユー
テイ比1/N以上の入力パルスを、パルスモード
時にはデユーテイ比1/N以下の入力パルスを与
えるパルス発生器47と;前記連続モード時には
前記各パルス増幅部61,63へ与える各入力パ
ルスの位相をずらし、前記パルスモード時には前
記各パルス増幅部61,63へ与える各入力パル
スの位相が同位相となるように前記各パルス増幅
部61,63に入力される入力パルス信号の位相
を制御する位相制御部65と、前記パルス発生器
47のパルス周波数よりも極めて高い周波数のキ
ヤリアを発生するキヤリア発生器43と、前記パ
ルス発生器47から前記各パルス増幅部61,6
3へ入力される入力パルスに前記キヤリアを重畳
するキヤリアゲート45A,45Bとを備えてな
り、前記各パルス増幅部61,63は、パルス増
幅器49,51及び整流回路53,55をそれぞ
れ備え、かつ平滑回路57を共用してなるもので
ある。
上記構成より明らかなように、本発明において
は、パルス発生器47は連続モード時とパルスモ
ード時において各パルス増幅部61,63に与え
る入力パルスのデユーテイ比を変更するものであ
り、また位相制御部65は前記連続モード時には
各パルス増幅部61,63へ与える各入力パルス
の位相をずらし、パルスモード時には上記各入力
パルスの位相が同位相となるように制御するもの
である。
したがつて、本発明においては、並列に接続し
た各パルス増幅部35,37の合成出力を連続出
力又はパルス出力として得ることができるもので
ある。
また、本発明においては、前記パルス発生器4
7から各パルス増幅部61,63へ入力される入
力パルスに、キヤリア発生器43から発生される
高周波数のキヤリアを重畳する構成であるから、
各パルス増幅部61,63におけるパルス増幅器
49,51の昇圧トランスを小型化できるもので
ある。
さらに、各パルス増幅部61,63は平滑回路
57を共用しているから、回路構成がより簡単に
なるものである。
【図面の簡単な説明】
第1図はこの発明の一実施例の回路ブロツク
図、第2図は同上実施例の具体的な回路図、第3
図乃至第5図は同上実施例の動作を示すタイムチ
ヤート、第6図乃至第8図はパルス増幅部を3個
有する実施例の動作を示すタイムチヤート、第9
図はパルス増幅部にキヤリア変調方式を用いた実
施例の回路ブロツク図、第10図は同上実施例の
パルス増幅部の具体的な回路図、第11図はキヤ
リア変調型パルス増幅部を用いた実施例の他の例
を示す回路図、第12図はレーザ電源としての連
続モードとエンハンスパルスモードとの比較を示
すグラフ、第13図及び第14図はそれぞれ従来
例の回路ブロツク図である。 31……商用交流電源、33……整流平滑回
路、35……第1パルス増幅部、37……第2パ
ルス増幅部、39……パルス発生部、41……位
相制御部、43……キヤリア発生器、45……パ
ルスゲート、47……パルス発生器、49,51
……パルス増幅器、53,55……整流回路、5
7,59……平滑回路、61……第1パルス増幅
部、63……第2パルス増幅部。

Claims (1)

    【特許請求の範囲】
  1. 1 並列に接続されたN個(N≧2)のパルス増
    幅部61,63と;この各パルス増幅部61,6
    3に連続モード時にはデユーテイ比1/N以上の
    入力パルスを、パルスモード時にはデユーテイ比
    1/N以下の入力パルスを与えるパルス発生器4
    7と;前記連続モード時には前記各パルス増幅部
    61,63へ与える各入力パルスの位相をずら
    し、前記パルスモード時には前記各パルス増幅部
    61,63へ与える各入力パルスの位相が同位相
    となるように前記各パルス増幅部61,63に入
    力される入力パルス信号の位相を制御する位相制
    御部65と、前記パルス発生器47のパルス周波
    数よりも極めて高い周波数のキヤリアを発生する
    キヤリア発生器43と、前記パルス発生器47か
    ら前記各パルス増幅部61,63へ入力される入
    力パルスに前記キヤリアを重畳するキヤリアゲー
    ト45A,45Bとを備えてなり、前記各パルス
    増幅部61,63は、パルス増幅器49,51及
    び整流回路53,55をそれぞれ備え、かつ平滑
    回路57を共用してなることを特徴とする電源装
    置。
JP24350284A 1984-11-20 1984-11-20 電源装置 Granted JPS61124264A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24350284A JPS61124264A (ja) 1984-11-20 1984-11-20 電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24350284A JPS61124264A (ja) 1984-11-20 1984-11-20 電源装置

Publications (2)

Publication Number Publication Date
JPS61124264A JPS61124264A (ja) 1986-06-12
JPH0528070B2 true JPH0528070B2 (ja) 1993-04-23

Family

ID=17104846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24350284A Granted JPS61124264A (ja) 1984-11-20 1984-11-20 電源装置

Country Status (1)

Country Link
JP (1) JPS61124264A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3341458B2 (ja) * 1994-05-31 2002-11-05 デンセイ・ラムダ株式会社 電源装置
JP2015233033A (ja) * 2014-06-09 2015-12-24 パナソニックIpマネジメント株式会社 コイル構造体及び電源装置
JP7606267B1 (ja) * 2024-07-11 2024-12-25 大西 徳生 電流形dc-dcコンバータの制御手法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS518517A (ja) * 1974-07-11 1976-01-23 Nippon Telegraph & Telephone Chokuryuanteikasochi
JPS58136266A (ja) * 1982-02-04 1983-08-13 Fuji Electric Co Ltd Dc−dcコンバ−タの制御方式
JPS59132772A (ja) * 1983-01-18 1984-07-30 Sony Tektronix Corp スイツチング・レギユレ−タ

Also Published As

Publication number Publication date
JPS61124264A (ja) 1986-06-12

Similar Documents

Publication Publication Date Title
US5471125A (en) AC/DC unity power-factor DC power supply for operating an electric motor
EP2169817B1 (en) A power supply adjusting unit
JP3369621B2 (ja) 両方向性調整電圧路を組込んでいるd.c.チョッパ調整方法および装置
JP4135417B2 (ja) レーザ電源装置及びレーザ装置
US11722066B2 (en) Single stage power factor correcting synchronous harmonic converter
JPH0528070B2 (ja)
EP0085219B1 (en) A dc-dc converter provided with an ac link
JP3541887B2 (ja) 電力変換装置
JP2735918B2 (ja) 正負両出力形電源装置
JPH10304663A (ja) 3相力率改善型コンバータ
JP2002112555A (ja) インバータ装置
JP3493273B2 (ja) 三相整流器の力率改善回路
JP2675372B2 (ja) 電力変換装置
JP3493256B2 (ja) スイッチング電源
JP3456788B2 (ja) スイッチング電源
JP3295818B2 (ja) 放電灯点灯装置
JP4386160B2 (ja) 電力変換装置
JP2000324835A (ja) 多出力電源装置
SU1073859A1 (ru) Преобразователь посто нного напр жени
SU951273A1 (ru) Стабилизатор посто нного напр жени
JPS5810950B2 (ja) インバ−タ装置
JPH0446561A (ja) スイッチング電源
JPS62201060A (ja) Dc−dcコンバ−タ
JPH03261373A (ja) 直流安定化電源
JPS61128768A (ja) スイツチングレギユレ−タ