JPH05283336A - 化合物半導体層の形成方法 - Google Patents

化合物半導体層の形成方法

Info

Publication number
JPH05283336A
JPH05283336A JP7482592A JP7482592A JPH05283336A JP H05283336 A JPH05283336 A JP H05283336A JP 7482592 A JP7482592 A JP 7482592A JP 7482592 A JP7482592 A JP 7482592A JP H05283336 A JPH05283336 A JP H05283336A
Authority
JP
Japan
Prior art keywords
group
buffer layer
layer
low temperature
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7482592A
Other languages
English (en)
Inventor
Kazuo Mori
一男 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7482592A priority Critical patent/JPH05283336A/ja
Publication of JPH05283336A publication Critical patent/JPH05283336A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 無極性または格子定数の異なる単結晶上へ高
品質かつ表面平坦性に優れた３−５族半導体エピタキシ
ャル層を形成する。 【構成】 Ｓｉ基板１上に４００℃以下の低温で１原子
層のＡｌ層２を成長し、続いてＰを供給し、これを繰り
返してＡｌＰ低温バッファ層３を成長する。同様の交互
供給法でその上にＧａＰ低温バッファ層４、ＡｌＡｓ低
温バッファ層５、ＧａＡｓ低温バッファ層６を順次成長
する。次にＡｓを供給しながら昇温し、通常の同時供給
法でＧａＡｓバッファ層８を成長する。次に降温し、交
互供給法でＩｎＡｌＡｓ低温バッファ層９とＩｎＰ低温
バッファ層１０を順次成長する。次にＰを供給しながら
昇温し、同時供給法でＩｎＰ層１１を成長する。これに
より無極性または格子定数の異なる単結晶上でも初期か
らの二次元成長が得られるため界面欠陥密度を低減で
き、また熱歪による転位の再上昇も抑えられる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は無極性または格子定数の
異なる単結晶上へ高品質かつ表面平坦性に優れた３−５
族半導体エピタキシャル層を形成する３−５族化合物半
導体層の形成技術に関するものである。
【０００２】
【従来の技術】近年、無極性または格子定数の異なる結
晶基板上へのヘテロエピタキシャル成長、中でもＳｉに
代表される４族半導体単結晶基板上にＧａＡｓに代表さ
れる３−５族化合物半導体単結晶層を成長する試みが活
発に行なわれている。これは、このような構造が形成で
きると、３−５族化合物半導体高機能素子を安価なＳｉ
基板上に作製でき、またＳｉの高い熱伝導率によって光
素子等の性能向上が期待できるためである。さらにＳｉ
超高集積回路と３−５族化合物半導体超高速素子や光素
子を同一基板上に形成できれば、新しい高機能素子の開
発が予測されるからである。
【０００３】以下、主としてＳｉ単結晶基板上への３−
５族化合物半導体単結晶の成長を例として説明する。３
−５族化合物半導体は３族と５族の２種類の元素から成
る有極性結晶であるのに対し、４族に属するＳｉは単一
元素から成る無極性結晶である。従って、通常用いられ
る（１００）面方位を有するＳｉ基板上に３−５族化合
物半導体薄膜をエピタキシャル成長させようとする場
合、３族と５族の配列の位相がずれ極性が反転した領
域、いわゆるアンチ・フェイズ・ドメインができやす
い。
【０００４】この問題を解決したのが雑誌「ジャパニー
ズ・ジャーナル・オブ・アプライド・フィジクス（Ｊｐ
ｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）」第２４巻第６号（１
９８５）の第Ｌ３９１−３９３頁に説明されている「二
段階成長法」呼ばれる方法である。すなわち、（１０
０）から＜０１１＞方向にｏｆｆしたＳｉ基板を用い、
４５０℃以下の低温でまず２００オングストローム程度
の微細な多結晶、もしくは非晶質状のＧａＡｓバッファ
層を推積した後、Ｓｉ基板の温度を通常の成長温度、上
記文献の場合は６００℃としてＧａＡｓ単結晶薄膜を成
長させる方法である。この方法によってシングル・ドメ
イン単結晶薄膜を確実に得ることができるようになっ
た。微細な多結晶もしくは非晶質状のＧａＡｓ薄膜は温
度を６００℃に昇温する間にアニールされて単結晶化す
る。上記文献の結果は有機金属気相成長法（ＭＯＣＶＤ
法）によるものであったが、以後分子線エピタキシャル
成長法（ＭＢＥ法）でも同様に有効であることが確認さ
れた。
【０００５】二段階成長法における低温バッファ層は島
状成長をしているが、島が十分小さくそれぞれ接してい
れば後のアニールで優勢方位への並び替えが起こり、シ
ングル・ドメイン化すると考えられている。または成長
中に優勢方位のみが残ってシングル・ジメイン化すると
も考えられるが、この場合でも高温アニールは必要とな
る。これは低温で成長したバッファ層が多くの欠陥を含
むため、２００オングストローム程度の薄いうちにアニ
ールして結晶性を回復させる必要があるためである。
【０００６】ところで半導体薄膜の素子応用の観点から
はシングル・ドメイン化とともに結晶品質とさらに表面
平坦性の向上が重要である。しかし通常Ｓｉ基板上に３
−５族化合物半導体を二段階成長すると、Ｓｉとの界面
には基板と成長層との格子不整合から予想されるよリは
るかに多くの転位や積層欠陥が発生し、さらにその一部
は容易に上層まで伸びて貫通転位となる。転位や積層欠
陥等の多くは成長初期の島状成長において島と島が合体
する際に発生すると考えられ、二段階成長法で成長した
ＧａＡｓ層の転位密度は数μｍ厚の成長表面で約１０8
ｃｍ- 2 にも達する。また二段階成長法の場合、成長初
期の島状成長のために一般に平坦性が悪い。バッファ層
の成長をより低温で行なえば島が小さく密度も高くなる
ため平坦性は向上するが、しかし低温ほど原子のマイグ
レーションが不足するため結晶品質はより悪化する。結
晶性回復のためのアニールは膜厚が十分薄いうちにする
必要があるが、しかしこのアニールをしすぎると固相成
長によって表面に大きな凹凸が生じる。
【０００７】その後、貫通転位を減らすために提案され
たのが歪超格子中間層の挿入によって転位を面内方向に
曲げる方法や熱サイクルアニール法で、これらによって
約１０6 ｃｍ- 2 まで転位密度は急速に改善された（雑
誌「アプライド・フィジクス・レター（Ａｐｐｌ．Ｐｈ
ｙｓ．Ｌｅｔｔ．）」第５４巻第１号（１９８９年）の
第２４−２６頁）。しかしながらこれらの方法では、約
１０6 ｃｍ- 2 の転位密度を大きな壁としてその後は進
展が見られない状態にある。この原因としてＳｉ基板と
３−５族化合物半導体との熱膨張係数差の問題が最近指
摘された（雑誌「アプライド・フィジクス・レター（Ａ
ｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．）」第５６巻第２２号
（１９９０年）の第２２２５−２２２７頁）。即ち熱サ
イクルアニールの導入などによって成長温度（６５０
℃）においては１０5 ｃｍ- 2 以下まで転位密度は減少
しているが、成長後の冷却中（転位の動きが凍結される
４５０℃程度（ＧａＡｓ）以下まで）に熱膨張係数差に
よるストレスによって１０6 ｃｍ- 2 台の転位が導入さ
れるというものである。これはＳｉ基板との界面付近に
多数残留する転位が熱歪によって上昇してくるためと考
えられている。成長中に上昇してくる転位に対しては、
これを横方向に曲げて上層部への到達を防ぐ目的で一般
に歪超格子中間層に挿入され大きな効果を上げている。
しかし熱歪によって上昇してくる転位に対しては、歪超
格子中間層の挿入効果が十分に得られないという問題が
ある。さらにこの様な問題はＳｉとの格子定数差が８％
と大きいＳｉ上のＩｎＰ成長でより顕著であり、転位密
度は約１０7 ｃｍ- 2 が壁となっていた（雑誌「ジャー
ナル・オブ・クリスタル・グロース（Ｊ．Ｃｒｙｓｔａ
ｌＧｒｏｗｔｈ）」第９９巻（１９９０年）の第３６５
−３７０頁）。
【０００８】熱歪の問題を解決するための一つの方法と
しては成長初期の島状成長を回避して層状成長を実現
し、Ｓｉ基板との界面付近に多数残留する転位自体を減
らすことが考えられる。例えば雑誌「ジャパニーズ・ジ
ャーナル・オブ・アプライド・フィジクス（Ｊｐｎ．
Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）」第２９巻第１２号（１９
９０）の第Ｌ２４５７−２４５９頁に説明されているよ
うに５００℃でトリメチルアルミニウム（ＴＭＡ）とア
ルシン（ＡｓＨ3 ）を交互に供給する原子層エピタキシ
ャル成長法（ＡＬＥ法）でＡｌＡｓ層を成長し、かなり
初期からの層状成長と平坦性の改善が得られている。
【０００９】一方、熱膨張係数差の問題を根本的に回避
する試みとして、３族原料と５族原料とを低温で交互に
供給して直接単結晶膜を成長する方法がある。たとえば
雑誌「ジャパニーズ・ジャーナル・オブ・アプライド・
フィジクス（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）」第
３０巻第４Ｂ号（１９９１年）の第Ｌ６６８−６７１頁
に説明されている高真空中でＧａ原子とＡｓ原子を交互
に供給するマイグレーション・エンハンスト・エピタキ
シャル成長法（ＭＥＥ法）では、途中５８０℃でのアニ
ールを除きすべて３００℃の低温でＧａＡｓの成長を行
っている。歪超格子中間層を導入することで転位密度１
０6 ｃｍ- 2 の壁を突破して７×１０4ｃｍ- 2 を得て
いる。
【００１０】
【課題を解決するための手段】３−５族化合物半導体層
のエピタキシャル成長法において、上記の従来技術の問
題点を考えてみる。
【００１１】５００℃でトリメチルアルミニウム（ＴＭ
Ａ）とアルシン（ＡｓＨ3 ）を交互に供給するＡＬＥ法
では、成長のかなり初期の段階からの層状成長への移行
が行なわれ、平坦性も改善されている。しかし依然とし
て島状成長であり、ＡｌＡｓ層中には多数の欠陥が発生
する。さらにその上に成長したＧａＡｓ層中にも欠陥の
一部が貫通するため、根本的な転位密度の低減には成功
していない。
【００１２】一方、３族原料と５族原料とを低温で交互
に供給するＭＥＥ法では、転位がすでに凍結状態にある
３００℃という低度で成長を行なうため、冷却時の熱歪
による新たな転位の発生が抑えられ、歪超格子中間層も
有効に働く結果７×１０4 ｃｍ- 2 が得られると考えら
れる。この方法では成長初期から比較的結晶性が良く、
膜厚が比較的厚い段階で初期アニールを行なえば良いた
め表面に大きな凹凸が生じる心配もない。しかしながら
厚膜成長後にアニールを行なうと再び転位が上昇してく
るため、複雑なデバイス構造でも最後までこの方法で成
長する必要がある。ＭＥＥ法はＭＢＥに比べ成長速度が
かなり遅いため成長に非常に長い時間を必要とするとい
う問題があった。
【００１３】本発明の目的はこのような従来技術の欠点
を克服し、無極性または格子定数の異なる単結晶上へ高
品質かつ表面平坦性に優れた３−５族半導体エピタキシ
ャル層を形成する３−５族化合物半導体層の形成技術を
提供することにある。
【００１４】
【課題を解決するための手段】本発明は４族、３−５
族、または２−６族からなる下地単結晶上に第一の３−
５族化合物半導体でなるバッファ層を形成する工程と、
該バッファ層上に第二の３−５族化合物半導体層を形成
する工程とを含む３−５族化合物半導体層の形成方法に
おいて、前記バッファ層は３族元素としてその一部また
はすべてにＡｌを含み、該バッファ層の格子定数は前記
第二の３−５族化合物半導体層の格子定数と１％以内で
整合しており、さらに前記バッファ層を形成するに際し
て、該バッファ層を構成する３族の原料と５族の原料を
交互に供給することを特徴とする。
【００１５】またＡｌを含むバッファ層の形成は４００
℃以下の低温で行なうと良い。
【００１６】また第二の３−５族化合物半導体層形成の
全体または少なくともその初期の一部においては、３族
の原料と５族の原料とを交互に供給する方法によること
が望ましい。
【００１７】さらに下地結晶が４族単結晶の場合には、
下地４族単結晶上に前記Ａｌを含むバッファ層を形成す
るに際して、該４族単結晶表面を清浄化後、まず３族の
原料をを供給し、次に５族の原料を供給すると初期成長
の二次元化の点から望ましい。
【００１８】
【作用】ＩｎＰ／ＧａＡｓなど３−５族化合物半導体の
格子不整合系の成長では、最初は歪を伴って二次元成長
し、膜厚がある臨界点を越えた時点で初めてミスフィッ
ト転位が導入されて歪が解放され、たいていはこの時点
から三次元島状成長となる。
【００１９】一方、Ｓｉ上へのＧａＡｓの成長で島状成
長するもの、ひとつにはＳｉ結晶とＧａＡｓ結晶との大
きな格子定数差が原因となっていると考えられる。とこ
ろがたとえば雑誌「ジャーナル・オブ・クリスタル・グ
ロース（Ｊ．ＣｒｙｓｔａｌＧｒｏｗｔｈ）」第９５巻
（１９８９年）の第１０７−１１２頁に説明されている
ように、ＭＥＥ法を用いて１５０℃でＧａとＡｓを交互
供給しても、ＧａＡｓｌ分子層以下のごく初期から島状
成長となって表面被覆率が低下する。さらに格子定数差
が０．３７％と十分に小さいはずのＳｉ上へのＧａＰの
成長でも島状成長となる（雑誌「ジャーナル・オブ・ア
プライド・フィジクス（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）」
第６４巻第９号（１９８８年）の第４５２６−４５３０
頁）。
【００２０】従ってＳｉ上への３−５族化合物半導体の
成長で一般に島状成長する原因は、単に格子定数差によ
るのではなく、むしろその成長初期における表面Ｓｉ原
子と３族または５族原子間の化学結合状態や、そらに表
面再配列構造も関係した表面エネルギーの大小関係が深
くかかわっていると考えられる。
【００２１】即ちＳｉ表面には再配列後もダングリング
ボンドが残り、表面エネルギーはかなり高い。一方、例
えばＳｉ（１００）面上へＡｓを付着させた場合、Ｓｉ
表面は丁度１原子層分のＡｓによって全面が覆われてＡ
ｓ−Ａｓダイマーが形成される。５族Ａｓは４族Ｓｉよ
り価電子が１つだけ多いためＡｓは安定なローンペアの
みを持ち、ダングリングボンドは存在しない。この様な
Ａｓ付着構造の表面エネルギーは非常に低く極度に安定
である。極度に安定なＡｓ付着表面をもし１原子層のＧ
ａで覆うと表面エネルギーは増加する。そのためＧａは
ドロップレットとなって表面エネルギーを減らそうとす
る。その状態でさらにＡｓが供給されると島状のＧａＡ
ｓが成長する。
【００２２】これに対してＳｉ上へＧａを付着させた場
合も理論上はダングリングボンドを持たない。しかしＡ
ｓ付着構造に比べると不安定で、さらにＡｓで全面が覆
われた方が安定と考えられ、その結果より層状成長しや
すいと考えられる。ただし温度が高いとＡｓはＧａの下
に容易に潜り込み、Ａｓがダイマーを形成すれば島状成
長の原因となる可能性もある。前記ＭＥＥによる従来技
術でも３００℃でＧａを先に供給した時により二次元的
な初期成長を得ている。
【００２３】この様な考察に基づいて得られたのが本発
明の上層とほぼ格子整合したＡｌを含むバッファ層を、
３族原料と５族原料との交互供給法によって導入する方
法であり、特に下地が４族結晶である場合には４族結晶
表面を清浄化後、まずＡｌを含む３族の原料を供給し、
次に５族の原料を供給する方法である。
【００２４】上記考察からＳｉ上の３族付着構造には適
度な安定性も必要と考えられる。Ｓｉ上のＧａの場合は
特に高温で不安定となり、表面融解した液状である可能
性もある。これはＧａの融点が約３０℃と極めて低いこ
とに対応すると考えられる。一方、融点が約６６０℃と
高いＡｌではＳｉ上で比較的安定な再配列構造を作り、
Ａｓの潜り込みも起こりにくいため島になりにくいと思
われる。その後は３族原料と５族原料とを交互に供給す
る方法によれば、３族原子の表面拡散が促進されるため
三次元核の成長を抑制できる。ただしＳｉとＡｌの合金
化反応を抑えるため、Ａｌ層の形成は４００℃以下の低
温で行なうのが望ましい。前記ＡＬＥによる従来技術で
はＴＭＡの分解の問題から成長温度が５００℃と高く、
そのためＡｓを先に供給する必要が生じ、また十分に二
次元的な初期成長が得られないと思われる。
【００２５】３−５族化合物半導体同士、また２−６族
化合物半導体上の格子不整合系の成長でもＡｌを含むバ
ッファ層を低温で、しかも３族原料と５族原料との交互
供給法によって成長すれば、Ａｌと下地との強い結合が
期待でき比較的安定な再配列表面を維持できるため、臨
界膜厚を越えてミスフィット転位が導入された後でも二
次元成長を維持できる。
【００２６】またＡｌを含むバッファ層の格子定数をそ
の上に積層する第二の３−５族化合物半導体層の格子定
数と１％以内で整合するように選べば、バッファ層より
後の成長でも引き続き二次元成長を維持できる。
【００２７】さらに第二の３−５族化合物半導体層の成
長でも、少なくとも十分な厚みが得られるまでは低温で
３族原料と５族原料とを交互に供給する方法によれば、
アニール時の固相反応による凹凸の発生も防止できるた
め、従って無極性または、格子定数の異なる単結晶上へ
高品質かつ表面平坦性に優れた３−５族半導体エピタキ
シャル層を形成する３−５族化合物半導体層の形成技術
を実現できる。
【００２８】
【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。 （実施例１）高真空下、アルシン（ＡｓＨ3 ）およびホ
スフィン（ＰＨ3 ）をクラッキングして供給可能なガス
ソースＭＢＥ装置を用い、Ｓｉ単結晶基板上へのＧａＡ
ｓ成長を行なった。Ｓｉ（１００）４°ｏｆｆ ｔｏ
＜０１１＞基板を洗浄済の基板装着用モリブデンブロッ
クにＩｎ融着を用いずに装着し、１０- 9 Ｔｏｒｒ台以
下の高真空下で９００℃、２０分間の熱クリーニングを
行なった後、基板温度を３００℃に設定し、しかる後に
まず図１（ａ）に示すようにＳｉ基板１上に１原子層分
のＡｌを供給してＡｌ層２を成長した。続いてＰ（ＰＨ
3 ）を供給し、さらにこのサイクルを１０回繰り返すこ
とで図１（ｂ）に示すように、１０分子層のＡｌＰ低温
バッファ層３を成長した。
【００２９】さらに図１（ｃ）に示すように同じく３０
０℃でＧａとＰ（ＰＨ3 ）の交互供給による２０分子層
のＧａＰ低温バッファ層４、Ａｌと今度はＡｓ（ＡｓＨ
3 ）の交互供給による１０分子層のＡｌＡｓ低温バッフ
ァ層５、さらにＧａとＡｓ（ＡｓＨ3 ）の交互供給によ
る７０分子層のＧａＡｓ低温バッファ層６を順次成長し
た。ここでＧａＰ低温バッファ層４の格子定数はＡｌＰ
低温バッファ層３の格子定数と、またＧａＡｓ低温バッ
ファ層６の格子定数はＡｌＡｓ低温バッファ層５の格子
定数とほぼ等しい。この間、ＲＨＥＥＤパターンは若干
強度が低下するもののほぼストリークが保たれ、二次元
成長が維持された。
【００３０】最後にＡｓ（ＡｓＨ3 ）を供給しながら基
板温度を５５０℃に昇温し、１５分間にアニールを行な
った後、図１（ｄ）に示すようにＧａＡｓ（ＡｓＨ3 ）
を同時に供給する通常のＭＢＥ法で厚さ２μｍのＧａＡ
ｓ層７を成長した。
【００３１】このようにして得られたエピタキシャル成
長層はシングルドメインであり、極めて平坦な表面であ
った。また転位密度も約１０5 ｃｍ- 2 と低く、高温５
５０℃でＭＢＥ成長を行なっても熱歪による転位の上昇
は十分に抑えることができた。
【００３２】（実施例２）実施例１と同じ装置を用い、
Ｓｉ（１００）４°ｏｆｆ＜０１１＞基板上へのＩｎＰ
成長を行なった。まずは実施例１と同様の手順でＳｉ基
板上への高品質ＧａＡｓの成長を行なう。具体的にはま
ず図１（ａ）〜（ｃ）と同様の手順で、図２（ａ）〜
（ｃ）に示すようにＡｌＰ低温バッファ層３、ＧａＰ低
温バッファ層４、ＡｌＡｓ低温バッファ層５、さらにＧ
ａＡｓ低温バッファ層６を順次成長する。さらに実施例
１と同様にＡｓ（ＡｓＨ3 ）を供給しながら基板温度を
５５０℃に昇温し、１５分間のアニールを行なった後、
図２（ｄ）に示すようにＧａとＡｓ（ＡｓＨ3 ）を同時
に供給する通常のＭＢＥ法で、この場合は厚さ０．３μ
ｍのＧａＡｓバッファ層８を成長する。
【００３３】次に再び基板温度を３００℃に降温し、し
かる後に図２（ｅ）に示すようにＩｎ＋ＡｌとＡｓ（Ａ
ｓＨ3 ）の交互供給による１０分子層のＩｎＡｌＡｓ低
温バッファ層９、ＩｎとＰ（ＰＨ3 ）の交互供給による
７０分子層のＩｎＰ低温バッファ層１０を順次成長す
る。
【００３４】最後にＰ（ＰＨ3 ）を供給しながら基板温
度を４８０℃に昇温し、１５分間のアニールを行なった
後、図２（ｆ）に示すようにＩｎとＰ（ＰＨ3 ）を同時
に供給する通常のＭＢＥ法で厚さ２μｍのＩｎＰ層１１
を成長した。
【００３５】得られたＩｎＰエピタキシャル成長層は極
めて平坦であり、また転位密度も５×１０5 ｃｍ- 2 以
下と従来の約１０7 ｃｍ- 2 に比べ大幅に低減できた。
【００３６】以上、Ｓｉ上のＡｌを含む低温バッファ層
としてＡｌＰを用いる場合を例に説明したが。一部Ｇａ
を含むＡｌＧａＰに代えても効果は得られる。同様にＡ
ｌＡｓはＡｌＧａＡｓや、またＩｎＡｌ（Ｇａ）Ｐに、
ＩｎＡｌＡｓはＩｎＡｌＧａＡｓや、またＡｌ（Ｇａ）
ＡｓＳｂなどに代えても良く、さらにこれらを含む超格
子構造でもよい。なお超格子構造の場合はその平均の格
子定数がその上に積層する結晶とほぼ整合した歪超格子
でも良い。
【００３７】低温バッファ層の膜厚としては適当に厚い
方が大きな効果が期待できるが、特にＡｌを含む低温バ
ッファ層の場合でも１分子層以上から効果は得られる。
【００３８】結晶の面方位としては通常用いられる（１
００）面について説明したが、他の例えば（１１１）
面、また（２１１）、（３１１）など高次の面、さらに
これらから適当な角度だけｏｆｆした面などでも程度の
差こそあれ同様の効果が期待できる。
【００３９】成長装置としてはガスソースＭＢＥ装置を
用いたが、原料の交互供給が可能であればこれに限られ
るものではない。例えば通常の全メタルソースのＭＢＥ
装置でも良いが、この場合蒸気圧が高いＰのソースには
特別の工夫が必要となる。また３族有機金属原料を用い
るＭＯＭＢＥ装置やＭＯＣＶＤ装置を用いても良い。こ
の場合、少なくともＡｌを含む低温バッファ層の成長は
４００℃以下で行なえるように、熱分解の容易な有機金
属原料を選択することが望ましい。またＭＯＣＶＤ装置
の場合、周囲に反応生成物の付着のない清浄な雰囲気中
で基板の熱クリーニングが可能なサブチャンバーを備え
ていることが望ましい。一方、基板のクリーニングにつ
いては他の方法で行なってもよく、例えば、ＨＦ：Ｈ2
Ｏ液による酸化膜除去と純水リンスによるＨパッシベー
ションを行なってから反応容器に導入しても良い。
【００４０】また実施例ではＳｉ基板上のＧａＡｓ、お
よびＩｎＰの成長を例に説明したが、他の例えばＩｎＡ
ｓの成長や、さらにはこれら結晶の中間の格子定数を持
つＧａＡｓＰやＩｎＧａＡｓ、またはＩｎＧａＡｓＰな
どの混晶の成長にも応用できる。実施例でＳｉ基板上へ
ＩｎＰを成長する場合にＧａＡｓバッファ層を挟んで成
長したが、格子定数差が大きい場合にはこの様に段階を
分けて成長した方が高品質な結晶を得やすい。さらに基
板がＧｅの場合、また３−５族のＧａＡｓやＩｎＰの場
合、また２−６族のＺｎＳやＺｎＳｅなどの場合におけ
る格子不整合系の成長にも広く本発明を適用することが
できる。
【００４１】またさらに貫通転位の低減を目指すために
他の歪超格子導入法やまた不純物による転位のピン止め
法などと組み合わせても良い。
【００４２】
【発明の効果】以上のように本発明によれば、４族、３
−５族、または２−６族からなる下地単結晶上にその初
期から二次元的な３−５族化合物半導体層を成長するこ
とができるため界面での欠陥密度を低減でき、また熱歪
による転位の再上昇も抑えられ貫通転位を大幅に減らす
ことができるため、従って無極性または格子定数の異な
る単結晶上へ高品質かつ表面平坦性に優れた３−５族半
導体エピタキシャル層を形成する３−５族化合物半導体
層の形成技術が実現でき、発明の効果が示された。
【図面の簡単な説明】
【図１】本発明の実施例に係る一例としての結晶成長工
程を示す断面図である。
【図２】本発明の別の実施例に係る一例としての結晶成
長工程を示す断面図である。
【符号の説明】
１ Ｓｉ基板 ２ Ａｌ層 ３ ＡｌＰ低温バッファ層 ４ ＧａＰ低温バッファ層 ５ ＡｌＡｓ低温バッファ層 ６ ＧａＡｓ低温バッファ層 ７ ＧａＡｓ層 ８ ＧａＡｓバッファ層 ９ ＩｎＡｌＡｓ低温バッファ層 １０ ＩｎＰ低温バッファ層 １１ ＩｎＰ層

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 ４族、または３−５族、または２−６族
    からなる下地単結晶上に第一の３−５族化合物半導体で
    なるバッファ層を形成する工程と、該バッファ層上に第
    二の３−５族化合物半導体層を形成する工程とを含む３
    −５族化合物半導体層の形成方法において、前記バッフ
    ァ層は３族元素としてその一部またはすべてにＡｌを含
    み、該バッファ層の格子定数は前記第二の３−５族化合
    物半導体層の格子定数と１％以内で整合しており、さら
    に前記バッファ層を形成するに際して、該バッファ層を
    構成する３族の原料と５族の原料を交互に供給すること
    を特徴とする３−５族化合物半導体層の形成方法。
  2. 【請求項２】 前記Ａｌを含むバッファ層の形成を４０
    ０℃以下の低温で行なうことを特徴とする請求項１記載
    の３−５族化合物半導体層の形成方法。
  3. 【請求項３】 前記第二の３−５族化合物半導体層形成
    の全体または少なくともその初期の一部が、３族の原料
    と５族の原料とを交互に供給する方法によることを特徴
    とする請求項１又は請求項２記載の３−５族化合物半導
    体層の形成方法。
  4. 【請求項４】 前記下地結晶が４族単結晶であり、該４
    族単結晶上に前記Ａｌを含むバッファ層を形成する際し
    て、該４族単結晶表面を清浄化後、まず３族の原料を供
    給し、次に５族の原料を供給することを特徴とする請求
    項１又は請求項２又は請求項３記載の３−５族化合物半
    導体層の形成方法。
JP7482592A 1992-03-31 1992-03-31 化合物半導体層の形成方法 Withdrawn JPH05283336A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7482592A JPH05283336A (ja) 1992-03-31 1992-03-31 化合物半導体層の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7482592A JPH05283336A (ja) 1992-03-31 1992-03-31 化合物半導体層の形成方法

Publications (1)

Publication Number Publication Date
JPH05283336A true JPH05283336A (ja) 1993-10-29

Family

ID=13558484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7482592A Withdrawn JPH05283336A (ja) 1992-03-31 1992-03-31 化合物半導体層の形成方法

Country Status (1)

Country Link
JP (1) JPH05283336A (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855368B1 (en) 2000-06-28 2005-02-15 Applied Materials, Inc. Method and system for controlling the presence of fluorine in refractory metal layers
US6878206B2 (en) 2001-07-16 2005-04-12 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US6936906B2 (en) 2001-09-26 2005-08-30 Applied Materials, Inc. Integration of barrier layer and seed layer
US6998579B2 (en) 2000-12-29 2006-02-14 Applied Materials, Inc. Chamber for uniform substrate heating
US7022948B2 (en) 2000-12-29 2006-04-04 Applied Materials, Inc. Chamber for uniform substrate heating
US7049226B2 (en) 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
US7085616B2 (en) 2001-07-27 2006-08-01 Applied Materials, Inc. Atomic layer deposition apparatus
US7101795B1 (en) 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US7115499B2 (en) 2002-02-26 2006-10-03 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US7201803B2 (en) 2001-03-07 2007-04-10 Applied Materials, Inc. Valve control system for atomic layer deposition chamber
US7208413B2 (en) 2000-06-27 2007-04-24 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
US7262133B2 (en) 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7439191B2 (en) 2002-04-05 2008-10-21 Applied Materials, Inc. Deposition of silicon layers for active matrix liquid crystal display (AMLCD) applications
US7595263B2 (en) 2003-06-18 2009-09-29 Applied Materials, Inc. Atomic layer deposition of barrier materials

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501343B2 (en) 2000-06-27 2009-03-10 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7501344B2 (en) 2000-06-27 2009-03-10 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7208413B2 (en) 2000-06-27 2007-04-24 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7115494B2 (en) 2000-06-28 2006-10-03 Applied Materials, Inc. Method and system for controlling the presence of fluorine in refractory metal layers
US7465666B2 (en) 2000-06-28 2008-12-16 Applied Materials, Inc. Method for forming tungsten materials during vapor deposition processes
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7033922B2 (en) 2000-06-28 2006-04-25 Applied Materials. Inc. Method and system for controlling the presence of fluorine in refractory metal layers
US7235486B2 (en) 2000-06-28 2007-06-26 Applied Materials, Inc. Method for forming tungsten materials during vapor deposition processes
US6855368B1 (en) 2000-06-28 2005-02-15 Applied Materials, Inc. Method and system for controlling the presence of fluorine in refractory metal layers
US7101795B1 (en) 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US6998579B2 (en) 2000-12-29 2006-02-14 Applied Materials, Inc. Chamber for uniform substrate heating
US7022948B2 (en) 2000-12-29 2006-04-04 Applied Materials, Inc. Chamber for uniform substrate heating
US7201803B2 (en) 2001-03-07 2007-04-10 Applied Materials, Inc. Valve control system for atomic layer deposition chamber
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
US6878206B2 (en) 2001-07-16 2005-04-12 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US10280509B2 (en) 2001-07-16 2019-05-07 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US7085616B2 (en) 2001-07-27 2006-08-01 Applied Materials, Inc. Atomic layer deposition apparatus
US7494908B2 (en) 2001-09-26 2009-02-24 Applied Materials, Inc. Apparatus for integration of barrier layer and seed layer
US7352048B2 (en) 2001-09-26 2008-04-01 Applied Materials, Inc. Integration of barrier layer and seed layer
US6936906B2 (en) 2001-09-26 2005-08-30 Applied Materials, Inc. Integration of barrier layer and seed layer
US7049226B2 (en) 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US7473638B2 (en) 2002-01-26 2009-01-06 Applied Materials, Inc. Plasma-enhanced cyclic layer deposition process for barrier layers
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US7732325B2 (en) 2002-01-26 2010-06-08 Applied Materials, Inc. Plasma-enhanced cyclic layer deposition process for barrier layers
US7094685B2 (en) 2002-01-26 2006-08-22 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US7115499B2 (en) 2002-02-26 2006-10-03 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US7429516B2 (en) 2002-02-26 2008-09-30 Applied Materials, Inc. Tungsten nitride atomic layer deposition processes
US7439191B2 (en) 2002-04-05 2008-10-21 Applied Materials, Inc. Deposition of silicon layers for active matrix liquid crystal display (AMLCD) applications
US7262133B2 (en) 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
US7595263B2 (en) 2003-06-18 2009-09-29 Applied Materials, Inc. Atomic layer deposition of barrier materials

Similar Documents

Publication Publication Date Title
US4876219A (en) Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers
JPH05283336A (ja) 化合物半導体層の形成方法
JP3270945B2 (ja) ヘテロエピタキシャル成長方法
JP3114809B2 (ja) 半導体装置
JPH01289108A (ja) ヘテロエピタキシャル成長方法
JPH0760791B2 (ja) 化合物半導体基板
JPH04315419A (ja) 元素半導体基板上の絶縁膜／化合物半導体積層構造
JP2557546B2 (ja) 半導体装置の製造方法
US5492860A (en) Method for growing compound semiconductor layers
JP2845464B2 (ja) 化合物半導体の成長方法
JP2687445B2 (ja) ヘテロエピタキシャル成長方法
JPH0822800B2 (ja) ▲ｉｉｉ▼―ｖ族化合物半導体薄膜の形成方法
JP2629625B2 (ja) 異種基板上への半導体層の成長方法
JP3078927B2 (ja) 化合物半導体薄膜の成長方法
JP3985288B2 (ja) 半導体結晶成長方法
JP2560601B2 (ja) 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法
JPH05267175A (ja) 化合物半導体基板
JPH0434920A (ja) 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法
JPH0620968A (ja) 元素半導体基板上の金属膜／化合物半導体積層構造およびその製造方法
JP2503255B2 (ja) 化合物半導体基板の製造方法
KR100520744B1 (ko) 덮개층 형성과정에 온도의 변화를 주는 방법을 이용한자발형성 양자점의 수직 적층방법
JPH0737806A (ja) 半導体薄膜成長方法
JPH04202097A (ja) 半導体基体及びその製造方法
JPH0521361A (ja) 化合物半導体結晶の成長方法
JPH047819A (ja) ＧａＡｓ薄膜

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990608