JPH05283471A - 半導体装置及びその半導体装置の構成材の一部をなす基材 - Google Patents
半導体装置及びその半導体装置の構成材の一部をなす基材Info
- Publication number
- JPH05283471A JPH05283471A JP4110797A JP11079792A JPH05283471A JP H05283471 A JPH05283471 A JP H05283471A JP 4110797 A JP4110797 A JP 4110797A JP 11079792 A JP11079792 A JP 11079792A JP H05283471 A JPH05283471 A JP H05283471A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- wiring
- wire
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体素子の電極間及び半導体素子間の接続
を同一パッケージ内において行うことができる半導体装
置を提供する。 【構成】 ２個のＩＣチップ１２ａ，１２ｂの電極をフ
ィルム１４上にパターン化された引出用リード１６ａ及
び引回用リード１６ｂ5 と接合する。そして、さらにリ
ードの配線パターンでは接続が不可能な、引回用リード
１６ｂ1 と１６ｂ4 ，１６ｂ2 と１６ｂ3 の配線は、各
引回用リードに形成されたパッド２４ｂ1と２４ｂ4 ，
２４ｂ2 と２４ｂ3 の間をボンディングワイヤ１８，１
８を用いてジャンピング接続する。これらの接続の後、
ＩＣチップ１２ａ，１２ｂ、各リード１６及びボンディ
ングワイヤ１８は領域２７で囲まれる全領域について樹
脂により封止される。
を同一パッケージ内において行うことができる半導体装
置を提供する。 【構成】 ２個のＩＣチップ１２ａ，１２ｂの電極をフ
ィルム１４上にパターン化された引出用リード１６ａ及
び引回用リード１６ｂ5 と接合する。そして、さらにリ
ードの配線パターンでは接続が不可能な、引回用リード
１６ｂ1 と１６ｂ4 ，１６ｂ2 と１６ｂ3 の配線は、各
引回用リードに形成されたパッド２４ｂ1と２４ｂ4 ，
２４ｂ2 と２４ｂ3 の間をボンディングワイヤ１８，１
８を用いてジャンピング接続する。これらの接続の後、
ＩＣチップ１２ａ，１２ｂ、各リード１６及びボンディ
ングワイヤ１８は領域２７で囲まれる全領域について樹
脂により封止される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子、例えばＩ
Ｃ（集積回路）チップがフィルム基板上に搭載された半
導体装置及びその半導体装置の構成材の一部をなす基材
に関するものである。
Ｃ（集積回路）チップがフィルム基板上に搭載された半
導体装置及びその半導体装置の構成材の一部をなす基材
に関するものである。
【０００２】
【従来の技術】ＩＣチップの実装技術の一つとしてＴＡ
Ｂ（Tape Automated Bonding）技術がある。ＴＡＢ技術
は、他の実装技術に比べて多ピン・狭ピッチのリード形
成が可能であり、またフェースアップで高速自動ボンデ
ィングを行うことができる等の特徴がある。このため、
ＴＡＢ技術は、近年、特に注目されている。
Ｂ（Tape Automated Bonding）技術がある。ＴＡＢ技術
は、他の実装技術に比べて多ピン・狭ピッチのリード形
成が可能であり、またフェースアップで高速自動ボンデ
ィングを行うことができる等の特徴がある。このため、
ＴＡＢ技術は、近年、特に注目されている。
【０００３】ＴＡＢテープはポリイミド等の合成樹脂製
のフィルム上にリード（導線）が形成されたフィルムキ
ャリアの各パッケージに１個又は複数個のＩＣチップを
搭載しうる構造のものである。リードには、実装基板に
接続するためにパッケージ外部に引き出されるものと、
１個のＩＣチップ内での接続あるいは複数のＩＣチップ
間の接続を行うためにパッケージ内部で引き回されるも
のがある。これらのリードとＩＣチップとの接合には、
通常、予めフィルムキャリアのリード先端部にバンプを
転写した後、リードとＩＣチップの電極とを加圧・加熱
して接合する転写バンプ方式やウエハ上に予めバンプを
形成しておくウエハバンプ方式等がある。
のフィルム上にリード（導線）が形成されたフィルムキ
ャリアの各パッケージに１個又は複数個のＩＣチップを
搭載しうる構造のものである。リードには、実装基板に
接続するためにパッケージ外部に引き出されるものと、
１個のＩＣチップ内での接続あるいは複数のＩＣチップ
間の接続を行うためにパッケージ内部で引き回されるも
のがある。これらのリードとＩＣチップとの接合には、
通常、予めフィルムキャリアのリード先端部にバンプを
転写した後、リードとＩＣチップの電極とを加圧・加熱
して接合する転写バンプ方式やウエハ上に予めバンプを
形成しておくウエハバンプ方式等がある。
【０００４】
【発明が解決しようとする課題】ところで、複数個のＩ
Ｃチップを１つのパッケージ上に搭載しているものとし
ては、特開昭５９−５４２５２号公報に記載のものがあ
る。この公報の記載によれば、２つのＩＣチップを１つ
のパッケージに納めるために、あらかじめＴＡＢテープ
上に配線を施しておくことにより実現している。しかし
ながら、かかるパッケージに収納するためのＩＣチップ
は、両チップ間を渡り配線が行われないようにあらかじ
め設計しておく必要がある。また、どうしてもＩＣチッ
プ間の配線がクロスしなければならないときには、フィ
ルムキャリア上に形成されたリードのみを用いて配線を
行うことは不可能である。そこで、この場合は、フィル
ムの両面にリードを形成し、フィルムの所定位置にスル
ーホールを形成して、このスルーホールを介してフィル
ムの両面に形成されたリードの電気的接続を行うことが
考えられる。
Ｃチップを１つのパッケージ上に搭載しているものとし
ては、特開昭５９−５４２５２号公報に記載のものがあ
る。この公報の記載によれば、２つのＩＣチップを１つ
のパッケージに納めるために、あらかじめＴＡＢテープ
上に配線を施しておくことにより実現している。しかし
ながら、かかるパッケージに収納するためのＩＣチップ
は、両チップ間を渡り配線が行われないようにあらかじ
め設計しておく必要がある。また、どうしてもＩＣチッ
プ間の配線がクロスしなければならないときには、フィ
ルムキャリア上に形成されたリードのみを用いて配線を
行うことは不可能である。そこで、この場合は、フィル
ムの両面にリードを形成し、フィルムの所定位置にスル
ーホールを形成して、このスルーホールを介してフィル
ムの両面に形成されたリードの電気的接続を行うことが
考えられる。
【０００５】しかし、この方法では、多ピン・狭ピッチ
のＴＡＢテープでは、スルーホールの形成が難しく、コ
ストが嵩むという問題がある。このため、従来の半導体
装置では、クロス配線はパッケージの外部で行なう必要
があった。本来同一パッケージに複数のＩＣチップを収
納する目的は、電子回路系の省スペース化を図ることに
ある。ところが、クロス配線をパッケージの外部で行う
と、クロス配線部の占めるスペースが余分に発生するた
め、クロス配線の数が多くなるほど、そのスペースが増
加し、複数のＩＣチップを同一のパッケージ内に収納す
るメリットが少なくなる。しかも、外見上の見栄えも悪
く、さらには、クロス配線部の断線や短絡のおそれも多
くなり、そのパッケージを使用する機器の信頼性も低下
してくるという問題がある。
のＴＡＢテープでは、スルーホールの形成が難しく、コ
ストが嵩むという問題がある。このため、従来の半導体
装置では、クロス配線はパッケージの外部で行なう必要
があった。本来同一パッケージに複数のＩＣチップを収
納する目的は、電子回路系の省スペース化を図ることに
ある。ところが、クロス配線をパッケージの外部で行う
と、クロス配線部の占めるスペースが余分に発生するた
め、クロス配線の数が多くなるほど、そのスペースが増
加し、複数のＩＣチップを同一のパッケージ内に収納す
るメリットが少なくなる。しかも、外見上の見栄えも悪
く、さらには、クロス配線部の断線や短絡のおそれも多
くなり、そのパッケージを使用する機器の信頼性も低下
してくるという問題がある。
【０００６】本発明は上記事情に基づいてなされたもの
であり、半導体素子の電極間及び半導体素子間の接続を
同一パッケージ内において行うことができる半導体装置
及びその半導体装置の一部をなし半導体素子を実装する
ための基材を提供することを目的とする。
であり、半導体素子の電極間及び半導体素子間の接続を
同一パッケージ内において行うことができる半導体装置
及びその半導体装置の一部をなし半導体素子を実装する
ための基材を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに本発明に係る半導体装置は、外部と電気的に接続す
るための多数の端子を持つ半導体素子；この半導体素子
を載置してなる基板；この基板上に配線され、上記半導
体素子の各端子と電子的に接続する複数の導線；そし
て、これらの導線のうち所定の導線間を渡り配線するた
めのジャンピング線を含んで構成している。また、上記
ジャンピング線は、表面が絶縁体で被膜されたものを含
んでいる。また、上記半導体素子、ジャンピング線を共
に封止するための樹脂層を更に備えている。また、上記
基板は上記半導体素子を複数個載置するための載置部を
さらに備えている。また、上記導線は銅を基礎とする金
属メッキにより構成されている。また、上記導線の金属
メッキは金メッキを含んでいる。また、上記基板はポリ
イミドで構成されているものを含んでいる。
めに本発明に係る半導体装置は、外部と電気的に接続す
るための多数の端子を持つ半導体素子；この半導体素子
を載置してなる基板；この基板上に配線され、上記半導
体素子の各端子と電子的に接続する複数の導線；そし
て、これらの導線のうち所定の導線間を渡り配線するた
めのジャンピング線を含んで構成している。また、上記
ジャンピング線は、表面が絶縁体で被膜されたものを含
んでいる。また、上記半導体素子、ジャンピング線を共
に封止するための樹脂層を更に備えている。また、上記
基板は上記半導体素子を複数個載置するための載置部を
さらに備えている。また、上記導線は銅を基礎とする金
属メッキにより構成されている。また、上記導線の金属
メッキは金メッキを含んでいる。また、上記基板はポリ
イミドで構成されているものを含んでいる。
【０００８】さらに、上記の目的を達成するために本発
明に係る半導体装置は、外部と電気的に接続するための
多数の端子を持つ半導体素子；この半導体素子を複数個
載置してなる基板；この基板上に配線され、上記半導体
素子の各端子と電子的に接続する複数の導線；これらの
導線のうち所定の導線間を渡り配線するためのジャンピ
ング線；そして、このジャンピング線及び上記半導体素
子を共に封止するための樹脂層；を含んで構成してい
る。また、上記ジャンピング線は、表面が絶縁体で被膜
されたものを含んでいる。また、上記導線は銅を基礎と
する金属メッキにより構成されているものを含んでい
る。また、上記導線の金属メッキは金メッキを含んでい
る。また、上記基板はポリイミドで構成されているもの
を含んでいる。
明に係る半導体装置は、外部と電気的に接続するための
多数の端子を持つ半導体素子；この半導体素子を複数個
載置してなる基板；この基板上に配線され、上記半導体
素子の各端子と電子的に接続する複数の導線；これらの
導線のうち所定の導線間を渡り配線するためのジャンピ
ング線；そして、このジャンピング線及び上記半導体素
子を共に封止するための樹脂層；を含んで構成してい
る。また、上記ジャンピング線は、表面が絶縁体で被膜
されたものを含んでいる。また、上記導線は銅を基礎と
する金属メッキにより構成されているものを含んでい
る。また、上記導線の金属メッキは金メッキを含んでい
る。また、上記基板はポリイミドで構成されているもの
を含んでいる。
【０００９】さらに、上記の目的を達成するために本発
明に係る半導体装置は、外部と電気的に接続するための
多数の端子を持つ半導体素子；この半導体素子を複数個
載置してなる基板；この基板上に配線され、上記半導体
素子の各端子と電子的に接続する複数の導線；これらの
導線のうち所定の導線間を渡り配線するためのジャンピ
ング線、このジャンピング線は表面が絶縁体で被膜され
たものである；そして、このジャンピング線及び上記半
導体素子を共に封止するための樹脂層；を含んで構成し
ている。また、上記導線は銅を基礎とする金属メッキに
より構成されているものを含んでいる。また、上記導線
の金属メッキは金メッキを含んでいる。また、上記基板
はポリイミドで構成されているものを含んでいる。
明に係る半導体装置は、外部と電気的に接続するための
多数の端子を持つ半導体素子；この半導体素子を複数個
載置してなる基板；この基板上に配線され、上記半導体
素子の各端子と電子的に接続する複数の導線；これらの
導線のうち所定の導線間を渡り配線するためのジャンピ
ング線、このジャンピング線は表面が絶縁体で被膜され
たものである；そして、このジャンピング線及び上記半
導体素子を共に封止するための樹脂層；を含んで構成し
ている。また、上記導線は銅を基礎とする金属メッキに
より構成されているものを含んでいる。また、上記導線
の金属メッキは金メッキを含んでいる。また、上記基板
はポリイミドで構成されているものを含んでいる。
【００１０】さらに、上記の目的を達成するために本発
明に係る基材は、外部と電気的に接続するための多数の
端子を持つ半導体素子を載置するための基板；この基板
上に配線され、上記半導体素子の各端子と電子的に接続
するための複数の導線；そして、これらの導線のうち所
定の導線間を渡り配線するためのジャンピング線を接続
するためのに上記導線のうちのいくつかに設けられてな
る端子；を含んで構成されている。また、上記基板は半
導体素子を複数個載置するための載置部をさらに備えて
いる。また、上記導線は銅を基礎とする金属メッキによ
り構成されている。また、上記基板はポリイミドで構成
されている。
明に係る基材は、外部と電気的に接続するための多数の
端子を持つ半導体素子を載置するための基板；この基板
上に配線され、上記半導体素子の各端子と電子的に接続
するための複数の導線；そして、これらの導線のうち所
定の導線間を渡り配線するためのジャンピング線を接続
するためのに上記導線のうちのいくつかに設けられてな
る端子；を含んで構成されている。また、上記基板は半
導体素子を複数個載置するための載置部をさらに備えて
いる。また、上記導線は銅を基礎とする金属メッキによ
り構成されている。また、上記基板はポリイミドで構成
されている。
【００１１】
【作用】本発明は前記の構成によって、半導体装置のパ
ッケージ内の１個の半導体素子の電極間或いは複数の半
導体素子間の接続が基板（フィルムキャリア）上に形成
された導線（リード）では不可能な場合、例えば配線が
クロスする場合には、ジャンピング線（導電性のワイ
ヤ）を用いて立体的に接続することにより、これまで同
一パッケージ内で接続することができなかったクロス配
線を同一パッケージ内で行うことができる。
ッケージ内の１個の半導体素子の電極間或いは複数の半
導体素子間の接続が基板（フィルムキャリア）上に形成
された導線（リード）では不可能な場合、例えば配線が
クロスする場合には、ジャンピング線（導電性のワイ
ヤ）を用いて立体的に接続することにより、これまで同
一パッケージ内で接続することができなかったクロス配
線を同一パッケージ内で行うことができる。
【００１２】また、ジャンピング線の表面を絶縁体で被
覆することにより、ジャンピング線と導線、及びジャン
ピング線同士の短絡を防止するこができる。
覆することにより、ジャンピング線と導線、及びジャン
ピング線同士の短絡を防止するこができる。
【００１３】
【実施例】以下に本発明の第１実施例を図１及び図２を
参照して説明する。図１は本発明の第１実施例である半
導体装置の概略平面図、図２はＴＡＢテープに実装した
ＩＣチップを樹脂で封止したときの図１上のＡ−Ａ矢視
概略断面図である。
参照して説明する。図１は本発明の第１実施例である半
導体装置の概略平面図、図２はＴＡＢテープに実装した
ＩＣチップを樹脂で封止したときの図１上のＡ−Ａ矢視
概略断面図である。
【００１４】図１に示す半導体装置は、２個のＩＣチッ
プ１２ａ，１２ｂと、ポリイミド製の樹脂フィルム１４
上に銅でパターン形成した上に金，錫，ハンダ等の金属
をメッキしたリード１６が形成されたフィルムキャリア
（ＴＡＢテープ）と、絶縁体で被覆されたボンディング
ワイヤ１８とを備えるものである。ボンディングワイヤ
１８には特開平０２−２４９２４５号公報に記載されて
いる絶縁被覆ワイヤを用いている。ＩＣチップ１２ａ，
１２ｂは略正方形状に形成され、その表面の端縁部には
電極２２が形成されている。フィルム１４には、ＩＣチ
ップ１２ａ，１２ｂの載置位置に対応する２個のデバイ
スホール２１ａ，２１ｂと、アウターリードホール（不
図示）とが形成されている。デバイスホール２１ａ，２
１ｂはＩＣチップ１２ａ，１２ｂを載置するための載置
部であり、開口部となっている。また、アウターリード
ホールは樹脂２６で封止されたＩＣチップ１２ａ，１２
ｂをフィルム１４から打ち抜く際に目安となる開口部で
ある。フィルム１４の材料には、耐熱性及び耐伸縮性が
良好なポリイミドを用いる。尚、図１に示した一点鎖線
で囲まれる領域２７は樹脂２６によって封止される領域
である。
プ１２ａ，１２ｂと、ポリイミド製の樹脂フィルム１４
上に銅でパターン形成した上に金，錫，ハンダ等の金属
をメッキしたリード１６が形成されたフィルムキャリア
（ＴＡＢテープ）と、絶縁体で被覆されたボンディング
ワイヤ１８とを備えるものである。ボンディングワイヤ
１８には特開平０２−２４９２４５号公報に記載されて
いる絶縁被覆ワイヤを用いている。ＩＣチップ１２ａ，
１２ｂは略正方形状に形成され、その表面の端縁部には
電極２２が形成されている。フィルム１４には、ＩＣチ
ップ１２ａ，１２ｂの載置位置に対応する２個のデバイ
スホール２１ａ，２１ｂと、アウターリードホール（不
図示）とが形成されている。デバイスホール２１ａ，２
１ｂはＩＣチップ１２ａ，１２ｂを載置するための載置
部であり、開口部となっている。また、アウターリード
ホールは樹脂２６で封止されたＩＣチップ１２ａ，１２
ｂをフィルム１４から打ち抜く際に目安となる開口部で
ある。フィルム１４の材料には、耐熱性及び耐伸縮性が
良好なポリイミドを用いる。尚、図１に示した一点鎖線
で囲まれる領域２７は樹脂２６によって封止される領域
である。
【００１５】リード１６は、実装基板に接続するために
パッケージから引き出される引出用リード１６ａと、Ｉ
Ｃチップ１２ａ，１２ｂ間を接続するためにパッケージ
内で引回される引回用リード１６ｂとを有する。これら
のリード１６の一端はデバイスホール２１ａ，２１ｂの
いずれかに突き出るように形成されている。引出用リー
ド１６ａ及び一部の引回用リード１６ｂはその延長上に
パッド２４が設けられている。引出用リード１６ａのパ
ッド（図１においては図示しない）はＩＣチップの電気
検査用のテストパッドであり、一方、引回用リード１６
ｂ1 〜１６ｂ4のパッド２４ｂ1 〜２４ｂ4 はボンディ
ングワイヤ１８と接続するためのものである。引回用リ
ード１６ｂ5 の両端はＩＣチップ１２ａ，１２ｂと接続
されている。
パッケージから引き出される引出用リード１６ａと、Ｉ
Ｃチップ１２ａ，１２ｂ間を接続するためにパッケージ
内で引回される引回用リード１６ｂとを有する。これら
のリード１６の一端はデバイスホール２１ａ，２１ｂの
いずれかに突き出るように形成されている。引出用リー
ド１６ａ及び一部の引回用リード１６ｂはその延長上に
パッド２４が設けられている。引出用リード１６ａのパ
ッド（図１においては図示しない）はＩＣチップの電気
検査用のテストパッドであり、一方、引回用リード１６
ｂ1 〜１６ｂ4のパッド２４ｂ1 〜２４ｂ4 はボンディ
ングワイヤ１８と接続するためのものである。引回用リ
ード１６ｂ5 の両端はＩＣチップ１２ａ，１２ｂと接続
されている。
【００１６】この第１実施例の半導体装置は、ＴＡＢテ
ープのリード１６とＩＣチップ１２ａ，１２ｂの電極２
２とを接合するのに、いわゆる転写バンプ方式を用い、
フィルムキャリアのリード１６ａ，１６ｂの先端部にバ
ンプ（図示しない）を転写した後、リードとＩＣチップ
１２ａ，１２ｂの電極２２とを加圧、加熱して両者を接
合している。また、第１実施例のＴＡＢテープでは、Ｉ
Ｃチップの配線設計上、引回用リード１６ｂ1 と１６ｂ
4 、１６ｂ2 と１６ｂ3 の間を接続する必要がある。こ
のため、パッド２４ｂ1 とパッド２４ｂ4 、パッド２４
ｂ2 とパッド２４ｂ3 の間をそれぞれボンディングワイ
ヤ１８，１８で立体的に接続している。
ープのリード１６とＩＣチップ１２ａ，１２ｂの電極２
２とを接合するのに、いわゆる転写バンプ方式を用い、
フィルムキャリアのリード１６ａ，１６ｂの先端部にバ
ンプ（図示しない）を転写した後、リードとＩＣチップ
１２ａ，１２ｂの電極２２とを加圧、加熱して両者を接
合している。また、第１実施例のＴＡＢテープでは、Ｉ
Ｃチップの配線設計上、引回用リード１６ｂ1 と１６ｂ
4 、１６ｂ2 と１６ｂ3 の間を接続する必要がある。こ
のため、パッド２４ｂ1 とパッド２４ｂ4 、パッド２４
ｂ2 とパッド２４ｂ3 の間をそれぞれボンディングワイ
ヤ１８，１８で立体的に接続している。
【００１７】図２は、図１に示すＴＡＢテープに接合さ
れたＩＣチップ１２ａ及び１２ｂを領域２７に渡って樹
脂２６で封止した状態を示す図１のＡ−Ａ断面図であ
る。樹脂封止することにより、製造された半導体装置の
電気的特性を損なうことなく、高い信頼性を保つことが
できる。
れたＩＣチップ１２ａ及び１２ｂを領域２７に渡って樹
脂２６で封止した状態を示す図１のＡ−Ａ断面図であ
る。樹脂封止することにより、製造された半導体装置の
電気的特性を損なうことなく、高い信頼性を保つことが
できる。
【００１８】このように、本実施例の半導体装置では、
上記のように２個のＩＣチップをフィルムキャリア（Ｔ
ＡＢテープ）１４に搭載し、各ＩＣチップ１２ａ，１２
ｂ間の接続を主としてフィルムキャリア上にパターン化
されたリードを用いて行うとともに、リードの配線パタ
ーンでは接続が不可能なクロス配線をボンディングワイ
ヤを用いて接続することにより、クロス配線のパッケー
ジ内での接続が可能になった。また、本実施例の半導体
装置は、従来の封止樹脂の領域内でボンディングワイヤ
による接続を行うので、ボンディングワイヤを用いて立
体的に接続しても、これにより半導体装置の形状が大き
くなることはない。したがって、従来の半導体装置に比
べて、省スペース化を図ることができる。更に、ボンデ
ィングワイヤ１８には特開平０２−２４９２４５号に記
載の絶縁体で被服されたボンディングワイヤを用いてい
るので、ボンディングワイヤ１８とリード１６、及びボ
ンディングワイヤ１８同士が接触しても短絡するおそれ
はない。
上記のように２個のＩＣチップをフィルムキャリア（Ｔ
ＡＢテープ）１４に搭載し、各ＩＣチップ１２ａ，１２
ｂ間の接続を主としてフィルムキャリア上にパターン化
されたリードを用いて行うとともに、リードの配線パタ
ーンでは接続が不可能なクロス配線をボンディングワイ
ヤを用いて接続することにより、クロス配線のパッケー
ジ内での接続が可能になった。また、本実施例の半導体
装置は、従来の封止樹脂の領域内でボンディングワイヤ
による接続を行うので、ボンディングワイヤを用いて立
体的に接続しても、これにより半導体装置の形状が大き
くなることはない。したがって、従来の半導体装置に比
べて、省スペース化を図ることができる。更に、ボンデ
ィングワイヤ１８には特開平０２−２４９２４５号に記
載の絶縁体で被服されたボンディングワイヤを用いてい
るので、ボンディングワイヤ１８とリード１６、及びボ
ンディングワイヤ１８同士が接触しても短絡するおそれ
はない。
【００１９】次に、本発明の第２実施例を図３を参照し
て説明する。図３は本発明の第２実施例である半導体装
置の概略平面図である。第２実施例において上記第１実
施例と同一の機能を有するものには同一の符号を付すこ
とにより、その詳細な説明を省略する。
て説明する。図３は本発明の第２実施例である半導体装
置の概略平面図である。第２実施例において上記第１実
施例と同一の機能を有するものには同一の符号を付すこ
とにより、その詳細な説明を省略する。
【００２０】図３に示す半導体装置が第１実施例のもの
と異なるのは、ＩＣチップ１２ａ，１２ｂ間を接続する
場合に、引回用リード１６ｂ1 のパッド２４ｂ1 とＩＣ
チップ１２ｂの電極２２ｂとの間をボンディングワイヤ
１８で直接接続したことである。第２実施例の半導体装
置でも上記第１実施例の場合と同様の効果を得ることが
できる。
と異なるのは、ＩＣチップ１２ａ，１２ｂ間を接続する
場合に、引回用リード１６ｂ1 のパッド２４ｂ1 とＩＣ
チップ１２ｂの電極２２ｂとの間をボンディングワイヤ
１８で直接接続したことである。第２実施例の半導体装
置でも上記第１実施例の場合と同様の効果を得ることが
できる。
【００２１】また、本発明の第３実施例を図４を参照し
て説明する。図４は本発明の第３実施例である半導体装
置の概略平面図である。第３実施例においても上記第１
実施例と同一の機能を有するものには同一の符号を付す
ことにより、その詳細な説明を省略する。
て説明する。図４は本発明の第３実施例である半導体装
置の概略平面図である。第３実施例においても上記第１
実施例と同一の機能を有するものには同一の符号を付す
ことにより、その詳細な説明を省略する。
【００２２】図４に示す半導体装置は、パッケージ内に
１個のＩＣチップ１２が収納され、しかもクロス配線が
生ずる場合の一例である。リード１６のパッド２４ｃと
ＩＣチップ１２の電極２２ｃ1 、ＩＣチップ１２の電極
２２ｃ2 と２２ｃ3 、リード１６のパッド２４ｃ2 と２
４ｃ3 との間はボンディングワイヤ１８で立体的に接続
されている。第３実施例の半導体装置でも第１実施例の
場合と同様の効果を得ることができる。
１個のＩＣチップ１２が収納され、しかもクロス配線が
生ずる場合の一例である。リード１６のパッド２４ｃと
ＩＣチップ１２の電極２２ｃ1 、ＩＣチップ１２の電極
２２ｃ2 と２２ｃ3 、リード１６のパッド２４ｃ2 と２
４ｃ3 との間はボンディングワイヤ１８で立体的に接続
されている。第３実施例の半導体装置でも第１実施例の
場合と同様の効果を得ることができる。
【００２３】尚、上記各実施例では、フィルムキャリア
１４の同一パッケージ内にＩＣチップ１２を１個または
２個収納した場合を説明したが、本発明はこれに限定さ
れるものではなく、フィルムキャリア１４の同一パッケ
ージ内にＩＣチップを３個以上収納してもよい。
１４の同一パッケージ内にＩＣチップ１２を１個または
２個収納した場合を説明したが、本発明はこれに限定さ
れるものではなく、フィルムキャリア１４の同一パッケ
ージ内にＩＣチップを３個以上収納してもよい。
【００２４】さらに、図５は、第４の実施例の半導体装
置に用いるＴＡＢテープの平面図を示している。図５に
おいても上記第１実施例と同一の機能を有するものには
同一の符号を付すことにより、その詳細な説明を省略す
る。図５のパターンは実際に使用されたＴＡＢテープの
パターンの１つである。本図においては他の図には示さ
れなかった引出用リード１６ａのパッド２４ａも４角に
各２段に渡って配置されている。さらにＴＡＢテープの
樹脂封止領域２７の内部にはその４角に打ち抜き部３２
を備え、樹脂がＴＡＢテープ１４の表裏とも円滑に流れ
るように構成している。
置に用いるＴＡＢテープの平面図を示している。図５に
おいても上記第１実施例と同一の機能を有するものには
同一の符号を付すことにより、その詳細な説明を省略す
る。図５のパターンは実際に使用されたＴＡＢテープの
パターンの１つである。本図においては他の図には示さ
れなかった引出用リード１６ａのパッド２４ａも４角に
各２段に渡って配置されている。さらにＴＡＢテープの
樹脂封止領域２７の内部にはその４角に打ち抜き部３２
を備え、樹脂がＴＡＢテープ１４の表裏とも円滑に流れ
るように構成している。
【００２５】また、ＴＡＢパターンの４角にはアウター
リードホール３０が設けられ、ＩＣチップ１２ａ，１２
ｂが領域２７で樹脂封止された後の半導体装置をこのＴ
ＡＢテープ１４から打ち抜くときのマークの役割を果た
す。ＴＡＢテープ１４上のリードのパターンは他の図面
よりも複雑であるが、基本的にはさほど変わらない。た
だし、図５では引出用リード１６ａ，引回用リード１６
ｂの他にバイパス用リード１６ｃを所定の場所におき、
ボンディングワイヤ１８によるジャンピング配線がより
効率よく行える構成となっている。
リードホール３０が設けられ、ＩＣチップ１２ａ，１２
ｂが領域２７で樹脂封止された後の半導体装置をこのＴ
ＡＢテープ１４から打ち抜くときのマークの役割を果た
す。ＴＡＢテープ１４上のリードのパターンは他の図面
よりも複雑であるが、基本的にはさほど変わらない。た
だし、図５では引出用リード１６ａ，引回用リード１６
ｂの他にバイパス用リード１６ｃを所定の場所におき、
ボンディングワイヤ１８によるジャンピング配線がより
効率よく行える構成となっている。
【００２６】
【発明の効果】以上説明したように本発明によれば、上
記の構成としたことにより、半導体装置のパッケージ内
の１個の半導体素子の電極間或いは複数の半導体素子間
の接続が基板（フィルムキャリア）上に形成された導線
（リード）では不可能な場合、例えば配線がクロスする
場合には、ジャンピング線（導電性のワイヤ）を用いて
立体的に接続することにより、これまで同一パッケージ
内で接続することができなかったクロス配線を同一パッ
ケージ内で行うことができる半導体装置及びその半導体
装置の一部をなし半導体素子を実装するための基材を提
供することができる。
記の構成としたことにより、半導体装置のパッケージ内
の１個の半導体素子の電極間或いは複数の半導体素子間
の接続が基板（フィルムキャリア）上に形成された導線
（リード）では不可能な場合、例えば配線がクロスする
場合には、ジャンピング線（導電性のワイヤ）を用いて
立体的に接続することにより、これまで同一パッケージ
内で接続することができなかったクロス配線を同一パッ
ケージ内で行うことができる半導体装置及びその半導体
装置の一部をなし半導体素子を実装するための基材を提
供することができる。
【図１】本発明の第１実施例である半導体装置の概略平
面図である。
面図である。
【図２】本発明の第１実施例である半導体装置のＩＣチ
ップを樹脂で封止したときのＡ−Ａ矢視概略断面図であ
る。
ップを樹脂で封止したときのＡ−Ａ矢視概略断面図であ
る。
【図３】本発明の第２実施例である半導体装置の概略平
面図である。
面図である。
【図４】本発明の第３実施例である半導体装置の概略平
面図である。
面図である。
【図５】本発明の第４実施例である半導体装置に用いる
フィルムキャリアの平面図である。
フィルムキャリアの平面図である。
１２ ＩＣチップ １４ フィルム １６ リード １６ａ 引出用リード １６ｂ 引回用リード １６ｃ バイパス用リード １８ ボンディングワイヤ ２１ デバイスホール ２２ 電極 ２４ パッド ２６ 封止樹脂 ２７ 領域
Claims (20)
- 【請求項１】 外部と電気的に接続するための多数の端
子を持つ半導体素子と、 この半導体素子を載置してなる基板と、 この基板上に配線され、上記半導体素子の各端子と電子
的に接続する複数の導線と、そして、 これらの導線のうち所定の導線間を渡り配線するための
ジャンピング線と、 を含む半導体装置。 - 【請求項２】 上記ジャンピング線は、表面が絶縁体で
被膜されたものを含むことを特徴とする請求項１記載の
半導体装置。 - 【請求項３】 上記半導体素子、ジャンピング線を共に
封止するための樹脂層を更に備えたことを特徴とする請
求項１記載の半導体装置。 - 【請求項４】 上記基板は上記半導体素子を複数個載置
するための載置部をさらに備えていることを特徴とする
請求項１記載の半導体装置。 - 【請求項５】 上記導線は銅を基礎とする金属メッキに
より構成されていることを特徴とする請求項１記載の半
導体装置。 - 【請求項６】 上記導線の金属メッキは金メッキを含む
ことを特徴とする請求項５記載の半導体装置。 - 【請求項７】 上記基板はポリイミドで構成されている
ことを特徴とする請求項１記載の半導体装置。 - 【請求項８】 外部と電気的に接続するための多数の端
子を持つ半導体素子と、 この半導体素子を複数個載置してなる基板と、 この基板上に配線され、上記半導体素子の各端子と電子
的に接続する複数の導線と、これらの導線のうち所定の
導線間を渡り配線するためのジャンピング線と、そし
て、 このジャンピング線及び上記半導体素子を共に封止する
ための樹脂層と、 を備えたことを特徴とする半導体装置。 - 【請求項９】 上記ジャンピング線は、表面が絶縁体で
被膜されたものであることを特徴とする請求項８記載の
半導体装置。 - 【請求項１０】 上記導線は銅を基礎とする金属メッキ
により構成されていることを特徴とする請求項８記載の
半導体装置。 - 【請求項１１】 上記導線の金属メッキは金メッキを含
むことを特徴とする請求項１０記載の半導体装置。 - 【請求項１２】 上記基板はポリイミドで構成されてい
ることを特徴とする請求項８記載の半導体装置。 - 【請求項１３】 外部と電気的に接続するための多数の
端子を持つ半導体素子と、 この半導体素子を複数個載置してなる基板と、 この基板上に配線され、上記半導体素子の各端子と電子
的に接続する複数の導線と、これらの導線のうち所定の
導線間を渡り配線するためのジャンピング線と、このジ
ャンピング線は表面が絶縁体で被膜されたものである、
そして、 このジャンピング線及び上記半導体素子を共に封止する
ための樹脂層と、 を備えたことを特徴とする半導体装置。 - 【請求項１４】 上記導線は銅を基礎とする金属メッキ
により構成されていることを特徴とする請求項１３記載
の半導体装置。 - 【請求項１５】 上記導線の金属メッキは金メッキを含
むことを特徴とする請求項１４記載の半導体装置。 - 【請求項１６】 上記基板はポリイミドで構成されてい
ることを特徴とする請求項１３記載の半導体装置。 - 【請求項１７】 外部と電気的に接続するための多数の
端子を持つ半導体素子を載置するための基板と、 この基板上に配線され、上記半導体素子の各端子と電子
的に接続するための複数の導線と、そして、 これらの導線のうち所定の導線間を渡り配線するための
ジャンピング線を接続するためのに上記導線のうちのい
くつかに設けられてなる端子と、 を含む半導体素子を実装するための基材。 - 【請求項１８】 上記基板は半導体素子を複数個載置す
るための載置部をさらに備えていることを特徴とする請
求項１７記載の基材。 - 【請求項１９】 上記導線は銅を基礎とする金属メッキ
により構成されていることを特徴とする請求項１７記載
の基材。 - 【請求項２０】 上記基板はポリイミドで構成されてい
ることを特徴とする請求項１７記載の基材。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4110797A JPH05283471A (ja) | 1992-04-03 | 1992-04-03 | 半導体装置及びその半導体装置の構成材の一部をなす基材 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4110797A JPH05283471A (ja) | 1992-04-03 | 1992-04-03 | 半導体装置及びその半導体装置の構成材の一部をなす基材 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05283471A true JPH05283471A (ja) | 1993-10-29 |
Family
ID=14544890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4110797A Withdrawn JPH05283471A (ja) | 1992-04-03 | 1992-04-03 | 半導体装置及びその半導体装置の構成材の一部をなす基材 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05283471A (ja) |
-
1992
- 1992-04-03 JP JP4110797A patent/JPH05283471A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930010086B1 (ko) | 반도체 집적회로장치 | |
| US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
| KR970008356B1 (ko) | 반도체장치 | |
| US6504104B2 (en) | Flexible wiring for the transformation of a substrate with edge contacts into a ball grid array | |
| US8410618B2 (en) | Microelectronic assembly with joined bond elements having lowered inductance | |
| US6995043B2 (en) | Methods for fabricating routing elements for multichip modules | |
| JPH08111497A (ja) | 樹脂封止型半導体装置 | |
| JP2568748B2 (ja) | 半導体装置 | |
| US5362984A (en) | Semiconductor device with jumping wire | |
| JP3927783B2 (ja) | 半導体部品 | |
| JP2001177050A (ja) | 半導体装置 | |
| US5704593A (en) | Film carrier tape for semiconductor package and semiconductor device employing the same | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| US6495400B1 (en) | Method of forming low profile semiconductor package | |
| US20030085462A1 (en) | Enhanced BGA grounded heatsink | |
| WO1996004682A1 (en) | Electronic circuit package | |
| JPH0658924B2 (ja) | 半導体デバイスパッケージ及びその製造方法 | |
| JP2803656B2 (ja) | 半導体装置 | |
| KR970001891B1 (ko) | 반도체장치와 반도체장치의 제조방법 | |
| JP2002270723A (ja) | 半導体装置、半導体チップおよび実装基板 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2871575B2 (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JP2001319943A (ja) | 半導体装置 | |
| JP2990120B2 (ja) | 半導体装置 | |
| JP3324571B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |