JPH05283729A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05283729A JPH05283729A JP4102335A JP10233592A JPH05283729A JP H05283729 A JPH05283729 A JP H05283729A JP 4102335 A JP4102335 A JP 4102335A JP 10233592 A JP10233592 A JP 10233592A JP H05283729 A JPH05283729 A JP H05283729A
- Authority
- JP
- Japan
- Prior art keywords
- type
- crystal
- wafer
- resistivity
- cdte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【構成】 塩素を添加した抵抗率１×１０8Ωｃｍ以上
のＰ型ＣｄＴｅ結晶ウエハを温度４５０℃以下のＣｄ蒸
気雰囲気下で熱処理することによりＰＮ接合を形成す
る。 【効果】 Ｐ型結晶部分を低抵抗化することなくＰＮ接
合を形成することができる。
のＰ型ＣｄＴｅ結晶ウエハを温度４５０℃以下のＣｄ蒸
気雰囲気下で熱処理することによりＰＮ接合を形成す
る。 【効果】 Ｐ型結晶部分を低抵抗化することなくＰＮ接
合を形成することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にＣｄＴｅ結晶中にＰＮ接合を形成する方法
に関するものである。本発明によりＰＮ接合を形成した
ＣｄＴｅ結晶は高感度の放射線検出用素子として有用で
ある。
に関し、特にＣｄＴｅ結晶中にＰＮ接合を形成する方法
に関するものである。本発明によりＰＮ接合を形成した
ＣｄＴｅ結晶は高感度の放射線検出用素子として有用で
ある。
【０００２】
【従来の技術】Ｐ型ＣｄＴｅ結晶を用いてＰＮ接合を形
成する方法として、結晶表面からドナ−となる不純物原
子を熱処理法で拡散させる方法、結晶表面からドナ−と
なる不純物原子をイオン注入する方法、あるいは結晶表
面にエピタキシャル成長法で新たにＮ型層を堆積する方
法などが知られている。しかし、熱拡散法では、電子、
正孔濃度の制御が難しく、またイオン注入法やエピタキ
シャル法では装置の大型化によるコスト増などの問題点
があった。これらの問題点を解決する手段として、特願
６１−１６５５８３においてＰ型ＣｄＴｅ結晶をＣｄ蒸
気雰囲気下で熱処理することにより該結晶の表面をＮ型
化する方法が出願されている。
成する方法として、結晶表面からドナ−となる不純物原
子を熱処理法で拡散させる方法、結晶表面からドナ−と
なる不純物原子をイオン注入する方法、あるいは結晶表
面にエピタキシャル成長法で新たにＮ型層を堆積する方
法などが知られている。しかし、熱拡散法では、電子、
正孔濃度の制御が難しく、またイオン注入法やエピタキ
シャル法では装置の大型化によるコスト増などの問題点
があった。これらの問題点を解決する手段として、特願
６１−１６５５８３においてＰ型ＣｄＴｅ結晶をＣｄ蒸
気雰囲気下で熱処理することにより該結晶の表面をＮ型
化する方法が出願されている。
【０００３】上記特許はＰ型ＣｄＴｅ結晶を５００〜９
００℃の温度範囲において加熱する際の加熱温度、加熱
時間さらにはＣｄ蒸気圧などを制御することにより該Ｐ
型結晶の表面からＣｄ原子が拡散して形成されるＮ型層
の厚さが自在に調節されるというものである。
００℃の温度範囲において加熱する際の加熱温度、加熱
時間さらにはＣｄ蒸気圧などを制御することにより該Ｐ
型結晶の表面からＣｄ原子が拡散して形成されるＮ型層
の厚さが自在に調節されるというものである。
【０００４】
【発明が解決しようとする課題】ＣｄＴｅ結晶を用いて
構成される放射線検出素子の性能は結晶中に放射線が侵
入した時に生成する電子および正孔が結晶中を移動しや
すいほど良く、このために、放射線吸収部分には通常、
高純度ＣｄＴｅに極微量のドナ−不純物を添加して電気
的活性キャリアの濃度を最小限に押さえたＰ型高抵抗結
晶が使用される。
構成される放射線検出素子の性能は結晶中に放射線が侵
入した時に生成する電子および正孔が結晶中を移動しや
すいほど良く、このために、放射線吸収部分には通常、
高純度ＣｄＴｅに極微量のドナ−不純物を添加して電気
的活性キャリアの濃度を最小限に押さえたＰ型高抵抗結
晶が使用される。
【０００５】しかしながら、上記特許によるＣｄＴｅ結
晶のＰＮ接合形成方法では上記のようなＰ型高抵抗の放
射線吸収層を得ることができないという重大な問題点が
あった。すなわち、Ｐ型ＣｄＴｅ結晶の表面をＮ型に転
換させるためにＣｄ蒸気雰囲気下で従来必要とされてい
る５００℃以上で熱処理した場合には、形成されたＮ型
層の下のＰ型結晶にまでＣｄ原子が拡散し、この部分の
抵抗率を大幅に低下させてしまうという問題点があっ
た。
晶のＰＮ接合形成方法では上記のようなＰ型高抵抗の放
射線吸収層を得ることができないという重大な問題点が
あった。すなわち、Ｐ型ＣｄＴｅ結晶の表面をＮ型に転
換させるためにＣｄ蒸気雰囲気下で従来必要とされてい
る５００℃以上で熱処理した場合には、形成されたＮ型
層の下のＰ型結晶にまでＣｄ原子が拡散し、この部分の
抵抗率を大幅に低下させてしまうという問題点があっ
た。
【０００６】
【発明の構成】本発明は上記の問題点を解決したもので
あって、ハロゲン元素を添加した抵抗率１×１０8Ωｃ
ｍ以上のＰ型ＣｄＴｅ結晶ウエハを温度４５０℃以下の
Ｃｄ蒸気雰囲気下で熱処理することにより該ウエハの少
なくとも一面にＰＮ接合を形成することを特徴とする半
導体装置の製造方法を提供するものである。
あって、ハロゲン元素を添加した抵抗率１×１０8Ωｃ
ｍ以上のＰ型ＣｄＴｅ結晶ウエハを温度４５０℃以下の
Ｃｄ蒸気雰囲気下で熱処理することにより該ウエハの少
なくとも一面にＰＮ接合を形成することを特徴とする半
導体装置の製造方法を提供するものである。
【０００７】
【課題を解決するための手段および作用】本発明者は、
ドナ−となる塩素の有無により抵抗率が１×１０2Ωｃ
ｍと１×１０8Ωｃｍの２種類のＰ型ＣｄＴｅ結晶ウエ
ハをそれぞれ、３５０℃、Ｃｄ蒸気圧０．１ａｔｍの条
件で１０時間熱処理をした結果、塩素の添加された高抵
抗ウエハを使用した場合についてのみその表面約５００
μｍがＮ型に転換されることを見出し、Ｃｄ蒸気圧雰囲
気下での熱処理がＰ型ＣｄＴｅ結晶の抵抗率に及ぼす影
響を以下のように考え、本発明に至ったものである。
ドナ−となる塩素の有無により抵抗率が１×１０2Ωｃ
ｍと１×１０8Ωｃｍの２種類のＰ型ＣｄＴｅ結晶ウエ
ハをそれぞれ、３５０℃、Ｃｄ蒸気圧０．１ａｔｍの条
件で１０時間熱処理をした結果、塩素の添加された高抵
抗ウエハを使用した場合についてのみその表面約５００
μｍがＮ型に転換されることを見出し、Ｃｄ蒸気圧雰囲
気下での熱処理がＰ型ＣｄＴｅ結晶の抵抗率に及ぼす影
響を以下のように考え、本発明に至ったものである。
【０００８】すなわち、Ｐ型ＣｄＴｅ結晶の抵抗率はド
ナ−不純物とＣｄの空格子との相互作用によって決定さ
れるため、高温、長時間、且つ高Ｃｄ蒸気圧下で熱処理
を行うほど、このＣｄの空格子を減少させる作用を持つ
Ｃｄ原子が結晶表面からより深く且つ高濃度に拡散し、
Ｎ型層の厚さを増加させるだけではなく、その下のＰ型
結晶の抵抗率もより大幅に低下させてしまうが、塩素添
加により高抵抗化されたＰ型結晶をＣｄ原子が内部まで
は拡散しにくい条件で熱処理することによって、その表
面だけをＮ型に転化させ、内部のＰ型部分の抵抗率は高
いまま保つことができるというものである。
ナ−不純物とＣｄの空格子との相互作用によって決定さ
れるため、高温、長時間、且つ高Ｃｄ蒸気圧下で熱処理
を行うほど、このＣｄの空格子を減少させる作用を持つ
Ｃｄ原子が結晶表面からより深く且つ高濃度に拡散し、
Ｎ型層の厚さを増加させるだけではなく、その下のＰ型
結晶の抵抗率もより大幅に低下させてしまうが、塩素添
加により高抵抗化されたＰ型結晶をＣｄ原子が内部まで
は拡散しにくい条件で熱処理することによって、その表
面だけをＮ型に転化させ、内部のＰ型部分の抵抗率は高
いまま保つことができるというものである。
【０００９】本発明において熱処理に供するＰ型ＣｄＴ
ｅ結晶ウエハは、ハロゲン元素、特に塩素を添加して得
られる抵抗率１×１０8Ωｃｍ以上の結晶である必要が
ある。ＣｄＴｅ結晶を高抵抗化するには塩素のようなハ
ロゲン元素を添加する方法とＩｎやＧａなどを添加する
方法とがあるが、塩素のようなハロゲン元素はＴｅサイ
トに入るドナ−不純物であり、Ｃｄ原子がＣｄの空格子
を減少させる作用を妨害しないのに対し、ＩｎやＧａな
どはＣｄサイトに入るので、Ｃｄ原子がＣｄの空格子を
減少させる作用を妨害してしまうからである。なお、添
加する塩素濃度としては、０．５重量ｐｐｍ以上５重量
ｐｐｍ以下が望ましく、この範囲外であっても抵抗率１
×１０8Ωｃｍ以上のＰ型結晶は得られるが、そのよう
な結晶では放射線が侵入して生成する電子および正孔の
ライフタイムが短かくなる。
ｅ結晶ウエハは、ハロゲン元素、特に塩素を添加して得
られる抵抗率１×１０8Ωｃｍ以上の結晶である必要が
ある。ＣｄＴｅ結晶を高抵抗化するには塩素のようなハ
ロゲン元素を添加する方法とＩｎやＧａなどを添加する
方法とがあるが、塩素のようなハロゲン元素はＴｅサイ
トに入るドナ−不純物であり、Ｃｄ原子がＣｄの空格子
を減少させる作用を妨害しないのに対し、ＩｎやＧａな
どはＣｄサイトに入るので、Ｃｄ原子がＣｄの空格子を
減少させる作用を妨害してしまうからである。なお、添
加する塩素濃度としては、０．５重量ｐｐｍ以上５重量
ｐｐｍ以下が望ましく、この範囲外であっても抵抗率１
×１０8Ωｃｍ以上のＰ型結晶は得られるが、そのよう
な結晶では放射線が侵入して生成する電子および正孔の
ライフタイムが短かくなる。
【００１０】本発明における熱処理の温度は、４５０℃
以下、より好ましくは４００℃以下とする必要がある。
これは、４５０℃を超える温度ではウエハ表面に形成さ
れるＮ型層の下部のＰ型部分の抵抗率が大きく低下する
ことが避けられないためである。なお、４５０℃以下の
温度範囲であればウエハの加熱温度、加熱時間、Ｃｄ蒸
気圧などの条件を変えることによって上記Ｐ型ＣｄＴｅ
結晶ウエハの表面に形成されるＮ型層の厚さおよび抵抗
率は自在に調節されるが、工業的に許容される加熱時間
との関係から通常２００℃以上の温度とされる。
以下、より好ましくは４００℃以下とする必要がある。
これは、４５０℃を超える温度ではウエハ表面に形成さ
れるＮ型層の下部のＰ型部分の抵抗率が大きく低下する
ことが避けられないためである。なお、４５０℃以下の
温度範囲であればウエハの加熱温度、加熱時間、Ｃｄ蒸
気圧などの条件を変えることによって上記Ｐ型ＣｄＴｅ
結晶ウエハの表面に形成されるＮ型層の厚さおよび抵抗
率は自在に調節されるが、工業的に許容される加熱時間
との関係から通常２００℃以上の温度とされる。
【００１１】
【実施例】トラベリングヒ−タ法で育成した塩素濃度１
重量ｐｐｍのＣｄＴｅ結晶から厚さ２ｍｍのウエハを作
製し、電気的特性を調べた結果、Ｐ型、抵抗率は５×１
０8Ωｃｍであった。このウエハを少量のＣｄと共に石
英製アンプル中にＡｒガス０．５ａｔｍで封入し、ウエ
ハ部分を３５０℃、Ｃｄ部分を３３０℃に加熱した状態
で５時間保持して１０〜２０℃／時間で冷却した後ウエ
ハを取り出し、ウエハの片面から１０μｍづつ研磨しな
がら４端子法で電気的特性の深さ方向の変化を調べた結
果を図１に示す。表面から５０μｍの深さまでＮ型化さ
れ、Ｐ型結晶部分の抵抗率は５×１０8Ωｃｍと高抵抗
を保持している。
重量ｐｐｍのＣｄＴｅ結晶から厚さ２ｍｍのウエハを作
製し、電気的特性を調べた結果、Ｐ型、抵抗率は５×１
０8Ωｃｍであった。このウエハを少量のＣｄと共に石
英製アンプル中にＡｒガス０．５ａｔｍで封入し、ウエ
ハ部分を３５０℃、Ｃｄ部分を３３０℃に加熱した状態
で５時間保持して１０〜２０℃／時間で冷却した後ウエ
ハを取り出し、ウエハの片面から１０μｍづつ研磨しな
がら４端子法で電気的特性の深さ方向の変化を調べた結
果を図１に示す。表面から５０μｍの深さまでＮ型化さ
れ、Ｐ型結晶部分の抵抗率は５×１０8Ωｃｍと高抵抗
を保持している。
【００１２】
【比較例１】実施例と同様に、トラベリングヒ−タ法で
育成した塩素濃度１重量ｐｐｍのＰ型、抵抗率５×１０
8Ωｃｍ、厚さ２ｍｍのＣｄＴｅウエハをＣｄと共にア
ンプル封入し、ウエハ部分を６００℃、Ｃｄ部分を３３
０℃に加熱した状態で５時間保持して１０〜２０℃／時
間で冷却した後ウエハを取り出し、電気的特性の深さ方
向の変化を調べた結果を図２に示す。表面から１２０μ
ｍの深さまでＮ型化されているが、Ｐ型結晶部分の抵抗
率が１×１０5Ωｃｍまで低下してしまった。
育成した塩素濃度１重量ｐｐｍのＰ型、抵抗率５×１０
8Ωｃｍ、厚さ２ｍｍのＣｄＴｅウエハをＣｄと共にア
ンプル封入し、ウエハ部分を６００℃、Ｃｄ部分を３３
０℃に加熱した状態で５時間保持して１０〜２０℃／時
間で冷却した後ウエハを取り出し、電気的特性の深さ方
向の変化を調べた結果を図２に示す。表面から１２０μ
ｍの深さまでＮ型化されているが、Ｐ型結晶部分の抵抗
率が１×１０5Ωｃｍまで低下してしまった。
【００１３】
【比較例２】ブリッジマン法で不純物を添加せずに育成
したＣｄＴｅ結晶から厚さ２ｍｍのウエハを作製し、電
気的特性を調べた結果、Ｐ型、抵抗率は５×１０2Ωｃ
ｍであった。このウエハを実施例と同様にＣｄと共にア
ンプル封入し、ウエハ部分を３５０℃、Ｃｄ部分を３３
０℃に加熱した状態で５時間保持して１０〜２０℃／時
間で冷却した後ウエハを取り出し、電気的特性の深さ方
向の変化を調べた結果を図２に示す。表面はＮ型化され
ず、Ｐ型結晶部分の抵抗率が９×１０Ωｃｍまで低下し
てしまった。
したＣｄＴｅ結晶から厚さ２ｍｍのウエハを作製し、電
気的特性を調べた結果、Ｐ型、抵抗率は５×１０2Ωｃ
ｍであった。このウエハを実施例と同様にＣｄと共にア
ンプル封入し、ウエハ部分を３５０℃、Ｃｄ部分を３３
０℃に加熱した状態で５時間保持して１０〜２０℃／時
間で冷却した後ウエハを取り出し、電気的特性の深さ方
向の変化を調べた結果を図２に示す。表面はＮ型化され
ず、Ｐ型結晶部分の抵抗率が９×１０Ωｃｍまで低下し
てしまった。
【００１４】
【比較例３】比較例２と同様に、ブリッジマン法で不純
物を添加せずに育成したＰ型、抵抗率５×１０2Ωｃ
ｍ、厚さ２ｍｍのＣｄＴｅウエハをＣｄと共にアンプル
封入し、ウエハ部分を６００℃、Ｃｄ部分を３３０℃に
加熱した状態で５時間保持して１０〜２０℃／時間で冷
却した後ウエハを取り出し、電気的特性の深さ方向の変
化を調べた結果を図２に示す。表面から４０μｍの深さ
までＮ型化されているが、Ｐ型結晶部分の抵抗率が５×
１０Ωｃｍまで低下してしまった。
物を添加せずに育成したＰ型、抵抗率５×１０2Ωｃ
ｍ、厚さ２ｍｍのＣｄＴｅウエハをＣｄと共にアンプル
封入し、ウエハ部分を６００℃、Ｃｄ部分を３３０℃に
加熱した状態で５時間保持して１０〜２０℃／時間で冷
却した後ウエハを取り出し、電気的特性の深さ方向の変
化を調べた結果を図２に示す。表面から４０μｍの深さ
までＮ型化されているが、Ｐ型結晶部分の抵抗率が５×
１０Ωｃｍまで低下してしまった。
【００１５】
【発明の効果】本発明により、放射線が侵入した時に生
成する電子および正孔が移動しやすいＰ型高抵抗結晶の
表面にＮ型層を有するＣｄＴｅ結晶のＰＮ接合が得ら
れ、本構造により、極めて高感度な放射線検出素子が製
造可能となる。
成する電子および正孔が移動しやすいＰ型高抵抗結晶の
表面にＮ型層を有するＣｄＴｅ結晶のＰＮ接合が得ら
れ、本構造により、極めて高感度な放射線検出素子が製
造可能となる。
【図１】は本発明により得られるＰＮ接合を有するＣｄ
Ｔｅ結晶ウエハの深さ方向における電導型および抵抗率
の変化を示したものである。
Ｔｅ結晶ウエハの深さ方向における電導型および抵抗率
の変化を示したものである。
【図２】は比較例１〜３の熱処理によってそれぞれ得ら
れたＣｄＴｅ結晶ウエハの深さ方向における電導型およ
び抵抗率の変化を示したものである。
れたＣｄＴｅ結晶ウエハの深さ方向における電導型およ
び抵抗率の変化を示したものである。
Claims (1)
- 【請求項１】 ハロゲン元素を添加した抵抗率１×１０
8Ωｃｍ以上のＰ型ＣｄＴｅ結晶ウエハを温度４５０℃
以下のＣｄ蒸気雰囲気下で熱処理することにより該ウエ
ハの少なくとも一面にＰＮ接合を形成することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4102335A JPH05283729A (ja) | 1992-03-30 | 1992-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4102335A JPH05283729A (ja) | 1992-03-30 | 1992-03-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05283729A true JPH05283729A (ja) | 1993-10-29 |
Family
ID=14324646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4102335A Pending JPH05283729A (ja) | 1992-03-30 | 1992-03-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05283729A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003078703A1 (en) * | 2002-03-19 | 2003-09-25 | Nikko Materials Co., Ltd. | CdTe SINGLE CRYSTAL AND CdTe POLYCRYSTAL, AND METHOD FOR PREPARATION THEREOF |
-
1992
- 1992-03-30 JP JP4102335A patent/JPH05283729A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003078703A1 (en) * | 2002-03-19 | 2003-09-25 | Nikko Materials Co., Ltd. | CdTe SINGLE CRYSTAL AND CdTe POLYCRYSTAL, AND METHOD FOR PREPARATION THEREOF |
| US7211142B2 (en) | 2002-03-19 | 2007-05-01 | Nippon Mining & Metals Co., Ltd. | CdTe single crystal and CdTe polycrystal, and method for preparation thereof |
| EP2336400A2 (en) | 2002-03-19 | 2011-06-22 | Nippon Mining & Metals Co., Ltd. | CdTe single crystal and CdTe polycrystal, and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3307647B2 (ja) | 高低抗炭化ケイ素の製法 | |
| US5030580A (en) | Method for producing a silicon carbide semiconductor device | |
| US9508802B2 (en) | Gettering process for producing semiconductor device | |
| JP3353277B2 (ja) | エピタキシャルウェハの製造方法 | |
| Harris et al. | Silicon self‐interstitial supersaturation during phosphorus diffusion | |
| WO1985002940A1 (en) | Method for making a conductive silicon substrate and a semiconductor device formed therein | |
| TWI523206B (zh) | Epitaxial wafer and its manufacturing method | |
| JPH097961A (ja) | 高ドープｎ＋基板およびその製造方法 | |
| JP4971994B2 (ja) | 増大した少数キャリアライフタイムを有する炭化珪素結晶を製造するプロセス | |
| Capper et al. | Electrical properties and annealing behaviour of CdxHg1− xTe grown by LPE and MOVPE | |
| US7061021B2 (en) | System and method for fabricating diodes | |
| KR20050015983A (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
| KR100774070B1 (ko) | 실리콘 에피텍셜 웨이퍼의 제조방법 | |
| JPH05283729A (ja) | 半導体装置の製造方法 | |
| KR20030001145A (ko) | Ｃｄ/Ｈｇ 분위기에서 열처리에 의한 ＨｇＣｄＴｅ 접합다이오드의 패시배이션 방법 | |
| US4105477A (en) | Doping of (hg,cd)te with a group va element | |
| JP4004171B2 (ja) | 半導体装置 | |
| US4086106A (en) | Halogen-doped Hg,Cd,Te | |
| JP2003209114A (ja) | シリコン結晶中の遷移金属不純物のゲッタリング方法 | |
| JPS63137414A (ja) | 半導体薄膜の製造方法 | |
| KR930010675B1 (ko) | Mbe를 이용한 반도체 소자 제조방법 | |
| JP2725790B2 (ja) | 半導体装置の製造方法 | |
| JP2006117464A (ja) | ＧａＡｓ結晶の熱処理方法およびＧａＡｓ結晶基板 | |
| JPH02291123A (ja) | 炭化珪素半導体装置 | |
| Ghandhi | Recent Progress in The Omvpe Growth of HgCdTe |