JPH05283855A - プリント配線板上へのはんだ層形成方法 - Google Patents
プリント配線板上へのはんだ層形成方法Info
- Publication number
- JPH05283855A JPH05283855A JP4112118A JP11211892A JPH05283855A JP H05283855 A JPH05283855 A JP H05283855A JP 4112118 A JP4112118 A JP 4112118A JP 11211892 A JP11211892 A JP 11211892A JP H05283855 A JPH05283855 A JP H05283855A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- printed wiring
- resist layer
- wiring board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 プリント配線板上に幅が狭くて厚みが大きい
はんだ層を精度良くかつ容易に形成できるようにする。 【構成】 基板１の表面に導体パターン２が形成された
プリント配線板の、導体パターンの非形成部分に、導体
パターンの厚みと同等の厚みの第１のレジスト層４を形
成し、次に、導体パターン及び第１のレジスト層の平面
上に、開孔部６を有する第２のレジスト層５を形成した
後、その第２のレジスト層の開孔部にはんだを充填し
て、導体パターン面にはんだ層10を形成する。
はんだ層を精度良くかつ容易に形成できるようにする。 【構成】 基板１の表面に導体パターン２が形成された
プリント配線板の、導体パターンの非形成部分に、導体
パターンの厚みと同等の厚みの第１のレジスト層４を形
成し、次に、導体パターン及び第１のレジスト層の平面
上に、開孔部６を有する第２のレジスト層５を形成した
後、その第２のレジスト層の開孔部にはんだを充填し
て、導体パターン面にはんだ層10を形成する。
Description
【０００１】
【産業上の利用分野】この発明は、電子機器の１部品と
して使用されるプリント配線板（プリント基板）に半導
体裸チップやＣＰＵ（マイクロプロセッサ）、メモリ等
の電子回路部品をはんだ付けにより接合する場合のた
め、プリント配線板上にはんだ層を形成する方法に関す
る。
して使用されるプリント配線板（プリント基板）に半導
体裸チップやＣＰＵ（マイクロプロセッサ）、メモリ等
の電子回路部品をはんだ付けにより接合する場合のた
め、プリント配線板上にはんだ層を形成する方法に関す
る。
【０００２】
【従来の技術】プリント配線板に半導体裸チップやＣＰ
Ｕ、メモリ等の電子回路部品をはんだ付けにより接合す
る場合のために、プリント配線板の製作段階で、基板上
に形成された導体パターンの所定部位にはんだ層を形成
しておき、基板メーカーからはんだ層が形設された状態
でプリント配線板の供給を受けたい、との要望がアッセ
ンブリメーカーにはある。それにより、アッセンブリメ
ーカーでは、各種の半導体チップを始めとして、多端子
化及び狭ピッチ化の傾向が著しい半導体のＱＦＰ（表面
実装）パッケージ、さらにはＰＬＣＣ（プラスチック・
リードレス・チップ・キャリヤ）、ＴＡＢキャリヤ、フ
リップチップ半導体などの電子回路部品をプリント配線
板に実装する場合に、その実装作業の簡略化と高信頼度
化とを図ることができるようになる。
Ｕ、メモリ等の電子回路部品をはんだ付けにより接合す
る場合のために、プリント配線板の製作段階で、基板上
に形成された導体パターンの所定部位にはんだ層を形成
しておき、基板メーカーからはんだ層が形設された状態
でプリント配線板の供給を受けたい、との要望がアッセ
ンブリメーカーにはある。それにより、アッセンブリメ
ーカーでは、各種の半導体チップを始めとして、多端子
化及び狭ピッチ化の傾向が著しい半導体のＱＦＰ（表面
実装）パッケージ、さらにはＰＬＣＣ（プラスチック・
リードレス・チップ・キャリヤ）、ＴＡＢキャリヤ、フ
リップチップ半導体などの電子回路部品をプリント配線
板に実装する場合に、その実装作業の簡略化と高信頼度
化とを図ることができるようになる。
【０００３】プリント配線板上にはんだ層を形成するに
は、従来、プリント配線板全体を溶融状態のはんだと接
触させ、導体パターンの全面にはんだを被着させた後、
熱風等によりはんだ層表面の平坦化（レベリング）を行
なうようにしていた。
は、従来、プリント配線板全体を溶融状態のはんだと接
触させ、導体パターンの全面にはんだを被着させた後、
熱風等によりはんだ層表面の平坦化（レベリング）を行
なうようにしていた。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た従来のはんだ層形成方法では、はんだ層形成部分に滲
みや崩れを生じ、狭いピッチではんだ層を形成する場合
に支障を来たしていた。また、はんだ層の厚みを厚く
し、かつ、その厚さ寸法の精度を高くすることは、従来
の上記方法では非常に困難であった。
た従来のはんだ層形成方法では、はんだ層形成部分に滲
みや崩れを生じ、狭いピッチではんだ層を形成する場合
に支障を来たしていた。また、はんだ層の厚みを厚く
し、かつ、その厚さ寸法の精度を高くすることは、従来
の上記方法では非常に困難であった。
【０００５】尚、基板メーカーにおいて、はんだペース
トをプリント配線板上の特定部位に印刷し、それをアッ
センブリメーカーへ供給することも提案されているが、
これは、従来はアッセンブリメーカーが行なっていた作
業を基板メーカー側で行なうようにする、といっただけ
のことであり、輸送上の問題などを考え合わせると、現
実的な方法とは言えない。しかも、技術的にみても、そ
のような方法では、上記した方法と同様、はんだ層の滲
みや厚み変動などといった問題を解消することができな
い。
トをプリント配線板上の特定部位に印刷し、それをアッ
センブリメーカーへ供給することも提案されているが、
これは、従来はアッセンブリメーカーが行なっていた作
業を基板メーカー側で行なうようにする、といっただけ
のことであり、輸送上の問題などを考え合わせると、現
実的な方法とは言えない。しかも、技術的にみても、そ
のような方法では、上記した方法と同様、はんだ層の滲
みや厚み変動などといった問題を解消することができな
い。
【０００６】この発明は、以上のような事情に鑑みてな
されたものであり、プリント配線板上の導体パターンの
表面の所望の部位に、滲みや崩れを生じることなく、幅
寸法に対する厚さ寸法の比が大きいはんだ層を、厚み寸
法の変動を少なくして、容易に形成することができる方
法を提供することを技術的課題とする。
されたものであり、プリント配線板上の導体パターンの
表面の所望の部位に、滲みや崩れを生じることなく、幅
寸法に対する厚さ寸法の比が大きいはんだ層を、厚み寸
法の変動を少なくして、容易に形成することができる方
法を提供することを技術的課題とする。
【０００７】
【課題を解決するための手段】この発明では、まず、導
体パターンが被着形成されたプリント配線板の表面の、
導体パターン形成部分以外の部分に、導体パターンの厚
みと同等の厚みの第１のレジスト層を形成し、次に、導
体パターン及び第１のレジスト層の表面に、導体パター
ンの表面の所望部位を露出させる開孔部を有する第２の
レジスト層を形成し、その後に、第２のレジスト層の前
記開孔部にはんだを充填するようにした。
体パターンが被着形成されたプリント配線板の表面の、
導体パターン形成部分以外の部分に、導体パターンの厚
みと同等の厚みの第１のレジスト層を形成し、次に、導
体パターン及び第１のレジスト層の表面に、導体パター
ンの表面の所望部位を露出させる開孔部を有する第２の
レジスト層を形成し、その後に、第２のレジスト層の前
記開孔部にはんだを充填するようにした。
【０００８】上記した方法では、第１のレジストの表面
と導体パターンの表面とによって平面が形成され、その
平面上に第２のレジスト層が形成されるので、第２のレ
ジスト層の表面は平坦となる。その平坦な第２のレジス
ト層に対し、それに形成された開孔部内へはんだの充填
が行なわれて、導体パターン表面の所望部位にはんだ層
が形成されるため、そのはんだ層には滲みや崩れを生じ
ることがなく、詳細度の高いはんだ層が形成される。ま
た、はんだ層は、第２のレジスト層の開孔部の深さ、す
なわち第２のレジスト層の厚みに対応した厚みに形成さ
れることになるため、開孔部の幅寸法に対する第２のレ
ジスト層の厚さ寸法の比を大きくすることにより、幅寸
法に対する厚さ寸法の比が大きいはんだ層を容易に形成
することができ、その厚み寸法の変動も少なくすること
ができる。
と導体パターンの表面とによって平面が形成され、その
平面上に第２のレジスト層が形成されるので、第２のレ
ジスト層の表面は平坦となる。その平坦な第２のレジス
ト層に対し、それに形成された開孔部内へはんだの充填
が行なわれて、導体パターン表面の所望部位にはんだ層
が形成されるため、そのはんだ層には滲みや崩れを生じ
ることがなく、詳細度の高いはんだ層が形成される。ま
た、はんだ層は、第２のレジスト層の開孔部の深さ、す
なわち第２のレジスト層の厚みに対応した厚みに形成さ
れることになるため、開孔部の幅寸法に対する第２のレ
ジスト層の厚さ寸法の比を大きくすることにより、幅寸
法に対する厚さ寸法の比が大きいはんだ層を容易に形成
することができ、その厚み寸法の変動も少なくすること
ができる。
【０００９】上記した方法において、第２のレジスト層
の開孔部にはんだを充填するには、例えばスクリーン印
刷法を利用すればよい。また、第２のレジスト層の開孔
部にはんだを充填してはんだ層を形成した後に、第１の
レジスト層及び第２のレジスト層は、互いに積層した状
態でそれらをプリント配線板上から除去するようにして
もよいし、また、そのままプリント配線板上に残し、そ
の状態で半導体チップやＣＰＵ、メモリ等の電子回路部
品に実装が行なわれるようにしてもよい。
の開孔部にはんだを充填するには、例えばスクリーン印
刷法を利用すればよい。また、第２のレジスト層の開孔
部にはんだを充填してはんだ層を形成した後に、第１の
レジスト層及び第２のレジスト層は、互いに積層した状
態でそれらをプリント配線板上から除去するようにして
もよいし、また、そのままプリント配線板上に残し、そ
の状態で半導体チップやＣＰＵ、メモリ等の電子回路部
品に実装が行なわれるようにしてもよい。
【００１０】
【実施例】以下、図面を参照しながら、この発明に係
る、プリント配線板上へのはんだ層の形成方法について
さらに具体的に説明する。
る、プリント配線板上へのはんだ層の形成方法について
さらに具体的に説明する。
【００１１】まず、図１の（ａ）に示すように、基板１
の表面に導体パターン２が形成されたプリント配線板を
用意する。この場合、ソルダレジストの印刷（通常、１
０±５μｍ程度の厚み）が既に行なわれたプリント配線
板、或いは、フラックスコートの塗布（通常、１±１μ
ｍ程度の厚み）が既に行なわれたプリント配線板であっ
てもよい。基板１は、例えば、アロマティックアミン硬
化剤が配合されたエポキシ樹脂をアーラミド紙に含浸さ
せた薄板材であり、その厚みは、例えば０．４mm（４０
０μｍ）である。勿論、基板１の種類は特に限定される
ものではなく、ガラス布基材エポキシ樹脂基板、ガラス
織布基材ポリイミド基板、ポリエステルフィルム基板、
ポリイミドフィルム基板、ガラス織布・ガラス不織布複
合基材エポキシ樹脂基板、ポリイミド変性エポキシ樹脂
含浸織布基板などであってもよいし、樹脂としてフェノ
ールポリエステル、酸無水物・脂肪族エポキシ樹脂、ジ
シアン・ジアミンエポキシ樹脂などを用いた基板であっ
てもよい。一方、導体パターン２は、例えば、厚み４０
μｍの電解銅箔を基板表面に接着した後、フォトエッチ
ング法を利用してその銅箔層を所要パターンに食刻して
形成されたものである。勿論、基板表面に銅めっき、ニ
ッケルめっき、銀めっき、金めっき、パラジウムめっき
を単層或いは複層で施し、それらの金属めっき層を食刻
して導体パターン２を形成したものであってもよい。
の表面に導体パターン２が形成されたプリント配線板を
用意する。この場合、ソルダレジストの印刷（通常、１
０±５μｍ程度の厚み）が既に行なわれたプリント配線
板、或いは、フラックスコートの塗布（通常、１±１μ
ｍ程度の厚み）が既に行なわれたプリント配線板であっ
てもよい。基板１は、例えば、アロマティックアミン硬
化剤が配合されたエポキシ樹脂をアーラミド紙に含浸さ
せた薄板材であり、その厚みは、例えば０．４mm（４０
０μｍ）である。勿論、基板１の種類は特に限定される
ものではなく、ガラス布基材エポキシ樹脂基板、ガラス
織布基材ポリイミド基板、ポリエステルフィルム基板、
ポリイミドフィルム基板、ガラス織布・ガラス不織布複
合基材エポキシ樹脂基板、ポリイミド変性エポキシ樹脂
含浸織布基板などであってもよいし、樹脂としてフェノ
ールポリエステル、酸無水物・脂肪族エポキシ樹脂、ジ
シアン・ジアミンエポキシ樹脂などを用いた基板であっ
てもよい。一方、導体パターン２は、例えば、厚み４０
μｍの電解銅箔を基板表面に接着した後、フォトエッチ
ング法を利用してその銅箔層を所要パターンに食刻して
形成されたものである。勿論、基板表面に銅めっき、ニ
ッケルめっき、銀めっき、金めっき、パラジウムめっき
を単層或いは複層で施し、それらの金属めっき層を食刻
して導体パターン２を形成したものであってもよい。
【００１２】図１の（ａ）に示したプリント配線板の基
板１上に、図１の（ｂ）に示すように、第１のフォトポ
リマーフィルム（感光性樹脂フィルム）３を、基板１の
絶縁表面及び導体パターン２の表面を被覆するように、
公知のラミネータを使用して低温加熱（２５〜７５℃）
圧着する。第１のフォトポリマーフィルム３の厚みは、
例えば４０μｍとする。次に、フォトマスクを介して第
１のフォトポリマーフィルム３を露光した後、現像（溶
解）して光硬化部分を基板１表面に残し、導体パターン
２が被着形成されている部分以外の部分に、導体パター
ン２の厚みと同等の厚みの第１のレジスト層４を形成す
る。
板１上に、図１の（ｂ）に示すように、第１のフォトポ
リマーフィルム（感光性樹脂フィルム）３を、基板１の
絶縁表面及び導体パターン２の表面を被覆するように、
公知のラミネータを使用して低温加熱（２５〜７５℃）
圧着する。第１のフォトポリマーフィルム３の厚みは、
例えば４０μｍとする。次に、フォトマスクを介して第
１のフォトポリマーフィルム３を露光した後、現像（溶
解）して光硬化部分を基板１表面に残し、導体パターン
２が被着形成されている部分以外の部分に、導体パター
ン２の厚みと同等の厚みの第１のレジスト層４を形成す
る。
【００１３】次に、導体パターン２の表面と第１のレジ
スト層４の表面とで形成された平面の上に、例えば厚み
１００μｍの第２のフォトポリマーフィルムを、上記と
同様にラミネータを使用して低温加熱圧着し、その第２
のフォトポリマーフィルムを露光、現像処理することに
より、図１の（ｄ）に示すように、導体パターン２の形
成部分に対応する部分の所望部位に開孔部６が形成され
た第２のレジスト層５を被着形成する。そして、図１の
（ｅ）に示すように、印刷用スクリーン７を使用し、そ
の印刷用スクリーン７上に供給されたはんだペースト９
を、印刷用スクリーン７の上面にスキージを摺接移動さ
せることにより、印刷用スクリーン７の下面側へ押し出
して第２のレジスト層５の開孔部６内へ充填する。これ
により、第２のレジスト層５の開孔部６内において、第
２のレジスト層５の厚みと同等の厚みのはんだ層10が導
体パターン２の表面上に形成されることになる。尚、第
２のレジスト層５の開孔部６内へはんだペーストを充填
する方法としては、スクリーン印刷以外の方法であって
もよく、例えば、第１のレジスト層４及び第２のレジス
ト層５が形成されたプリント配線板を溶融状態のはんだ
中に浸漬させて、第２のレジスト層の開孔部にはんだを
充填し、その後にレベリング技術により溶融状態のはん
だを平坦化するようにしてもよい。
スト層４の表面とで形成された平面の上に、例えば厚み
１００μｍの第２のフォトポリマーフィルムを、上記と
同様にラミネータを使用して低温加熱圧着し、その第２
のフォトポリマーフィルムを露光、現像処理することに
より、図１の（ｄ）に示すように、導体パターン２の形
成部分に対応する部分の所望部位に開孔部６が形成され
た第２のレジスト層５を被着形成する。そして、図１の
（ｅ）に示すように、印刷用スクリーン７を使用し、そ
の印刷用スクリーン７上に供給されたはんだペースト９
を、印刷用スクリーン７の上面にスキージを摺接移動さ
せることにより、印刷用スクリーン７の下面側へ押し出
して第２のレジスト層５の開孔部６内へ充填する。これ
により、第２のレジスト層５の開孔部６内において、第
２のレジスト層５の厚みと同等の厚みのはんだ層10が導
体パターン２の表面上に形成されることになる。尚、第
２のレジスト層５の開孔部６内へはんだペーストを充填
する方法としては、スクリーン印刷以外の方法であって
もよく、例えば、第１のレジスト層４及び第２のレジス
ト層５が形成されたプリント配線板を溶融状態のはんだ
中に浸漬させて、第２のレジスト層の開孔部にはんだを
充填し、その後にレベリング技術により溶融状態のはん
だを平坦化するようにしてもよい。
【００１４】図２は、図１の（ｅ）に示した状態のプリ
ント配線板を赤外・熱風併用型加熱装置によって加熱
し、はんだ層10を溶融（錫・鉛はんだの融点は１８３℃
である）させ、各部を一体化するとともにはんだペース
トを平坦化した後、冷却固化させて、樹脂層11及びはん
だ層12を形成したプリント配線板を示す。
ント配線板を赤外・熱風併用型加熱装置によって加熱
し、はんだ層10を溶融（錫・鉛はんだの融点は１８３℃
である）させ、各部を一体化するとともにはんだペース
トを平坦化した後、冷却固化させて、樹脂層11及びはん
だ層12を形成したプリント配線板を示す。
【００１５】また、図３及び図４はそれぞれ、図１の
（ｅ）に示した状態のプリント配線板から、引き剥がし
法或いは溶剤による溶解法により、第１のレジスト層４
及び第２のレジスト層５を互いに積層した状態で除去し
て得られたプリント配線板を示す。このうち、図３は、
はんだ層13の表面が若干球面状となったプリント配線板
を示し、また、図４は、レベリング技術によりはんだ層
14の表面が平坦化されるとともに、フォトポリマーフィ
ルムを基板上に残した状態ではんだを溶融させることに
よりはんだ層14の側面が導体パターン２の表面に対し垂
直に成形されたプリント配線板を示す。
（ｅ）に示した状態のプリント配線板から、引き剥がし
法或いは溶剤による溶解法により、第１のレジスト層４
及び第２のレジスト層５を互いに積層した状態で除去し
て得られたプリント配線板を示す。このうち、図３は、
はんだ層13の表面が若干球面状となったプリント配線板
を示し、また、図４は、レベリング技術によりはんだ層
14の表面が平坦化されるとともに、フォトポリマーフィ
ルムを基板上に残した状態ではんだを溶融させることに
よりはんだ層14の側面が導体パターン２の表面に対し垂
直に成形されたプリント配線板を示す。
【００１６】以上のようにして得られた各プリント配線
板は、それに電子回路部品を実装するに当たり、別途は
んだを用意しておいて導体パターン面の所定部位にその
はんだを付加する必要がなくなるので、実装作業が簡略
化されるとともに、実装作業における信頼性が増すこと
になる。図５は、図２（又は図１の（ｅ））に示したよ
うに基板１上に樹脂層11を残したプリント配線板の導体
パターン２に、半導体裸チップ15のバンプ（突起電極）
16を接続した状態を示す。このような実装方法を採るた
めには、上記した第２のレジスト層５の厚みを裸チップ
15のバンプ16の高さ寸法に設定しておく必要がある。ま
た、図６は、基板１上に樹脂層11を残したプリント配線
板にＣＰＵ、メモリ等のパッケージ17を実装した状態を
示し、パッケージ17のリードフレームのリード先端のフ
ラット端子18は、樹脂層11に埋設され導体パターン２に
はんだ接合されている。尚、図１の（ｅ）、図２、図３
及び図４に示したプリント配線板に電子回路部品を実装
するには、例えば温度２１５±５℃のリフローソルダリ
ング炉においてプリント配線板のはんだ層を溶融させ、
その状態において半導体裸チップ15のバンプ16やパッケ
ージ17のフラット端子18を導体パターン面に接合した
後、放冷し、はんだを固化させて、バンプ16やフラット
端子18と導体パターン２とを接続するようにする。
板は、それに電子回路部品を実装するに当たり、別途は
んだを用意しておいて導体パターン面の所定部位にその
はんだを付加する必要がなくなるので、実装作業が簡略
化されるとともに、実装作業における信頼性が増すこと
になる。図５は、図２（又は図１の（ｅ））に示したよ
うに基板１上に樹脂層11を残したプリント配線板の導体
パターン２に、半導体裸チップ15のバンプ（突起電極）
16を接続した状態を示す。このような実装方法を採るた
めには、上記した第２のレジスト層５の厚みを裸チップ
15のバンプ16の高さ寸法に設定しておく必要がある。ま
た、図６は、基板１上に樹脂層11を残したプリント配線
板にＣＰＵ、メモリ等のパッケージ17を実装した状態を
示し、パッケージ17のリードフレームのリード先端のフ
ラット端子18は、樹脂層11に埋設され導体パターン２に
はんだ接合されている。尚、図１の（ｅ）、図２、図３
及び図４に示したプリント配線板に電子回路部品を実装
するには、例えば温度２１５±５℃のリフローソルダリ
ング炉においてプリント配線板のはんだ層を溶融させ、
その状態において半導体裸チップ15のバンプ16やパッケ
ージ17のフラット端子18を導体パターン面に接合した
後、放冷し、はんだを固化させて、バンプ16やフラット
端子18と導体パターン２とを接続するようにする。
【００１７】次に、この発明に係る方法並びに従来方法
（プリント配線板全体を溶融状態のはんだと接触させた
後レベリング処理する方法）によりそれぞれプリント配
線板にはんだ層を形成した場合の比較結果について説明
する。
（プリント配線板全体を溶融状態のはんだと接触させた
後レベリング処理する方法）によりそれぞれプリント配
線板にはんだ層を形成した場合の比較結果について説明
する。
【００１８】この発明に係る方法によった場合には、最
高２００μｍの厚みにはんだ層を形成できたのに対し、
従来方法によった場合は、最高でも１５μｍの厚みにし
かはんだ層を形成することができなかった。また、この
発明に係る方法によった場合は、最小幅２５μｍのはん
だ層を形成できたのに対し、従来方法によった場合は、
最小幅２５０μｍのはんだ層しか形成できなかった。そ
して、ＱＦＰパッケージのリードフレームのリード幅
が、リードピッチ０．５mmのときに０．２〜０．２５mm
であれば、従来方法によっても、それに対応する幅のは
んだ層の形成は可能であるが、必要とする厚み、すなわ
ち２０〜４０μｍの厚みのはんだ層を得ることは、従来
方法では無理である。また、ＱＦＰパッケージのリード
フレームのリードピッチが０．３mmでリード幅が０．１
〜０．１５mmであると、それに対応する幅のはんだ層の
形成は、従来方法では不可能である。さらに、端子ピッ
チが１００〜２５０μｍで、端子直径が５０〜１００μ
ｍ、端子高さが１５０〜２００μｍであるフリップチッ
プについては、その実装に必要な厚み及び幅をもつはん
だ層を形成することは、従来方法では不可能であるが、
この発明に係る方法によれば容易にそのはんだ層を形成
することができる。
高２００μｍの厚みにはんだ層を形成できたのに対し、
従来方法によった場合は、最高でも１５μｍの厚みにし
かはんだ層を形成することができなかった。また、この
発明に係る方法によった場合は、最小幅２５μｍのはん
だ層を形成できたのに対し、従来方法によった場合は、
最小幅２５０μｍのはんだ層しか形成できなかった。そ
して、ＱＦＰパッケージのリードフレームのリード幅
が、リードピッチ０．５mmのときに０．２〜０．２５mm
であれば、従来方法によっても、それに対応する幅のは
んだ層の形成は可能であるが、必要とする厚み、すなわ
ち２０〜４０μｍの厚みのはんだ層を得ることは、従来
方法では無理である。また、ＱＦＰパッケージのリード
フレームのリードピッチが０．３mmでリード幅が０．１
〜０．１５mmであると、それに対応する幅のはんだ層の
形成は、従来方法では不可能である。さらに、端子ピッ
チが１００〜２５０μｍで、端子直径が５０〜１００μ
ｍ、端子高さが１５０〜２００μｍであるフリップチッ
プについては、その実装に必要な厚み及び幅をもつはん
だ層を形成することは、従来方法では不可能であるが、
この発明に係る方法によれば容易にそのはんだ層を形成
することができる。
【００１９】
【発明の効果】この発明は以上説明したように構成され
かつ作用するので、この発明に係る方法によれば、プリ
ント配線板上の導体パターン面の所望部位に、滲みや崩
れを生じることなく、幅が狭くて厚みが大きいはんだ層
を、狭いピッチでも高精度で再現性良く、極めて容易に
形成することができ、この発明は、基板メーカーにとっ
て、アッセンブリメーカーにおける実装作業も簡略化と
高信頼度化との要望に十分に応えることができるもので
ある。
かつ作用するので、この発明に係る方法によれば、プリ
ント配線板上の導体パターン面の所望部位に、滲みや崩
れを生じることなく、幅が狭くて厚みが大きいはんだ層
を、狭いピッチでも高精度で再現性良く、極めて容易に
形成することができ、この発明は、基板メーカーにとっ
て、アッセンブリメーカーにおける実装作業も簡略化と
高信頼度化との要望に十分に応えることができるもので
ある。
【図１】この発明に係る、プリント配線板上へのはんだ
層形成方法の１例を説明するための図であって、各工程
ごとに順番に示す拡大縦断面図である。
層形成方法の１例を説明するための図であって、各工程
ごとに順番に示す拡大縦断面図である。
【図２】この発明に係る方法によってはんだ層が形成さ
れたプリント配線板の１例を示す拡大縦断面図である。
れたプリント配線板の１例を示す拡大縦断面図である。
【図３】この発明に係る方法によってはんだ層が形成さ
れたプリント配線板の別の構成例を示す拡大縦断面図で
ある。
れたプリント配線板の別の構成例を示す拡大縦断面図で
ある。
【図４】この発明に係る方法によってはんだ層が形成さ
れたプリント配線板のさらに別の構成例を示す拡大縦断
面図である。
れたプリント配線板のさらに別の構成例を示す拡大縦断
面図である。
【図５】図２に示したプリント配線板に半導体裸チップ
を実装した状態を示す拡大縦断面図である。
を実装した状態を示す拡大縦断面図である。
【図６】図２に示したプリント配線板にパッケージを実
装した状態を示す拡大縦断面図である。
装した状態を示す拡大縦断面図である。
１ 基板 ２ 導体パターン ３ 第１のフォトポリマーフィルム ４ 第１のレジスト層 ５ 第２のレジスト層 ６ 開孔部 ７ 印刷用スクリーン ８ スキージ ９ はんだペースト 10、12、13、14 はんだ層 11 樹脂層 15 半導体裸チップ 17 パッケージ
Claims (4)
- 【請求項１】 プリント配線板の表面の、導体パターン
が被着形成されている部分以外の部分に、導体パターン
の厚みと同等の厚みの第１のレジスト層を形成する工程
と、前記導体パターン及び第１のレジスト層の表面に、
導体パターンの表面の所望部位を露出させる開孔部を有
する第２のレジスト層を形成する工程と、前記第２のレ
ジスト層の前記開孔部にはんだを充填する工程とからな
る、プリント配線板上へのはんだ層形成方法。 - 【請求項２】 スクリーン印刷によりはんだペーストを
第２のレジスト層の開孔部に充填した後、第１のレジス
ト層及び第２のレジスト層をプリント配線板上に残した
状態で、水平リフローソルダリング技術によりはんだを
一旦溶融させた後再び固化させて平坦化する請求項１記
載の、プリント配線板上へのはんだ層形成方法。 - 【請求項３】 第２のレジスト層の開孔部にはんだを充
填した後、第１のレジスト層及び第２のレジスト層を互
いに積層した状態で、溶剤による溶解又は剥膜によって
プリント配線板上から除去する請求項１記載の、プリン
ト配線板上へのはんだ層形成方法。 - 【請求項４】 第１のレジスト層及び第２のレジスト層
が形成されたプリント配線板を溶融状態のはんだ中に浸
漬させて、第２のレジスト層の開孔部にはんだを充填し
た後、レベリング技術により溶融状態のはんだを平坦化
する請求項１記載の、プリント配線板上へのはんだ層形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4112118A JPH05283855A (ja) | 1992-04-03 | 1992-04-03 | プリント配線板上へのはんだ層形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4112118A JPH05283855A (ja) | 1992-04-03 | 1992-04-03 | プリント配線板上へのはんだ層形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05283855A true JPH05283855A (ja) | 1993-10-29 |
Family
ID=14578635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4112118A Pending JPH05283855A (ja) | 1992-04-03 | 1992-04-03 | プリント配線板上へのはんだ層形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05283855A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009260148A (ja) * | 2008-04-18 | 2009-11-05 | Tamura Seisakusho Co Ltd | はんだプリコート方法 |
| CN115988768A (zh) * | 2023-01-17 | 2023-04-18 | 深圳市百柔新材料技术有限公司 | 铜材焊接方法 |
-
1992
- 1992-04-03 JP JP4112118A patent/JPH05283855A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009260148A (ja) * | 2008-04-18 | 2009-11-05 | Tamura Seisakusho Co Ltd | はんだプリコート方法 |
| CN115988768A (zh) * | 2023-01-17 | 2023-04-18 | 深圳市百柔新材料技术有限公司 | 铜材焊接方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5477419A (en) | Method and apparatus for electrically connecting an electronic part to a circuit board | |
| US6468893B2 (en) | Method of forming solder bumps | |
| JP2000208911A (ja) | 電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法 | |
| US6169022B1 (en) | Method of forming projection electrodes | |
| US6148512A (en) | Method for attaching an electronic device | |
| US20020175410A1 (en) | BGA substrate via structure | |
| JP2001217513A (ja) | 回路基板 | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JP2004327743A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
| JP2001230537A (ja) | ハンダバンプの形成方法 | |
| KR100221654B1 (ko) | 스크린 프린팅을 이용한 금속 범프의 제조 방법 | |
| JPH11191673A (ja) | はんだプリコート方法 | |
| JPH09326412A (ja) | ハンダボールの取り付け方法 | |
| JP2007059588A (ja) | 配線基板の製造方法および配線基板 | |
| KR100726242B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
| JPH05198928A (ja) | プリント配線板の製造方法 | |
| KR100746365B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
| JP3132713B2 (ja) | 半導体装置 | |
| JPH0766318A (ja) | 半導体装置 | |
| JPH06244522A (ja) | パッケージモジュール基板 | |
| JPH0955448A (ja) | 半導体装置の製造方法 | |
| JP2000077841A (ja) | 半田付け方法 | |
| JPH08222845A (ja) | 半導体装置の実装方法 | |
| JPH08335781A (ja) | 多層プリント配線板 | |
| JP3241525B2 (ja) | プリント配線板の表面実装方法 |