JPH05284015A - 位相同期ループ回路 - Google Patents
位相同期ループ回路Info
- Publication number
- JPH05284015A JPH05284015A JP4074981A JP7498192A JPH05284015A JP H05284015 A JPH05284015 A JP H05284015A JP 4074981 A JP4074981 A JP 4074981A JP 7498192 A JP7498192 A JP 7498192A JP H05284015 A JPH05284015 A JP H05284015A
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- voltage
- pass filter
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 230000001052 transient effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000007599 discharging Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】位相同期ループ回路の入力信号に瞬断や位相の
変化が発生した場合に、出力信号の周波数の変動を定常
状態に比べて少なくする。 【構成】入力信号ａに位相同期した出力信号ｂを出力す
る電圧制御発振器１と、出力信号ｂを分周する分周器２
と、分周器２の出力と入力信号ａの位相差を検出する位
相比較器３と、位相比較器３の出力を平滑する低域通過
フィルタ４とを有する位相同期ループ回路において、低
域通過フィルタ４の出力電圧を制限するためのダイオー
ド５及び６と、抵抗器７及び１０とコンデンサ８とバッ
ファ９とを備え、低域通過フィルタ４の出力電圧振幅値
を制限し、周波数の変動を少なくしている。
変化が発生した場合に、出力信号の周波数の変動を定常
状態に比べて少なくする。 【構成】入力信号ａに位相同期した出力信号ｂを出力す
る電圧制御発振器１と、出力信号ｂを分周する分周器２
と、分周器２の出力と入力信号ａの位相差を検出する位
相比較器３と、位相比較器３の出力を平滑する低域通過
フィルタ４とを有する位相同期ループ回路において、低
域通過フィルタ４の出力電圧を制限するためのダイオー
ド５及び６と、抵抗器７及び１０とコンデンサ８とバッ
ファ９とを備え、低域通過フィルタ４の出力電圧振幅値
を制限し、周波数の変動を少なくしている。
Description
【０００１】
【産業上の利用分野】本発明は位相同期ループ（ＰＬ
Ｌ：Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ）回路に関す
る。
Ｌ：Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ）回路に関す
る。
【０００２】
【従来の技術】従来の位相同期ループ回路は、図３に示
すように、入力信号ａに位相同期した信号を出力する電
圧制御発振器１と、電圧制御発振器１の出力信号ｂを分
周する分周器２と、分周器２の出力信号と入力信号ａと
の位相差を検出する位相比較器３と、位相比較器３の出
力電圧を平滑し、電圧制御発振器１の出力周波数を制御
する低域通過フィルタ４とを備えて構成している。
すように、入力信号ａに位相同期した信号を出力する電
圧制御発振器１と、電圧制御発振器１の出力信号ｂを分
周する分周器２と、分周器２の出力信号と入力信号ａと
の位相差を検出する位相比較器３と、位相比較器３の出
力電圧を平滑し、電圧制御発振器１の出力周波数を制御
する低域通過フィルタ４とを備えて構成している。
【０００３】位相比較器３は、入力信号ａと、分周器２
を介して位相比較器３に入力される電圧制御発振器１の
出力信号ｂとの位相差を常に比較する。２つの信号の位
相差によって生じる位相比較器３の出力電圧は、低域通
過フィルタ４で平滑され、電圧制御発振器１の出力周波
数の制御電圧とすることで、入力信号ａの平均周波数に
位相同期した信号を電圧制御発振器１から得ていた。
を介して位相比較器３に入力される電圧制御発振器１の
出力信号ｂとの位相差を常に比較する。２つの信号の位
相差によって生じる位相比較器３の出力電圧は、低域通
過フィルタ４で平滑され、電圧制御発振器１の出力周波
数の制御電圧とすることで、入力信号ａの平均周波数に
位相同期した信号を電圧制御発振器１から得ていた。
【０００４】
【発明が解決しようとする課題】上述した従来の位相同
期ループ回路では、入力信号の瞬断が発生した場合や、
入力信号の位相が急激に変化した場合に、位相同期ルー
プの過渡応答特性により、入力信号が入力されていた場
合又は、入力信号の位相が急激に変化する前の出力信号
に比較して、大きく異った周波数の出力信号を出力する
という問題がある。
期ループ回路では、入力信号の瞬断が発生した場合や、
入力信号の位相が急激に変化した場合に、位相同期ルー
プの過渡応答特性により、入力信号が入力されていた場
合又は、入力信号の位相が急激に変化する前の出力信号
に比較して、大きく異った周波数の出力信号を出力する
という問題がある。
【０００５】本発明の目的は、位相同期ループ回路の過
渡応答特性によらず、入力信号の瞬断又は位相の変動に
よる出力周波数の変動を規定範囲内に制限する位相同期
ループ回路を提供することにある。
渡応答特性によらず、入力信号の瞬断又は位相の変動に
よる出力周波数の変動を規定範囲内に制限する位相同期
ループ回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明の位相同期ループ
回路は、入力信号に位相同期した信号を出力する電圧制
御発振器と、前記電圧制御発振器の出力信号を分周する
分周器と、前記分周器の出力信号と前記入力信号との位
相差を検出し、前記位相差に比例した電圧を出力する位
相比較器と、前記位相比較器の出力を平滑し、前記電圧
制御発振器の出力周波数を制御する低域通過フィルタと
を有する位相同期ループ回路において、前記低域通過フ
ィルタの出力電圧振幅値を制限するダイオードと、前記
低域通過フィルタの出力電圧値を保持するための第１の
抵抗器及びコンデンサと、前記第１の抵抗器及びコンデ
ンサにより保持された電圧値を前記ダイオードに伝える
ためのバッファと、前記ダイオードに流れる電流を制限
するための第２の抵抗器とを備えている。
回路は、入力信号に位相同期した信号を出力する電圧制
御発振器と、前記電圧制御発振器の出力信号を分周する
分周器と、前記分周器の出力信号と前記入力信号との位
相差を検出し、前記位相差に比例した電圧を出力する位
相比較器と、前記位相比較器の出力を平滑し、前記電圧
制御発振器の出力周波数を制御する低域通過フィルタと
を有する位相同期ループ回路において、前記低域通過フ
ィルタの出力電圧振幅値を制限するダイオードと、前記
低域通過フィルタの出力電圧値を保持するための第１の
抵抗器及びコンデンサと、前記第１の抵抗器及びコンデ
ンサにより保持された電圧値を前記ダイオードに伝える
ためのバッファと、前記ダイオードに流れる電流を制限
するための第２の抵抗器とを備えている。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１は本発明の一実施例を示すブロック図
である。
である。
【０００９】図１において、本実施例の位相同期ループ
回路は、入力信号ａに位相同期した出力信号ｂを出力す
る電圧制御発振器１と、電圧制御発振器１の出力信号ｂ
を分周する分周器２と、分周器２の出力信号と入力信号
ａとの位相差を検出し位相差に比例した電圧を出力する
位相比較器３と、位相比較器３の出力を平滑し、電圧制
御発振器１の出力周波数を制御する低域通過フィルタ４
と、低域通過フィルタ４の出力電圧振幅値を制限するダ
イオード５及び６と、低域通過フィルタ４の出力電圧値
を保持するための抵抗器７及びコンデンサ８と、コンデ
ンサ８に保持された電圧値をダイオード５及び伝えるた
めのバッファ９と、ダイオード５及び６に流れる電流を
制限する抵抗器１０とを有して構成している。
回路は、入力信号ａに位相同期した出力信号ｂを出力す
る電圧制御発振器１と、電圧制御発振器１の出力信号ｂ
を分周する分周器２と、分周器２の出力信号と入力信号
ａとの位相差を検出し位相差に比例した電圧を出力する
位相比較器３と、位相比較器３の出力を平滑し、電圧制
御発振器１の出力周波数を制御する低域通過フィルタ４
と、低域通過フィルタ４の出力電圧振幅値を制限するダ
イオード５及び６と、低域通過フィルタ４の出力電圧値
を保持するための抵抗器７及びコンデンサ８と、コンデ
ンサ８に保持された電圧値をダイオード５及び伝えるた
めのバッファ９と、ダイオード５及び６に流れる電流を
制限する抵抗器１０とを有して構成している。
【００１０】図２は本実施例における電圧制御発振器お
制御電圧と出力周波数の特性の一例を示す図である。
制御電圧と出力周波数の特性の一例を示す図である。
【００１１】次に、本実施例の動作について図１，図２
を用いて説明する。
を用いて説明する。
【００１２】入力信号ａは位相比較器３に入力され、電
圧制御発振器１の出力信号ｂも分周器２で分周された後
に位相比較器３に入力される。位相比較器３に入力され
た２つの信号は位相が比較され、その位相差に比較して
電圧が、位相比較器３から出力される。この位相比較器
３から出力された電圧は低域通過フィルタ４で平滑して
電圧制御発振器１の入力され、電圧制御発振器１の出力
周波数制御電圧として働き、入力信号ａの平均周波数と
出力信号ｂの位相を一致させる動作を行う。
圧制御発振器１の出力信号ｂも分周器２で分周された後
に位相比較器３に入力される。位相比較器３に入力され
た２つの信号は位相が比較され、その位相差に比較して
電圧が、位相比較器３から出力される。この位相比較器
３から出力された電圧は低域通過フィルタ４で平滑して
電圧制御発振器１の入力され、電圧制御発振器１の出力
周波数制御電圧として働き、入力信号ａの平均周波数と
出力信号ｂの位相を一致させる動作を行う。
【００１３】入力信号ａが瞬断したとき、又は位相が大
きく変動したときには、位相同期ループの過渡応答特性
により入力信号ａが瞬断する以前又は位相が大きく変動
す以前に比べて、電圧制御発振器１の出力周波数が大き
く変動する。
きく変動したときには、位相同期ループの過渡応答特性
により入力信号ａが瞬断する以前又は位相が大きく変動
す以前に比べて、電圧制御発振器１の出力周波数が大き
く変動する。
【００１４】一般に電圧制御発振器１は、制御電圧と出
力周波数の特性の直線性を良くするため、及び部品のば
らつきにる影響を少なくするために、制御幅を広くして
いる。また広い周波数引込み範囲及び周波数保持範囲の
位相同期ループ回路を得るためにも、周波数制御幅の広
い電圧制御発振器１が使用される。このため、位相同期
ループ回路の過渡応答特性によっては、広い範囲の周波
数を出力する。
力周波数の特性の直線性を良くするため、及び部品のば
らつきにる影響を少なくするために、制御幅を広くして
いる。また広い周波数引込み範囲及び周波数保持範囲の
位相同期ループ回路を得るためにも、周波数制御幅の広
い電圧制御発振器１が使用される。このため、位相同期
ループ回路の過渡応答特性によっては、広い範囲の周波
数を出力する。
【００１５】しかし、図２に示すように電圧制御発振器
１の制御電圧幅を制限することにより出力周波数を制限
することができる。そこで、低域通過フィルタ４の出力
電圧振幅値をダイオード５及び６、抵抗器７、コンデン
サ８、バッファ９、抵抗器１０にて制限することによ
り、位相同期ループ回路の過渡応答特性によらずに出力
周波数を同期状態での周波数を中心に制限することがで
きる。
１の制御電圧幅を制限することにより出力周波数を制限
することができる。そこで、低域通過フィルタ４の出力
電圧振幅値をダイオード５及び６、抵抗器７、コンデン
サ８、バッファ９、抵抗器１０にて制限することによ
り、位相同期ループ回路の過渡応答特性によらずに出力
周波数を同期状態での周波数を中心に制限することがで
きる。
【００１６】低域通過フィルタ４の出力電圧は、抵抗器
１０を介して電圧制御発振器１を制御するとともに、抵
抗器７を介してコンデンサ８に充電をする。本実施例の
位相同期ループ回路が入力信号ａと位相同期した出力信
号ｂを出力している状態では、低域通過フィルタ４の出
力はほぼ一定であるため、コンデンサ８に充電されてい
る電位も低域通過フィルタ４の出力電圧と一値する。こ
の状態で入力信号ａが瞬断又は位相の急激な変化が発生
すると、従来の位相同期ループ回路の過渡応答特性によ
っては、低域通過フィルタ４の出力電圧が大きく変動す
るが、本実施例ではコンデンサ８に充電又は放電する時
間より速い変化のときはコンデンサ８の電位を中心にダ
イオード５又は６により、低域通過フィルタ４の出力電
圧が制限される。
１０を介して電圧制御発振器１を制御するとともに、抵
抗器７を介してコンデンサ８に充電をする。本実施例の
位相同期ループ回路が入力信号ａと位相同期した出力信
号ｂを出力している状態では、低域通過フィルタ４の出
力はほぼ一定であるため、コンデンサ８に充電されてい
る電位も低域通過フィルタ４の出力電圧と一値する。こ
の状態で入力信号ａが瞬断又は位相の急激な変化が発生
すると、従来の位相同期ループ回路の過渡応答特性によ
っては、低域通過フィルタ４の出力電圧が大きく変動す
るが、本実施例ではコンデンサ８に充電又は放電する時
間より速い変化のときはコンデンサ８の電位を中心にダ
イオード５又は６により、低域通過フィルタ４の出力電
圧が制限される。
【００１７】一般にバッファ９の入力インピーダンスは
非常に大きいので、コンデンサ８に充・放電する時間は
コンデンサ８，抵抗７の自定数により任意に設定でき
る。また低域通過フィルタ４の出力電圧をコンデンサ８
に保持するため本実施例の位相同期ループ回路の同期状
態での周波数を中心に出力周波数を制限できる。
非常に大きいので、コンデンサ８に充・放電する時間は
コンデンサ８，抵抗７の自定数により任意に設定でき
る。また低域通過フィルタ４の出力電圧をコンデンサ８
に保持するため本実施例の位相同期ループ回路の同期状
態での周波数を中心に出力周波数を制限できる。
【００１８】低域通過フィルタ４の出力電圧がコンデン
サ８に充電した電位より低くなった場合には、ダイオー
ド５によって下限が制限され、逆に、低域通過フィルタ
４の出力電圧がコンデンサ８に充電された電位より高く
なった場合には、ダイオード６によって低域通過フィル
タ４の出力電圧の上限が制限される。また抵抗器１０に
よってダイオード５及び６に流れる電流を制限すること
により、低域通過フィルタ４の出力電圧を制限する振幅
を制限する作用を持つ。
サ８に充電した電位より低くなった場合には、ダイオー
ド５によって下限が制限され、逆に、低域通過フィルタ
４の出力電圧がコンデンサ８に充電された電位より高く
なった場合には、ダイオード６によって低域通過フィル
タ４の出力電圧の上限が制限される。また抵抗器１０に
よってダイオード５及び６に流れる電流を制限すること
により、低域通過フィルタ４の出力電圧を制限する振幅
を制限する作用を持つ。
【００１９】
【発明の効果】以上説明したように本発明は、低域通過
フィルタの出力電圧振幅値を制限するダイオードと、低
域通過フィルタの出力電圧値を保持するための第１の抵
抗器及びコンデンサと、第１の抵抗器及びコンデンサに
より保持された電圧値をダイオードに伝えるためのバッ
ファと、ダイオードに流れる電流を制限するための第２
の抵抗器とを備えることにより、低域通過フィルタの出
力電圧振幅値を制限するので、位相同期ループ回路に入
力される入力信号の瞬断や位相の急激な変化が発生して
も、位相同期ループの同期状態の出力周波数を中心に規
定範囲内の周波数での出力信号を得ることができ、又規
定範囲を任意に設定することができる効果がある。
フィルタの出力電圧振幅値を制限するダイオードと、低
域通過フィルタの出力電圧値を保持するための第１の抵
抗器及びコンデンサと、第１の抵抗器及びコンデンサに
より保持された電圧値をダイオードに伝えるためのバッ
ファと、ダイオードに流れる電流を制限するための第２
の抵抗器とを備えることにより、低域通過フィルタの出
力電圧振幅値を制限するので、位相同期ループ回路に入
力される入力信号の瞬断や位相の急激な変化が発生して
も、位相同期ループの同期状態の出力周波数を中心に規
定範囲内の周波数での出力信号を得ることができ、又規
定範囲を任意に設定することができる効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例における電圧制御発振器の制御電圧と
出力周波数の特性の一例を示す図である。
出力周波数の特性の一例を示す図である。
【図３】従来の位相同期ループ回路の一例を示すブロッ
ク図である。
ク図である。
１ 電圧制御発振器 ２ 分周器 ３ 位相比較器 ４ 低域通過フィルタ ５，６ ダイオード ７，１０ 抵抗器 ８ コンデンサ ９ バッファ ａ 入力信号 ｂ 出力信号
Claims (1)
- 【請求項１】 入力信号に位相同期した信号を出力する
電圧制御発振器と、前記電圧制御発振器の出力信号を分
周する分周器と、前記分周器の出力信号と前記入力信号
との位相差を検出し、前記位相差に比例した電圧を出力
する位相比較器と、前記位相比較器の出力を平滑し、前
記電圧制御発振器の出力周波数を制御する低域通過フィ
ルタとを有する位相同期ループ回路において、前記低域
通過フィルタの出力電圧振幅値を制限するダイオード
と、前記低域通過フィルタの出力電圧値を保持するため
の第１の抵抗器及びコンデンサと、前記第１の抵抗器及
びコンデンサにより保持された電圧値を前記ダイオード
に伝えるためのバッファと、前記ダイオードに流れる電
流を制限するための第２の抵抗器とを備えることを特徴
とする位相同期ループ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4074981A JPH05284015A (ja) | 1992-03-31 | 1992-03-31 | 位相同期ループ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4074981A JPH05284015A (ja) | 1992-03-31 | 1992-03-31 | 位相同期ループ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05284015A true JPH05284015A (ja) | 1993-10-29 |
Family
ID=13562978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4074981A Pending JPH05284015A (ja) | 1992-03-31 | 1992-03-31 | 位相同期ループ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05284015A (ja) |
-
1992
- 1992-03-31 JP JP4074981A patent/JPH05284015A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6704381B1 (en) | Frequency acquisition rate control in phase lock loop circuits | |
| US4516083A (en) | Fast lock PLL having out of lock detector control of loop filter and divider | |
| US5036295A (en) | Frequency synthesizer allowing rapid frequency switching | |
| US4205272A (en) | Phase-locked loop circuit for use in synthesizer tuner and synthesizer tuner incorporating same | |
| KR101012510B1 (ko) | 자동적인 주파수 동조를 구비한 위상 고정 루프 | |
| US6549599B2 (en) | Stable phase locked loop having separated pole | |
| EP0682413B1 (en) | PLL frequency synthesizer | |
| US7180377B1 (en) | Method and apparatus for a hybrid phase lock loop frequency synthesizer | |
| US5315623A (en) | Dual mode phase-locked loop | |
| US7023249B1 (en) | Phase locked loop with low phase noise and fast tune time | |
| JP3356244B2 (ja) | テレビジョン信号受信装置 | |
| US7432749B1 (en) | Circuit and method for improving frequency range in a phase locked loop | |
| JPH05284015A (ja) | 位相同期ループ回路 | |
| US5621349A (en) | Device for controlling an output level of an FM detecting circuit using phase locked loop | |
| EP0361746B1 (en) | Automatic phase controlling circuit | |
| US6466270B1 (en) | Phase locked loop circuit and method of controlling jitter of OSD characters | |
| US20070241825A1 (en) | Phase Locked Loop Circuit | |
| JP2870466B2 (ja) | 位相同期回路 | |
| JP3097080B2 (ja) | 位相同期ループ回路 | |
| KR0148180B1 (ko) | 클램프회로를 이용한 위상검출기 | |
| JP2810580B2 (ja) | Ｐｌｌ検波回路 | |
| KR0163900B1 (ko) | 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로 | |
| JPH02180429A (ja) | Ｐｌｌ回路 | |
| JPH02154524A (ja) | シンセサイザ | |
| JP2588968B2 (ja) | ミュートパルス発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990309 |