JPH05284540A - エンコーダおよびデコーダ - Google Patents

エンコーダおよびデコーダ

Info

Publication number
JPH05284540A
JPH05284540A JP5006189A JP618993A JPH05284540A JP H05284540 A JPH05284540 A JP H05284540A JP 5006189 A JP5006189 A JP 5006189A JP 618993 A JP618993 A JP 618993A JP H05284540 A JPH05284540 A JP H05284540A
Authority
JP
Japan
Prior art keywords
encoder
line
packet
decoder
burst
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5006189A
Other languages
English (en)
Inventor
Jean Mary
ジャン・マリー
Jean-Michel Masson
ミシェル・マソン ジャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nortel Networks France SAS
Original Assignee
Matra Communication SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matra Communication SA filed Critical Matra Communication SA
Publication of JPH05284540A publication Critical patent/JPH05284540A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/083—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical and the horizontal blanking interval, e.g. MAC data signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Color Television Systems (AREA)

Abstract

(57)【要約】 【目的】 多重化の増加に対して容易に修正を行うこと
ができる改善されたエンコーダおよびデコーダを提供す
る。 【構成】 各々がテレビフレーム・ラインの予め決めら
れた断片を占める一連のバースト内に分配されるパケッ
トのシーケンスを各々有する複数のコンポーネントをエ
ンコード可能なＸ−ＭＡＣエンコーダであって、ソース
からのディジタルデータを記憶するバッファメモリを備
えたパケット・エンコーダと、１つのテレビ・ラインの
継続時間より長くない調整可能な継続時間のバースト内
にパケットを分配するエンコーダとを各々有する複数の
ブロックを具備する。ベース・エンコーダ・アセンブリ
は、テレビフレームの決められたウィンドウを各ブロッ
クに割り当てるプログラム可能なデバイスを有し、割り
当てたウィンドウ内の幅に対応する長さのバーストをラ
イン内の各ウィンドウの開始時に各々のブロック・バー
スト・エンコーダに基づき呼び出す。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、「Ｘ−パケット」多
重（ただしこの用語は、Ｄ２ ＭＡＣ（Multiple(xed) A
nalog Components）、ＤＭＡＣ、フルタイムＤ２、フル
タイムＤおよびＨＤ（High Definition）−ＭＡＣとい
った名称で知られる構造を包含している。）と呼ばれる
多重化を行うマルチコンポーネントのエンコーダおよび
デコーダに関する。
【０００２】
【従来の技術】「Ｘ−パケット」多重化において、それ
ぞれのコンポーネントは、パケットのシーケンスを有し
ており、これらパケットは、テレビジョン・フレーム・
ラインの予め決められた断片をそれぞれ占める一連のバ
ーストに分配され、この断片は、マルチコンポーネント
・デコーダに対応して、どこにおいても０／１から１／
１の範囲内にある。ここで、「ディジタル・コンポーネ
ント」という用語は、フレーム内のウィンドウによって
データが識別されるソースからの全てのデータを示すも
のであり、バーストのシーケンスはディジタル・コンポ
ーネントの一例である。
【０００３】
【発明が解決しようとする課題】ところで、このような
多重化、特にフルタイム多重化は、放送業者およびその
プログラム供給業者のニーズに対応可能であるが、こう
したニーズは変化することも有り得る。放送されるソー
スの数が増加することにより、多重度が増加することも
考えられる。したがって、資源を最適に利用するために
は、異なるソースに割り当てる時間の断片を容易に変え
ることができる必要がある。
【０００４】この発明は、このような背景の下になされ
たもので、多重化の増加に対して容易に修正を行うこと
ができる改善されたエンコーダおよびデコーダを提供す
ることを目的としている。また、この発明の他の目的
は、容易に再プログラム可能なエンコーダ（あるいはデ
コーダ）を提供するところにある。
【０００５】特に、この発明の重要な応用としては、ア
クティブ・ラインに割り当てられる全ての時間に可能な
限り延長しつつ、各コンポーネントの断片によって形成
されるフルタイムＤ２あるいはＤ型のディジタル多重を
可能にするエンコーダを提供することが挙げられる。さ
らに、補足的な応用としては、デコーダ、特に放送信号
を処理して加入者線内に分配するエンコーダ群を提供す
ることが挙げられる。
【０００６】
【課題を解決するための手段および作用】この発明は、
上述した課題を解決するために、ソースから供給される
ディジタルデータを記憶するバッファメモリを備えた少
なくとも１つのパケット・エンコーダと、１つのテレビ
ジョン・ラインの継続時間より長くない調整可能な継続
時間のバースト内のパケットを分配するバースト・エン
コーダとを各々有する複数のブロックと、ベース・エン
コーダ・アセンブリとを具備するＸ−パケット・モジュ
ラ・エンコーダを提供する。
【０００７】ベース・エンコーダ・アセンブリは、テレ
ビジョン・フレームの予め決められたウィンドウを各ブ
ロックに割り当てるプログラム可能なデバイスと、この
プログラム可能なデバイスによって割り当てられたウィ
ンドウ内の幅に対応する長さのバーストを、ライン内の
各ウィンドウの始まりにおいて、各々のブロックのバー
スト・エンコーダから呼び出す手段とを有している。
【０００８】ここで、「バースト」とは、１つのライン
内に挿入するために与えられるブロックから呼び出され
るデータの固まりを示す語である。また、「バーストの
シーケンス」とは、１つのブロックのバースト・エンコ
ーダによって、前記エンコーダに割り当てられる全ての
ウィンドウ内に供給される全てのバーストを示す語であ
る。さらに、「ディジタル・コンポーネント」とは、フ
レーム内のウィンドウによって識別されるソースからの
全てのデータを示す語である（バーストのシーケンスは
ディジタル・コンポーネントの一例である）。
【０００９】上記ディジタルデータは、例えば音、映
像、テスト信号、テレテキストなどいかなる種類の情報
でもよい。また、デコーダの構造は、上述したエンコー
ダの構造に相称的なものとして考えてよい。
【００１０】また、容易に再プログラム可能なエンコー
ダ（あるいはデコーダ）は、入力データに応じてバース
トを変更するプロセッサを有する。この場合、入力デー
タは、あらゆるラインにおけるウィンドウの変更すなわ
ち結果的にブロックの切り替えが起こる特有のサンプル
番号（あるいはビット番号）の識別子と、ブロックの分
布が修正される特有のライン番号の識別子とからなる。
ここで、再プログラミングには、それぞれの新しいフレ
ーム内でのウィンドウの変更を含んでもよい。
【００１１】こうした解決方法によれば、急速な再構成
が可能になると共に、テレビジョン・フレームの全ての
ラインのためのバーストの間における分布を記憶するこ
とによる解決方法と比較して少ない情報量しか必要とさ
れない。
【００１２】
【実施例】以下、図面を参照して、この発明の実施例に
ついて説明する。なお、この実施例は、Ｄ２ ＭＡＣ／
パケット規格に従うフレームによるフルタイムディジタ
ル伝送に関連して説明するものである。この場合、フレ
ームは６２５本のラインを有し、６２５本目のラインは
メッセージ伝送の目的で使用される。しかしながら、Ｄ
２ ＭＡＣテレビジョン・プログラムによる正規の放送
の間、それぞれのアクティブ・ラインは、アナログＭＡ
Ｃの部分に加えて９９ビットのディジタル・バーストを
含んでいるが、フルタイムディジタル放送あるいは伝送
においては、各ラインは１２９６個のディジタルサンプ
ル、すなわち２個の２進コードで６４８ビットを有する
のみである。多くの場合、同一のソースからのデータ
は、７５１ビットのパケットで伝送される。このパケッ
トはバースト内に分配され、その割り当てはテレビショ
ン・フレームの６２５本目のラインに含まれるデータに
よって指定される。
【００１３】さて、図１は、Ｄ２ ＭＡＣ／パケット・
テレビジョン・フレームの１つの配置例を示す図であ
る。図１において、フレームは３つのバーストのシーケ
ンスから構成され、それぞれＩ、ＩＩおよびＩＩＩより
示す３つのウィンドウを占めている。また、各ラインは
１〜３個のバーストを含んでいる。フレーム内のあらゆ
るラインにおいて１つのバーストから次のバーストへ変
化が起こるそれぞれのサンプル番号については、「特有
のサンプル番号」として以下に言及する。
【００１４】また、バーストのシーケンスの数に関わり
なく、フレームを形成するためのマルチコンポーネント
・コーダは、エンコーダのマスタ要素を構成するベース
・エンコーダ・アセンブリを具備している。この場合、
ベース・エンコーダ・アセンブリは、たった１つのバー
ストのシーケンスのみが放送あるいは伝送される際に用
いられる唯一の要素となる。このシーケンスは、図２に
示すように、単一のパケットエンコーダ１０1より供給
されるパケットから構成される。
【００１５】同図において、ベース・エンコーダ８は、
形成すべきフレームの構造を記憶するメモリを内蔵した
フロントエンド・ユニット１２から伝送指令を受信す
る。この指令は、プロセッサ１４によって使用される。
また、ベース・エンコーダ８は、フロントエンド・ユニ
ット１２と共に基本アセンブリを構成しており、バース
ト・エンコーダ１６1，１６2，……１６ｎ（この数は可
変である）へ信号を供給する。この信号は、それぞれの
バースト・エンコーダが属するブロックに割り当てられ
るウィンドウ（図１に示すＩ、ＩＩおよびＩＩＩ）に依
存して、各々ｘビットを含むバーストの要求として供給
される。この場合、それぞれのバースト・エンコーダ
は、対応しているブロックの出力装置を構成する。
【００１６】要求を受けた（図２に示す信号１）バース
ト・エンコーダは、ベース・エンコーダ８へ取り込まれ
るｘビット（信号２）の送信によって応答する。この場
合、ベース・エンコーダ８は、使用する規格に従って同
期および帰線消去信号をそれぞれのラインおよび（ある
いは）フレームに付加すると共に、フロントエンド・ユ
ニット１２によって６２５本目のラインに供給される指
示を付加するよう設計される。また、フルタイムＤ−パ
ケットによって、１２個のバーストのシーケンス、すな
わち１２個のディジタル・コンポーネントおよび１２個
のウィンドウまでが識別可能となる。
【００１７】図２に示す第１のブロックは、対応するバ
ースト・エンコーダ１６1をスレーブとする単一のパケ
ット・エンコーダ１０1を具備している。このパケット
・エンコーダ１０1は、バースト・エンコーダ１６1から
の伝送要求（信号３）に応じ、ビットのパケット（信号
４）を供給するよう設計される。また、パケット・エン
コーダ１０1は、ソースから伝送されるデータを受信す
る。さらに、パケット・エンコーダ１０1は、先入れ先
出し（ＦＩＦＯ）動作を行いかつデータのパケット化が
可能なキューとして構成された入力メモリと、バースト
を構成するパケットをバースト・エンコーダへ送信する
ことを可能にする出力メモリとを有している。この場
合、パケットは、要求されたビット数ｘだけ形成され
る。
【００１８】マルチコンポーネント・エンコーダは、バ
ースト・シーケンスの数、すなわちウィンドウの数（図
１の例では、３個である。）と同数のバースト・エンコ
ーダを有している。
【００１９】１つのブロックは、複数のパケット・エン
コーダを含み、それぞれのパケット・エンコーダがソー
スに割り当てられていてもよい。例えば図示のように、
第２のブロックは、パケット・エンコーダ１０21，…
…，１０2ｍを具備している。また、これらは、それぞ
れのパケット・エンコーダが先のエンコーダのスレー
ブ、後に続くエンコーダのマスタとなるようカスケード
接続され、それぞれのパケット要求が伝送すべきパケッ
トを有するエンコーダに到達するまで伝送されるように
してもよい。さらに、例えば仏国特許第９１ ０７４４
３号あるいは米国出願第０７／８９９６８４号（メリ
ー）に開示された手段を利用することによって、最も高
い優先順位にあるソースを有するエンコーダが要求に応
じてパケットを生成するよう複数のエンコーダを編成す
ることも可能である。
【００２０】多重化された全てのパケットを解読するた
めのデコーダは、エンコーダの構造と対称な構造を有す
るよう構成することができる。したがって、デコーダに
ついても図２を参照して説明を行う。ただし、この場
合、８、１６および１０は、それぞれ基本的なデコーダ
（周知のもの）、バースト・デコーダ（ディジタル・コ
ンポーネントあるいはウィンドウと同数だけ存在する）
およびパケット・エンコーダを示すものとする。
【００２１】ベース・デコーダは再びマスタ要素とな
り、処理すべきバーストをバースト・デコーダへ送信す
る（図２に示す信号１）。また、これらバースト・デコ
ーダは肯定応答信号（信号２）を送信することによって
応答する。ベース・デコーダ８は、受信したディジタル
多重入力の配列に従って異なるバーストを分配する（テ
レビジョン・フレームの６２５本目のラインの既述に従
って行う）。
【００２２】それぞれのバースト・デコーダは、ベース
・デコーダのスレーブとして動作すると共に、連結され
たパケット・デコーダのマスタとして動作する。すなわ
ち、バースト・デコーダは、処理を施されたバーストの
データを受信してパケットを形成すると共に、このよう
なパケット（信号３）をパケット・デコーダへ送信す
る。それぞれのパケット・デコーダは、受信したパケッ
トに応じてバースト・デコーダへ肯定応答信号（信号
４）を返す。また、バースト・デコーダの出力端（ある
いはパケット・デコーダの入力端）には、パケット・デ
コーダが同一のバーストのシーケンスに属する全てのバ
ーストから再構成された完全なパケットのみに対して作
用することを可能にするためにバッファ・メモリが設け
られている。
【００２３】バースト・デコーダの出力端にメモリを配
置することはしばしば望ましいことである。このように
して、バースト・デコーダにより供給されるパケットは
それぞれの１つのアドレスを伴うことになる。こうし
て、複数のパケット・デコーダが存在する場合、それぞ
れのパケット・デコーダは、パケットを処理すべきか、
あるいは次に続くデコーダへ単にパケットを渡すべきか
を決定することが可能になる。
【００２４】同一のバースト・デコーダに接続された２
つのパケット・デコーダ間のやりとりは、バースト・デ
コーダと第１のパケット・デコーダの間のやりとりと全
く同様に行うことができる。
【００２５】さて、図１に示すように、同一のフレーム
内におけるウィンドウ（すなわち、ディジタル・コンポ
ーネント）の桁長は、それぞれのラインで異なっている
かもしれない。また、一般に、ウィンドウが割り当てら
れる方法を定期的に（できれば１フレーム毎に）修正す
ることが必要である。
【００２６】さらに、その区切りは、それぞれのライン
について記憶されている、あるディジタル・コンポーネ
ントから次のディジタル・コンポーネントへ切り替わる
ところのサンプル番号あるいはサンプル位置によって定
義されるかもしれない。したがって、この場合、構成が
複雑になれば膨大な記憶容量が必要になる。
【００２７】ここで、図３を参照し、説明を進める。図
３において、ベース・エンコーダは、メモリの容量を小
さくすることが要求されても、実時間再構成（real tim
ereconfiguration）が可能となるよう該エンコーダの動
作を管理するプロセッサと、制御信号を供給する簡単な
プロセッサとを具備している。エンコーダの動作におい
ては、コンポーネントの切り替え（例えば、あるバース
トから次のバーストへの切り替え）が何れのラインのい
かなる場所で行われても、例えばバーストの分布に変化
があったラインの「特有のライン番号」（ｙ1，……，
ｙq）と共に、フレーム内での「特有のサンプル番号」
（ｘ1，ｘ2，……ｘp）が定義されることが必要とな
る。
【００２８】こうして、全ての特有のラインがそれぞれ
のディジタル・コンポーネントに対する一連の特有のコ
ードを記憶することが可能になる。これにより、それぞ
れのラインにおいて、コードは特有のサンプルに関して
のみ変化し、また特有のライン内に記憶された分布は、
後に続く特有のラインへ移って存続するので、それぞれ
のライン内における分布を再編することが可能になる。
【００２９】一般に、ベース・エンコーダは、同等の構
造を有した２つのブランチを有している。第１のブラン
チは、フレーム内に挿入するためにディジタル・コンポ
ーネントを選択するものである。第２のブランチは、デ
ィジタル・コンポーネントに対する要求を表すコードを
生成するものである。
【００３０】図３に示す実施例において、第１のブラン
チは、特有のサンプル番号ｘ1，……ｘpを記憶するた
め、読み書き可能なＲＡＭメモリ３０を具備している。
このメモリは、それぞれのラインにおけるサンプル数
（例えば、フルタイムディジタル伝送における「１２９
６」）と同数の幾つかのアドレス可能な２進記憶位置を
有している。ＲＡＭメモリ３０の記憶位置には、特有の
サンプル番号に対応するアドレスが付されており、フロ
ントエンド・プロセッサ・アセンブリからバス３４を介
して書き込まれる２進状態値（例えば「１」）が格納さ
れる。
【００３１】また、この第１のブランチは、第２のメモ
リ３２を有している。第２のメモリ３２は、ＦＩＦＯに
従って動作し、ディジタル・コンポーネントの識別コー
ドが、フレーム内と同じ順序で、１つの特有のラインに
対して１つずつ、バスを介して記憶されるようになって
いる。このコードは、図３においては、「バースト可
能」コードとなっている。ＦＩＦＯのメモリ３２は、Ｒ
ＡＭメモリ３０が各ラインの始まりでリセットされるサ
ンプルカウンタ３８から供給される特有のサンプル数に
よって読み出されるためにアドレスされるとき、入力３
６としてＲＡＭメモリ３０から供給される信号を受信す
る。それぞれの信号は、キュー（すなわちメモリ３２）
の記憶位置を１つ進める。この結果、ディジタル・コン
ポーネントを選択するためにコードが出力４０として発
生される。そして、このコードは選択信号としてマルチ
プレクサ４２に供給される。
【００３２】メモリ３２は、新たな特有のラインが発生
するまで、全ての特有のラインが通過するようＦＩＦＯ
動作を繰り返す。それぞれの特有のラインが発生する度
に、バス３４を介し新しい分布が供給される。実際、Ｆ
ＩＦＯ動作が有効になされ、次のライン内に存在するコ
ードが常に確実に記憶されるよう制御される。
【００３３】第２のブランチは、ＲＡＭメモリ３０と同
様に構成された読み書き可能なＲＡＭメモリ４４を有し
ている。ディジタル・コンポーネントの特有のライン
は、コードがバス３４を介してこのメモリ４４に書き込
まれることを要求する。また、この第２のブランチは、
ＦＩＦＯに従って動作するメモリ４６を有しており、プ
ロセッサに接続されるバス３４を介し要求されたコー
ド、例えばバーストを供給するバースト・エンコーダを
指定するコードが供給される。それぞれのバースト・エ
ンコーダの出力は、それぞれマルチプレクサ４２の入力
データとして供給される。
【００３４】なお、この実施例における一般的なコンポ
ーネントおよび回路の構造、制御および配列は、大部分
において、理解し易いようにこの発明に関する特定の詳
細のみを表すブロック表現あるいは概略図によって図示
したものである。また、本実施例は、ここで述べた利益
を有する技術的事項について容易に明らかとなる構造の
詳細についての開示を隠すものではない。さらに、複数
導体バスは１本の線として表現されており、また電源端
や電源線は簡単のため省略されている。
【００３５】
【発明の効果】以上説明したように、この発明によれ
ば、記憶された命令を変更せず、しかも既存の装置を変
更することなく、単にコンポーネントを追加することに
よって、より多くのソースを取り込むために多重化の増
加に対して容易に修正を行うことができる。
【図面の簡単な説明】
【図１】Ｄ２ ＭＡＣ／パケット・テレビジョン・フレ
ームの１つの配置例を示す図である。
【図２】図１に示したフレームを生成するのに適したマ
ルチコンポーネント・エンコーダの構成を示すブロック
図である。
【図３】図２のブロック図に対応するベース・エンコー
ダの構成を示すブロック図である。
【符号の説明】
８ ベース・エンコーダ １０ パケット・エンコーダ １２ フロントエンド・ユニット １４ プロセッサ １６ バースト・エンコーダ ３０，３２，４４，４６ メモリ ３８ サンプルカウンタ ４２ マルチプレクサ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 複数のコンポーネントを有する多重信号
    を生成するエンコーダであって、 それぞれの前記コンポーネントは、デジタルパケットの
    シーケンスを有し、これらパケットは、予め決められた
    テレビジョン・フレームのラインの決められた断片をそ
    れぞれ占める一連のバーストに分配され、 それぞれのソースから供給されるディジタルデータを記
    憶するバッファメモリを備えた少なくとも１つのパケッ
    ト・エンコーダと、１つのテレビジョン・フレーム・ラ
    インの継続時間より長くない調整可能な継続時間を各々
    有したバースト内に、前記エンコーダによって供給され
    る前記分配された一連のパケットを分割するエンコーダ
    手段とを各々有する複数のブロックと、 テレビジョン・フレーム内の予め決められたウィンドウ
    を各ブロックに割り当てるプログラム可能なデバイス
    と、このプログラム可能なデバイスによって割り当てら
    れたウィンドウ内に存在するラインの断片に対応する長
    さのバーストを、ライン内の各ウィンドウの始まりにお
    いて、各々のブロックのエンコーダ手段から呼び出す手
    段とから成るベース・エンコーダ・アセンブリとを具備
    することを特徴とするエンコーダ。
  2. 【請求項２】 請求項１記載のエンコーダであって、少
    なくとも前記ブロックの幾つかは、複数のパケット・エ
    ンコーダを含み、それぞれの前記パケット・エンコーダ
    は、優先順位を表す識別子を有し、また、前記各々のエ
    ンコーダ手段は、最も高い優先順位を有するパケット・
    エンコーダが該エンコーダ手段に向かってデータを発行
    するよう設計されることを特徴とするエンコーダ。
  3. 【請求項３】 一連のバーストに分配されると共にテレ
    ビジョン・フレーム・ラインの予め決められた断片を各
    々占めるパケットのシーケンスを、それぞれ供給する複
    数のソースから発せられるパケットの多重構成を分割す
    るデコーダであって、 予め決められると共に制御可能な各ブロックに割り当て
    たテレビジョン・フレームのウィンドウを決定するため
    のプログラム可能なメモリと、識別されたバーストを異
    なる出力端を介してテレビジョン・フレーム内に供給す
    る手段とを有するベース・デコーダ・アセンブリと、 各々が前記出力端のそれぞれに接続されると共に、前記
    ベース・デコーダ・アセンブリのスレーブとして動作す
    る一方、少なくとも自身に所属するパケット・デコーダ
    のマスタとして動作する少なくとも１つのバースト・デ
    コーダを有する複数のブロックとを具備することを特徴
    とするデコーダ。
  4. 【請求項４】 請求項１記載のエンコーダであって、さ
    らに、入力データに応じてバーストを変更するための編
    成を可能にするプロセッサを有し、 前記入力データは、 あらゆるラインについてのブロックの切り替えが起こる
    特有のサンプル番号の識別子と、 ブロックの分布に変更が起こる特有のライン番号の識別
    子とからなることを特徴とするエンコーダ。
JP5006189A 1992-01-16 1993-01-18 エンコーダおよびデコーダ Withdrawn JPH05284540A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9200408 1992-01-16
FR9200408A FR2686473B1 (fr) 1992-01-16 1992-01-16 Codeur multicomposantes x-paquets et decodeur correspondant.

Publications (1)

Publication Number Publication Date
JPH05284540A true JPH05284540A (ja) 1993-10-29

Family

ID=9425681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5006189A Withdrawn JPH05284540A (ja) 1992-01-16 1993-01-18 エンコーダおよびデコーダ

Country Status (11)

Country Link
US (1) US5347315A (ja)
EP (1) EP0552099B1 (ja)
JP (1) JPH05284540A (ja)
AU (1) AU657029B2 (ja)
CA (1) CA2087233A1 (ja)
DE (1) DE69301835T2 (ja)
DK (1) DK0552099T3 (ja)
ES (1) ES2085729T3 (ja)
FI (1) FI930180A7 (ja)
FR (1) FR2686473B1 (ja)
NO (1) NO930137L (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5524001A (en) * 1994-02-07 1996-06-04 Le Groupe Videotron Ltee Dynamic cable signal assembly
WO1996013124A1 (en) * 1994-10-24 1996-05-02 Intel Corporation Video indexing protocol
US5719634A (en) * 1995-04-19 1998-02-17 Sony Corportion Methods of and apparatus for encoding and decoding digital data for representation in a video frame
US5694163A (en) * 1995-09-28 1997-12-02 Intel Corporation Method and apparatus for viewing of on-line information service chat data incorporated in a broadcast television program

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4665427A (en) * 1983-03-14 1987-05-12 U.S. Philips Corporation Method and apparatus for converting C-MAC television signals for transmission over a limited bandwidth medium
GB8414665D0 (en) * 1984-06-08 1984-07-11 Philips Electronic Associated Television transmission system
GB2172478A (en) * 1985-03-12 1986-09-17 Philips Electronic Associated Handing data in television signals
FR2594615B1 (fr) * 1986-02-20 1988-06-17 France Etat Dispositif de demultiplexage de paquets d'un signal de radiodiffusion de type mac/paquets
US4891805A (en) * 1988-06-13 1990-01-02 Racal Data Communications Inc. Multiplexer with dynamic bandwidth allocation
FR2663487B1 (fr) * 1990-06-13 1992-10-16 Bouvier Jacky Dispositif de detection de salves de donnees numeriques recurrentes dans un signal de television a multiplex numerique-analogique.
FR2678121B1 (fr) * 1991-06-18 1994-04-29 Matra Communication Dispositif d'insertion de paquets numeriques dans un canal de transmission.

Also Published As

Publication number Publication date
DK0552099T3 (da) 1996-04-15
DE69301835T2 (de) 1996-10-31
FR2686473B1 (fr) 1994-04-15
AU657029B2 (en) 1995-02-23
NO930137D0 (no) 1993-01-15
US5347315A (en) 1994-09-13
AU3182993A (en) 1993-07-22
EP0552099A1 (fr) 1993-07-21
EP0552099B1 (fr) 1996-03-20
FR2686473A1 (fr) 1993-07-23
NO930137L (no) 1993-07-19
FI930180A7 (fi) 1993-07-17
FI930180A0 (fi) 1993-01-15
CA2087233A1 (fr) 1993-07-17
ES2085729T3 (es) 1996-06-01
DE69301835D1 (de) 1996-04-25

Similar Documents

Publication Publication Date Title
US6859850B1 (en) Controller for controlling direct memory access
JPS60134685A (ja) 復号器
US4821258A (en) Crosspoint circuitry for data packet space division switches
CN1155262C (zh) 易扩传输流编码器
US4306303A (en) Switching of digital signals
CN1112333A (zh) 控制执行音频视频交互程序的方法
JPH0439820B2 (ja)
JPS60219883A (ja) ケーブルテレビジヨン回路網
US4888765A (en) Digital loop carrier system having programmable timeslot and bandwidth allocation circuit
KR20020017382A (ko) 디지털 오디오 방송용 타임 디인터리버 메모리의 제어 장치
US4796254A (en) Broadband space switching network and parallel-series converter and series-parallel converter for use in such a space switching network
US4178483A (en) Time-division switching telephone exchange comprising a service signal sender
US6775294B2 (en) Time slot assigner for communication system
JPH05284540A (ja) エンコーダおよびデコーダ
US6678278B2 (en) Bit clearing mechanism for an empty list
US4922485A (en) System for changing priority of packets of data
KR100427521B1 (ko) 저속메모리를이용한인터리빙
EP0818900B1 (en) Digital signal multiplexing apparatus
US4910595A (en) Teletext decoders
CN1078081A (zh) 与位相关的数字开关，通用数字开关及pcm传输系统
JP2000138595A (ja) ビタビ復号器
CN115695856B (zh) 视频组播码流快速切换设备、方法、电子设备及存储介质
US6137803A (en) Communication system
CN1151665C (zh) 电视接收机
CA2109007C (en) Time slot assigner for communication system

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000404