JPH0528812Y2 - - Google Patents
Info
- Publication number
- JPH0528812Y2 JPH0528812Y2 JP1987005704U JP570487U JPH0528812Y2 JP H0528812 Y2 JPH0528812 Y2 JP H0528812Y2 JP 1987005704 U JP1987005704 U JP 1987005704U JP 570487 U JP570487 U JP 570487U JP H0528812 Y2 JPH0528812 Y2 JP H0528812Y2
- Authority
- JP
- Japan
- Prior art keywords
- region
- npn transistor
- collector
- type
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は集積回路（IC）に組み込んで好適な
ミユーテイング回路に関する。
ミユーテイング回路に関する。
(ロ) 従来の技術
ミユーテイング回路として、第３図に示すよう
に、信号線に直列に設けられた固定抵抗１と、 この抵抗１の出力側と基準電位端子との間に設
けられたNPNトランジスタ２とにより構成した
ものが例えば特開昭56−123108号公報に提案され
ている。この回路は、抵抗１の抵抗値R1とトラ
ンジスタ２の抵抗R2により交流信号を減衰
（R2／R1＋R2）させるものであり、この減衰量を
十分大きくすることによつてミユーテイング回路
として用いるものである。尚、３は入力端子、４
は出力端子、５はカツプリングコンデンサ、６は
コントロール端子である。
に、信号線に直列に設けられた固定抵抗１と、 この抵抗１の出力側と基準電位端子との間に設
けられたNPNトランジスタ２とにより構成した
ものが例えば特開昭56−123108号公報に提案され
ている。この回路は、抵抗１の抵抗値R1とトラ
ンジスタ２の抵抗R2により交流信号を減衰
（R2／R1＋R2）させるものであり、この減衰量を
十分大きくすることによつてミユーテイング回路
として用いるものである。尚、３は入力端子、４
は出力端子、５はカツプリングコンデンサ、６は
コントロール端子である。
この回路をIC化する場合、トランジスタ２の
コレクタと基板とのPN接合によつて寄生ダイオ
ード７が生じるため、トランジスタ２がオフ時に
おける信号伝達において、信号レベルが上記基準
電位より低くなる負の信号を寄生ダイオード７で
クランプするものとなりミユーテイング回路とし
て利用できない。
コレクタと基板とのPN接合によつて寄生ダイオ
ード７が生じるため、トランジスタ２がオフ時に
おける信号伝達において、信号レベルが上記基準
電位より低くなる負の信号を寄生ダイオード７で
クランプするものとなりミユーテイング回路とし
て利用できない。
そこで、第４図に示す如きミユーテイング回路
が考案されている。この回路は、NPNトランジ
スタ２として、通常のエミツタとコレクタとを逆
接続した、即ち通常のエミツタがコレクタとし
て、通常のコレクタがエミツタとして夫々動作す
るように接続したものである。
が考案されている。この回路は、NPNトランジ
スタ２として、通常のエミツタとコレクタとを逆
接続した、即ち通常のエミツタがコレクタとし
て、通常のコレクタがエミツタとして夫々動作す
るように接続したものである。
第５図に斯る回路をICで構成する場合に用い
られるNPNトランジスタ２の構造を示す。同図
において、１１はＰ型半導体基板、１２はＮ型エ
ピタキシヤル層、１３はN+型埋込層、１４はP+
型分離領域、１５は分離領域１４によつて島状に
分離された島領域、１６は島領域１５表面に形成
したＰ型のベース領域、１７はベース領域１６表
面に形成したN+型のエミツタ領域、１８はN+型
のコレクタコンタクト領域である。そして第４図
の回路を構成する場合は、エミツタ領域１７を抵
抗１の出力側に接続し、コレクタコンタクト領域
１８を基準電位端子に接続し、そうすることによ
つて島領域１５と基板１１とのPN接合が上述し
た寄生ダイオード７として形成されないようにし
てある。
られるNPNトランジスタ２の構造を示す。同図
において、１１はＰ型半導体基板、１２はＮ型エ
ピタキシヤル層、１３はN+型埋込層、１４はP+
型分離領域、１５は分離領域１４によつて島状に
分離された島領域、１６は島領域１５表面に形成
したＰ型のベース領域、１７はベース領域１６表
面に形成したN+型のエミツタ領域、１８はN+型
のコレクタコンタクト領域である。そして第４図
の回路を構成する場合は、エミツタ領域１７を抵
抗１の出力側に接続し、コレクタコンタクト領域
１８を基準電位端子に接続し、そうすることによ
つて島領域１５と基板１１とのPN接合が上述し
た寄生ダイオード７として形成されないようにし
てある。
(ハ) 考案が解決しようとする問題点
しかしながら、従来のミユーテイング回路に用
いられていたNPNトランジスタ２は、構造的に
ベース・エミツタ接合とベース・コレクタ接合と
が非対称であるため、トランジスタ２がオン時に
おいて、信号レベルが基準電位より高くなる正の
信号を減衰する場合の動作（順方向動作）と信号
レベルが基準電位より低くなる負の信号を減衰す
る場合の動作（逆方向動作）とで動作特性が異な
り、されに起因して偶数時高周波を発生する欠点
があつた。さらに従来のNPNトランジスタ２は
オン抵抗R2が比較的大きいため、交流信号の減
衰量を大にできない欠点があつた。減衰量を大に
するには固定抵抗１の抵抗値R1を大きくすれば
よいが、次段への接続を考慮するとそれ程大きく
できない。
いられていたNPNトランジスタ２は、構造的に
ベース・エミツタ接合とベース・コレクタ接合と
が非対称であるため、トランジスタ２がオン時に
おいて、信号レベルが基準電位より高くなる正の
信号を減衰する場合の動作（順方向動作）と信号
レベルが基準電位より低くなる負の信号を減衰す
る場合の動作（逆方向動作）とで動作特性が異な
り、されに起因して偶数時高周波を発生する欠点
があつた。さらに従来のNPNトランジスタ２は
オン抵抗R2が比較的大きいため、交流信号の減
衰量を大にできない欠点があつた。減衰量を大に
するには固定抵抗１の抵抗値R1を大きくすれば
よいが、次段への接続を考慮するとそれ程大きく
できない。
(ニ) 問題点を解決するための手段
本考案は斯上した欠点に鑑みなされたもので、
ミユーテイング回路のNPNトランジスタ２とし
て、フローテイングにした島領域２５表面に形成
したＰ型のベース領域２６と、ベース領域２６表
面に離間して形成したN+型のエミツタ領域２７
及びN+型のコレクタ領域２８とで形成したラテ
ラル型のNPNトランジスタを用いて構成したこ
とを特徴とする。
ミユーテイング回路のNPNトランジスタ２とし
て、フローテイングにした島領域２５表面に形成
したＰ型のベース領域２６と、ベース領域２６表
面に離間して形成したN+型のエミツタ領域２７
及びN+型のコレクタ領域２８とで形成したラテ
ラル型のNPNトランジスタを用いて構成したこ
とを特徴とする。
(ホ) 作用
本考案によれば、ラテラルNPNトランジスタ
は構造的にベース・エミツタ接合とベース・コレ
クタ接合とを完全に対称とすることができるの
で、NPNトランジスタ２の順方向動作と逆方向
動作とで電流増幅率hFE等の特性を完全に等しく
することができる。しかもコレクタ領域２８を高
不純物濃度の拡散領域で形成するので、コレクタ
抵抗rcが小で、その結果トランジスタ２のオン抵
抗R2を小さくできる。
は構造的にベース・エミツタ接合とベース・コレ
クタ接合とを完全に対称とすることができるの
で、NPNトランジスタ２の順方向動作と逆方向
動作とで電流増幅率hFE等の特性を完全に等しく
することができる。しかもコレクタ領域２８を高
不純物濃度の拡散領域で形成するので、コレクタ
抵抗rcが小で、その結果トランジスタ２のオン抵
抗R2を小さくできる。
(ヘ) 実施例
以下、本考案を図面を参照しながら詳細に説明
する。
する。
第１図は本考案によるミユーテイング回路を示
し、１は信号の伝達線路に直列に設けられた固定
抵抗、２は固定抵抗１の出力側と基準電位端子と
の間に設けたNPNトランジスタ、３は入力端子、
４は出力端子、５はカツプリングコンデンサであ
る。NPNトランジスタ２がオフ状態の時、入力
端子３に印加された入力信号の交流成分（交流信
号）はカツプリングコンデンサ５を介してそのま
ま出力端子４へ伝達される。一方、コントロール
端子６に印加されるミユート信号によつてNPN
トランジスタ２がオンした時には、前記交流信号
は固定抵抗１の抵抗値R1とNPNトランジスタ２
のオン抵抗R2とによつて減衰（R2／R1＋R2）さ
れて出力端子４へと伝達される。
し、１は信号の伝達線路に直列に設けられた固定
抵抗、２は固定抵抗１の出力側と基準電位端子と
の間に設けたNPNトランジスタ、３は入力端子、
４は出力端子、５はカツプリングコンデンサであ
る。NPNトランジスタ２がオフ状態の時、入力
端子３に印加された入力信号の交流成分（交流信
号）はカツプリングコンデンサ５を介してそのま
ま出力端子４へ伝達される。一方、コントロール
端子６に印加されるミユート信号によつてNPN
トランジスタ２がオンした時には、前記交流信号
は固定抵抗１の抵抗値R1とNPNトランジスタ２
のオン抵抗R2とによつて減衰（R2／R1＋R2）さ
れて出力端子４へと伝達される。
前記NPNトランジスタ２がオンした状態にお
いて、交流信号の正レベル側、即ち信号レベルが
基準電位より高くなるような正の信号を減衰する
場合、NPNトランジスタ２は固定抵抗１の出力
側から基準電位端子へとコレクタ電流を流す順方
向動作をなし、反対に交流信号の負レベル側、即
ち信号レベルが基準電位より低くなるような負の
信号を減衰する場合、NPNトランジスタ２は基
準電位端子から固定抵抗１の出力側へとコレクタ
電流を流す逆方向動作をなす。
いて、交流信号の正レベル側、即ち信号レベルが
基準電位より高くなるような正の信号を減衰する
場合、NPNトランジスタ２は固定抵抗１の出力
側から基準電位端子へとコレクタ電流を流す順方
向動作をなし、反対に交流信号の負レベル側、即
ち信号レベルが基準電位より低くなるような負の
信号を減衰する場合、NPNトランジスタ２は基
準電位端子から固定抵抗１の出力側へとコレクタ
電流を流す逆方向動作をなす。
そして、このように順方向動作と逆方向動作と
を繰り返すNPNトランジスタ２には、本考案の
特徴とする如くベース・エミツタ接合とベース・
コレクタ接合とを構造的に対称にしたラテラル
NPNトランジスタを用いてある。これにより、
NPNトランジスタ２が順方向動作をなす場合の
諸特性と逆方向動作をなす場合の諸特性を等しく
することができる。
を繰り返すNPNトランジスタ２には、本考案の
特徴とする如くベース・エミツタ接合とベース・
コレクタ接合とを構造的に対称にしたラテラル
NPNトランジスタを用いてある。これにより、
NPNトランジスタ２が順方向動作をなす場合の
諸特性と逆方向動作をなす場合の諸特性を等しく
することができる。
第２図は斯る回路をICに形成した場合の上記
ラテラルNPNトランジスタの断面構造を示す。
同図において、２１はＰ型半導体基板、２２は基
板２１上に積層して形成したＮ型エピタキシヤル
層、２３は基板２１表面に形成したN+型埋込層、
２４は埋込層２３を取り囲むようにしてエピタキ
シヤル層２２を貫通したP+型分離領域、２５は
分離領域２４によつて島状に形成された島領域、
２６は島領域２５表面に形成したＰ型ベース領
域、２７はベース領域２６表面に形成したN+型
のエミツタ領域、２８はベース領域２６表面にエ
ミツタ領域２７と離間して形成したN+型のコレ
クタ領域である。
ラテラルNPNトランジスタの断面構造を示す。
同図において、２１はＰ型半導体基板、２２は基
板２１上に積層して形成したＮ型エピタキシヤル
層、２３は基板２１表面に形成したN+型埋込層、
２４は埋込層２３を取り囲むようにしてエピタキ
シヤル層２２を貫通したP+型分離領域、２５は
分離領域２４によつて島状に形成された島領域、
２６は島領域２５表面に形成したＰ型ベース領
域、２７はベース領域２６表面に形成したN+型
のエミツタ領域、２８はベース領域２６表面にエ
ミツタ領域２７と離間して形成したN+型のコレ
クタ領域である。
斯る構造において、島領域２５は寄生効果を防
止する為に何の電位も印加しないフローテイング
状態としてあり、エミツタ領域２７及びコレクタ
領域２８は互いに等しいパターン形状で拡散する
ことにより、トランジスタとして活性な領域のベ
ース・エミツタ接合とベース・コレクタ接合とを
構造的に等しく且つ線対称の関係になるように形
成してある。
止する為に何の電位も印加しないフローテイング
状態としてあり、エミツタ領域２７及びコレクタ
領域２８は互いに等しいパターン形状で拡散する
ことにより、トランジスタとして活性な領域のベ
ース・エミツタ接合とベース・コレクタ接合とを
構造的に等しく且つ線対称の関係になるように形
成してある。
そして、各領域上に配設した図示せぬベース電
極、エミツタ電極、コレクタ電極が、夫々コント
ロール端子６，固定抵抗の出力側、基準電位端子
に接続されて第１図のミユーテイング回路を構成
する。
極、エミツタ電極、コレクタ電極が、夫々コント
ロール端子６，固定抵抗の出力側、基準電位端子
に接続されて第１図のミユーテイング回路を構成
する。
このように形成したラテラルNPNトランジス
タは、ベース・エミツタ接合とベース・コレクタ
接合との構造が等しく且つエミツタ領域２７とコ
レクタ領域２８との不純物濃度が等しいので、エ
ミツタ領域２７をエミツタとして用いた場合とコ
レクタ領域２８をエミツタとして用いた場合と
で、エミツタからベースへのキヤリアの注入効率
及びコレクタのキヤリアの捕獲効率が全く等し
く、順方向動作と逆方向動作とで電流増幅率hFE
が等しい完全な対称性を持つことになる。
タは、ベース・エミツタ接合とベース・コレクタ
接合との構造が等しく且つエミツタ領域２７とコ
レクタ領域２８との不純物濃度が等しいので、エ
ミツタ領域２７をエミツタとして用いた場合とコ
レクタ領域２８をエミツタとして用いた場合と
で、エミツタからベースへのキヤリアの注入効率
及びコレクタのキヤリアの捕獲効率が全く等し
く、順方向動作と逆方向動作とで電流増幅率hFE
が等しい完全な対称性を持つことになる。
従つて、本願のミユーテイング回路はNPNト
ランジスタ２が完全な対称性を有するので、交流
信号を減衰する際の歪率を改善することができる
ものとなる。
ランジスタ２が完全な対称性を有するので、交流
信号を減衰する際の歪率を改善することができる
ものとなる。
また、コレクタ領域２８が高不純物濃度である
ので、NPNトランジスタ２のオン抵抗R2を小さ
くでき、最大減衰量を向上させることができる。
ので、NPNトランジスタ２のオン抵抗R2を小さ
くでき、最大減衰量を向上させることができる。
この実施例においては、ラテラルNPNトラン
ジスタのベース領域２６は、通常のバーチカル
NPNトランジスタのベースと同一の製造工程で、
エミツタ領域２７及びコレクタ領域２８は、通常
のバーチカルNPNトランジスタのエミツタと同
一の製造工程で夫々形成する。こうすることによ
つて、何ら追加工程を要することなく容易にIC
化できるものである。
ジスタのベース領域２６は、通常のバーチカル
NPNトランジスタのベースと同一の製造工程で、
エミツタ領域２７及びコレクタ領域２８は、通常
のバーチカルNPNトランジスタのエミツタと同
一の製造工程で夫々形成する。こうすることによ
つて、何ら追加工程を要することなく容易にIC
化できるものである。
ところで、ラテラル型トランジスタのベース幅
はフオトレジスト工程の制約を受けるので、その
電流増幅率hFEはバーチカル型トランジスタより
劣るのが普通である。ちなみに、100程度の電流
増幅率hFEを有する通常のバーチカルNPNトラン
ジスタのベースの不純物濃度は、1018程度である
ので、上述したラテラルNPNトランジスタの電
流増幅率hFEは５〜10程度に低下する。そこで、
ベース領域２６を通常のバーチカルNPNトラン
ジスタのベースより低い濃度、例えば1016〜1017
程度に設定したＰ型拡散領域で形成することによ
り、電流増幅率を20程度にまで向上させることが
できる。また、対称性がやや失われるものの、コ
レクタ領域２８をエミツタ領域２７を囲むように
リング状に形成することによつて電流増幅率hFE
を向上させることもできる。
はフオトレジスト工程の制約を受けるので、その
電流増幅率hFEはバーチカル型トランジスタより
劣るのが普通である。ちなみに、100程度の電流
増幅率hFEを有する通常のバーチカルNPNトラン
ジスタのベースの不純物濃度は、1018程度である
ので、上述したラテラルNPNトランジスタの電
流増幅率hFEは５〜10程度に低下する。そこで、
ベース領域２６を通常のバーチカルNPNトラン
ジスタのベースより低い濃度、例えば1016〜1017
程度に設定したＰ型拡散領域で形成することによ
り、電流増幅率を20程度にまで向上させることが
できる。また、対称性がやや失われるものの、コ
レクタ領域２８をエミツタ領域２７を囲むように
リング状に形成することによつて電流増幅率hFE
を向上させることもできる。
尚、第１図のミユーテイング回路において、入
力端子３に接続される回路網の出力インピーダン
スが大であるような場合、抵抗値R1を前記出力
インピーダンスによつて構成し、固定抵抗１を省
略することが可能である。
力端子３に接続される回路網の出力インピーダン
スが大であるような場合、抵抗値R1を前記出力
インピーダンスによつて構成し、固定抵抗１を省
略することが可能である。
(ト) 考案の効果
以上説明した如く、本考案によれば、ミユーテ
イング用のNPNトランジスタ２として対称性を
有するラテラルNPNトランジスタを用いたので、
偶数時高周波の発生しない、歪率を改善したミユ
ーテイング回路を提供できる利点を有する。ま
た、ラテラルNPNトランジスタのオン抵抗R2が
小であるので、最大減衰量を向上させたミユーテ
イング回路を実現できる利点を有する。そしてさ
らに、斯るミユーテイング回路を容易にIC化で
きる利点をも有する。
イング用のNPNトランジスタ２として対称性を
有するラテラルNPNトランジスタを用いたので、
偶数時高周波の発生しない、歪率を改善したミユ
ーテイング回路を提供できる利点を有する。ま
た、ラテラルNPNトランジスタのオン抵抗R2が
小であるので、最大減衰量を向上させたミユーテ
イング回路を実現できる利点を有する。そしてさ
らに、斯るミユーテイング回路を容易にIC化で
きる利点をも有する。
第１図及び第２図は夫々本考案を説明するため
の回路図及び断面図、第３図及び第４図は従来の
ミユーテイング回路を示す回路図、第５図は従来
のバーチカルNPNトランジスタを示す断面図で
ある。 １は固定抵抗、２はNPNトランジスタ、２１
はＰ型半導体基板、２５は島領域、２６はＰ型ベ
ース領域、２７はN+型エミツタ領域、２８はN+
型コレクタ領域である。
の回路図及び断面図、第３図及び第４図は従来の
ミユーテイング回路を示す回路図、第５図は従来
のバーチカルNPNトランジスタを示す断面図で
ある。 １は固定抵抗、２はNPNトランジスタ、２１
はＰ型半導体基板、２５は島領域、２６はＰ型ベ
ース領域、２７はN+型エミツタ領域、２８はN+
型コレクタ領域である。
Claims (1)
- 【実用新案登録請求の範囲】 信号線に存在する抵抗分と、この抵抗分の出力
側と基準電位点との間にコレクタ・エミツタ路が
接続されたNPNトランジスタとを具備し、前記
抵抗分のインピーダンスと前記NPNトランジス
タのオン抵抗とで信号の減衰を行うミユーテイン
グ回路において、 前記NPNトランジスタは、電気的にフローテ
イングした１つのＮ型の島領域と、このＮ型の島
領域表面に形成したＰ型のベース領域と、このＰ
型のベース領域表面に離間して形成した不純物濃
度とパターンの等しいＮ型のエミツタ領域及びＮ
型のコレクタ領域とで成るラテラル型NPNトラ
ンジスタであることを特徴としたミユーテイング
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987005704U JPH0528812Y2 (ja) | 1987-01-19 | 1987-01-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987005704U JPH0528812Y2 (ja) | 1987-01-19 | 1987-01-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63114513U JPS63114513U (ja) | 1988-07-23 |
| JPH0528812Y2 true JPH0528812Y2 (ja) | 1993-07-23 |
Family
ID=30787538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987005704U Expired - Lifetime JPH0528812Y2 (ja) | 1987-01-19 | 1987-01-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0528812Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56123108A (en) * | 1980-03-05 | 1981-09-28 | Hitachi Ltd | Muting circuit |
-
1987
- 1987-01-19 JP JP1987005704U patent/JPH0528812Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63114513U (ja) | 1988-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0528812Y2 (ja) | ||
| JPS59159560A (ja) | 半導体装置 | |
| JPS59161867A (ja) | 半導体装置 | |
| JP2713461B2 (ja) | 集積電流ミラー回路 | |
| JP3008952B2 (ja) | Ｎｐｎ逆ベータ感度を減少させたフィードホワードダーリントン回路 | |
| JPH069505Y2 (ja) | パルス発生回路装置 | |
| JPH1074958A (ja) | 半導体集積回路およびその製造方法 | |
| JPS63107162A (ja) | 縦型ｐｎｐトランジスタ | |
| JPS6329835B2 (ja) | ||
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| JPH0656848B2 (ja) | ラテラル型トランジスタ | |
| JPS648924B2 (ja) | ||
| JPS59188160A (ja) | 半導体集積回路装置 | |
| JPH0733463Y2 (ja) | データ伝送回路 | |
| JPH031544A (ja) | ラテラルトランジスタ | |
| JP3135363B2 (ja) | 半導体集積回路 | |
| JP2783888B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0614496Y2 (ja) | 電流ミラ−回路 | |
| JP2518880B2 (ja) | 半導体装置 | |
| JP2648027B2 (ja) | Ｉｉｌ型半導体装置 | |
| JPH0412031B2 (ja) | ||
| JPH0432754Y2 (ja) | ||
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JPS6025905B2 (ja) | 半導体装置 | |
| JPS6083361A (ja) | 半導体装置 |