JPH05288510A - チップ位置ズレ測定方法 - Google Patents

チップ位置ズレ測定方法

Info

Publication number
JPH05288510A
JPH05288510A JP8525292A JP8525292A JPH05288510A JP H05288510 A JPH05288510 A JP H05288510A JP 8525292 A JP8525292 A JP 8525292A JP 8525292 A JP8525292 A JP 8525292A JP H05288510 A JPH05288510 A JP H05288510A
Authority
JP
Japan
Prior art keywords
chip
pattern
position deviation
substrate
bump electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8525292A
Other languages
English (en)
Other versions
JP3087233B2 (ja
Inventor
Kosuke Katsura
浩輔 桂
Hideki Tsunetsugu
秀起 恒次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP04085252A priority Critical patent/JP3087233B2/ja
Publication of JPH05288510A publication Critical patent/JPH05288510A/ja
Application granted granted Critical
Publication of JP3087233B2 publication Critical patent/JP3087233B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices By Optical Means (AREA)

Abstract

(57)【要約】 (修正有) 【目的】チップがどの方向にずれても、容易に正確にチ
ップの位置ズレを測定することが出来、その上、捻れ回
転したチップの位置ズレに対しても同一の精度で測定可
能とする。 【構成】基板1′の表面上に、バンプ用電極パタン2′
とバンプ用電極パタン2′と主尺目盛り位置ズレ検出パ
タンαをパタン形成すると共に、他方のチップ4′の対
向表面上に、バンプ用電極パタン5′と、副尺目盛り位
置ズレ検出パタンβをパタン形成し、バンプ用電極上
2′,5′に形成したバンプを介してフリップチップ接
続した後、チップ4′若しくは基板1′を光学的に透過
して、チップ4′と基板1′対向面にそれぞれパタン形
成した主尺目盛り位置ズレ検出パタンαと、副尺目盛り
位置ズレ検出パタンβの重合状態から、基板1′に対す
るチップ4′の位置ズレを測定することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置等に用いら
れるICチップ等のフリップチップ接続に於ける高精度
なチップ位置ズレ測定方法に関する。
【0002】
【従来の技術】フリップチップ接続法は、ICチップと
基板若しくはICチップ同士の相対峙位置決め接続に於
いて、高密度な電極接続若しくは微小な寸法の電極接続
に有効な実装方法である。
【0003】近年、このフリップチップ接続法は、接続
時の位置決め精度の向上により、昭和62年電子情報通
信学会半導体・材料部門全国大会講演論文集(分冊
2),338頁,S9−6に代表される様に、受光素子
や面発光レーザ等の光デバイスチップとレンズや光導波
路等の光部品を構成した基板との位置決め対向接続に用
いられるようになってきているが、当該フリップチップ
接続法に於いては、フリップチップ接続後の両者の位置
ズレが問題となる。
【0004】このためフリップチップ接続時の位置ズレ
を正確に検査する必要が生じる。この種、従来のフリッ
プチップ接続による位置ズレ測定方法としては、図4に
示す様なマーカによる測定が一般的であった。図中、1
は透明なガラス材からなる疑似基板、2,5はバンプ用
電極パタン、3はバンプ、4はチップ、6a,6bはマ
ーカである。
【0005】当該従来の位置ズレ測定方法は、疑似基板
1と当該疑似基板1上にフリップチップ接続するチップ
4の対向面に、それぞれバンプ用電極パタン2,5を形
成すると同時に、当該電極パタン2,5と任意一定の位
置関係を有し、位置ズレがない状態で上方から観察する
と、完全に重合する様に前記疑似基板1側にマーカ6a
を、亦、前記チップ4側にマーカ6bをそれぞれ形成
し、バンプ3を用いてフリップチップ接続した後に、前
記マーカ6a,6bのズレLを透明な前記疑似基板1側
より、図示しない顕微鏡により拡大し、測長器等で読み
とる方法が一般的であった。この方法は、位置ズレLの
読み取りが、マーカ6a,6bの幅より大きな精度でよ
い場合には、有効な位置ズレ測定方法である。
【0006】
【発明が解決しようとする課題】しかしながら、当該従
来の位置ズレ測定方法に於いては、位置ズレLが微小な
場合、特にマーカ6a,6b自身の読み取り誤差や、測
定に用いる測長器の精度等により測定誤差が大きくなる
可能性があった。
【0007】即ち、マーカ6a,6bの幅以下の精度の
測長では、そのズレLを当該マーカ6a,6bのエッジ
部分や中央をを正確に判別して測長せざるを得ず、読み
取り誤差が大きくなる問題があった。亦、顕微鏡等を用
いて光学的に対象物を透過・拡大し、画像情報として測
長を行う測長器を用いた場合には、顕微鏡の収差等によ
り、透過・拡大した像が歪み、正確な測長が困難であっ
た。
【0008】一方、微動台により対象物を移動させ、マ
ーカを読み取る測長器では、微動台のバックラッシュ等
により正確な測長が得難くなる可能性があった。亦、フ
リップチップ接続の際、位置決め接続する対象物同士が
捻れて接続された場合には、マーカ自身の配置も捻れて
測定誤差が大きくなる問題があった。ここに於いて、本
発明は前記従来の課題に鑑み、フリップチップ接続に於
けるICチップの微小な位置ズレを、正確に測定出来る
チップ位置ズレ測定方法を提供せんとするものである。
【0009】
【課題を解決するための手段】前記課題の解決は、本発
明が次に列挙する新規な特徴的構成手法を採用すること
により達成される。即ち、本発明の第1の特徴は、IC
チップ若しくはそれに類する形状のチップが、バンプ用
電極パタンを介して基板と相対峙位置決め接続するフリ
ップチップ接続法に於ける位置決め接続後のチップ位置
ズレ測定方法に於いて、前記フリップチップ接続を行う
チップ或いはこれに対向する基板の何れか一方の表面上
に、バンプ用電極パタンと当該バンプ用電極パタンと任
意所定位置関係の中心点より十重二重に複数の同心相似
形線を放射方向等ピッチ間隔で配置する主尺目盛り位置
ズレ検出パタンをパタン形成すると共に、他方のチップ
或いは基板の何れかの表面上に、前記バンプ用電極パタ
ンと同一寸法でかつ同一位置に配置するバンプ用電極パ
タンと、当該バンプ用電極パタンと前記同様任意所定位
置関係の中心点より十重二重に複数の同心相似形線をこ
れと同一形状の前記対向する前記同心相似形線に比して
所定の値だけ僅かにずらした間隔で等ピッチ間隔で配置
する副尺目盛り位置ズレ検出パタンをパタン形成し、前
記バンプ用電極上に形成したバンプを介してフリップチ
ップ接続した後、前記チップ若しくは基板を光学的に透
過して、前記チップと基板表面にそれぞれパタン形成し
た前記主尺目盛り位置ズレ検出パタンと、副尺目盛り位
置ズレ検出パタンの重合状態から、前記基板に対するチ
ップの位置ズレを測定してなるチップ位置ズレ測定方法
である。
【0010】本発明の第2の特徴は、前記第1の特徴に
於ける主尺目盛り位置ズレ検出パタンと、副尺目盛り位
置ズレ検出パタンのそれぞれ同心相似形線は、無端連続
又は不連続パタンであるチップ位置ズレ測定方法であ
る。
【0011】本発明の第3の特徴は、前記第1又は第2
の特徴に於ける主尺目盛り位置ズレ検出パタンと、副尺
目盛り位置ズレ検出パタンの同心相似形線は、同心円パ
タンとドットパタンと一部が直線パタンと、これ等の複
数組合せパタンのいずれかであるチップ位置ズレ測定方
法である。
【0012】
【作用】本発明は、前記の様な手段を講じたので、ノギ
スに使用される主尺目盛りと副尺目盛りとを同心相似形
線パタンとし、半導体製造技術によりバンプ電極から所
定の間隔を隔てて形成し、微小位置ズレを前記主尺目盛
りパタンと副尺目盛りパタンとの重合情報として読み取
るので、パタンのエッジや中央等を正確に読み取る必要
がなく、亦、顕微鏡等の収差や機械的なズレが測長に影
響することがなくなる。
【0013】よって、チップがどの方向にずれたとして
も、精密な測長装置を用いずに、容易に正確なチップの
位置ズレ測定が実現出来る。更に、前記主尺目盛りパタ
ンと副尺目盛りパタンが相互に対応相似形線であるた
め、捻れ回転した対象物の位置ズレも容易に測定可能と
なる。
【0014】
【実施例】 (第1実施例)本発明の第1実施例を図面につき詳説す
る。図1は本実施例のチップ位置ズレ測定方法に用いる
位置ズレ検出パタンの平面図であって、(a)は接続基
板上に、亦、(b)はチップ上に形成されるものであ
る。図中、1′は例えばセラミック配線板である接続基
板、2′,5′はそれぞれ下側と上側のバンプ用電極パ
タン、4′はチップ、αは接続基板1′上に形成された
位置ズレ検出パタン、βはチップ4′上に形成された位
置ズレ検出パタンである。
【0015】図1(a)に示す様、接続基板1′上に、
20μmφのバンプ用電極パタン2′を四隅に一個ずつ
形成し、当該下側バンプ用電極パタン2′同志を結ぶ斜
線の交点を中心点0として、当該中心点0からの円周ピ
ッチaを例えば10μmと等間隔になる様配置すると共
に、例えばパタン幅bを5μmに統一設定した複数の同
心円αa〜αhの円周が主尺目盛り位置ズレ検出パタン
αをフォトリソグラフィ技術等の半導体形成技術により
同時に形成する。
【0016】他方、ダイシングすると多くのチップに裁
断することの出来る半導体ウェハのチップ4′の対向面
に、前記接続基板1′上に形成する下側バンプ用電極パ
タン2′と同一配置及び同一寸法の下側バンプ用電極パ
タン5′を形成すると共に、各チップ4′毎に前記接続
基板1′同様、当該上側バンプ用電極パタン5′の対角
線の交点を中心点0として、当該中心点0からの円周ピ
ッチcを例えば9.9μmと等間隔になる様配置すると
共に、例えばパタン幅dを5μmに統一設定した複数の
同心円βa〜βhの円周が副尺目盛り位置ズレ検出パタ
ンβをフォトリソグラフィ技術等の半導体形成技術によ
り同時に形成する。
【0017】その後、ウェハ上の各チップ対応の上側バ
ンプ用電極パタン5′に、例えばAuSnやSnPbのバンプを
形成し、前記ウェハを裁断して単独のチップ4′とし、
両面位置合わせ装置等によりフェイスダウンで前記接続
基板1′と当該チップ4′対向面上に形成したバンプ用
電極パタン2′及び5′同士を精密に相対峙位置合わせ
し、前記チップ4′を前記接続基板1′上にボンディン
グしてフリップチップ接続を行う。
【0018】次に、当該フリップチップ接続を終了した
試料を、前記接続基板1′及びチップ4′対向表面に形
成した2つの同心円状の位置ズレ検出パタンα,βの重
合を、赤外線顕微鏡により前記チップ4′を透過して拡
大観察し、主尺目盛り位置ズレ検出パタンαと、副尺目
盛り位置ズレ検出パタンβの重合位置を読み取り、その
目盛りからゼロ中心、即ち位置ズレがゼロの時に前記主
尺目盛りと副尺目盛りとが完全に重合する目盛りである
同心円の中心点0までの目盛りの本数からチップ4′の
接続基板1′に対する位置ズレを測定する。
【0019】本実施例のチップ位置ズレ測定方法によれ
ば、円周ピッチaが10μmの同心円αa〜αhの主尺
目盛り位置ズレ検出パタンαと、円周ピッチcが9.9
μmの同心円βa〜βhの副尺目盛り位置ズレ検出パタ
ンβにより、チップ4′がどの方向にずれても0.1μ
mと高い精度で位置ズレの検出が可能となり、位置ズレ
が目盛りパタン幅b,dの5μmよりも小さなズレであ
っても、精密な測長装置を用いることなく、顕微鏡でチ
ップ4′を透過して前記位置ズレ検出パタンα,βの重
合を観察するだけで、容易にチップ位置ズレを測定出来
る。亦、主尺・副尺目盛りを円状に形成しているので、
接続されたチップ4′と接続基板1′が相互に捻れた位
置関係であっても、支障なく同一の精度で測定可能であ
る。
【0020】尚、本実施例では、主尺目盛り位置ズレ検
出パタンαの同心円αa〜αh円周パタンピッチaを1
0μm,副尺目盛り位置ズレ検出パタンβの同心円βa
〜βh円周パタンピッチcを9.9μmとしたが、本発
明のチップ位置ズレ測定方法により必要な測定精度Xを
得るためには、当該必要な測定精度Xより前記主尺目盛
り位置ズレ検出パタンαの同心円αa〜αh円周パタン
ピッチaをひいたピッチ(X−a)となる様、前記副尺
目盛り位置ズレ検出パタンβの同心円βa〜βh円周パ
タンピッチcを定め、ゼロ中心の目盛りから当該ピッチ
a及びc(=X−a)で等間隔に円状の目盛りを配置形
成すれば良い。亦、本実施例に於いては接続基板1′表
面に主尺目盛りを配置し、チップ4′表面に副尺目盛り
を配置したが、チップ4′側に主尺目盛りを、且つ接続
基板1′側に副尺目盛りを配置しても同様の効果を得ら
れることは言うまでもない。
【0021】(第2実施例)本発明の第2実施例を図面
につき詳説する。図2(a),(b),(c),(d)
は、本実施例に用いる位置ズレ検出パタンのバリエーシ
ョンを示す平面図である。第1実施例に於いては、主尺
・副尺目盛りが同心円状のパタンである場合に付き説明
したが、本実施例の如く主尺・副尺目盛りパタンの一方
又はその両方が、同心円を裁断した不連続パタンであっ
てもかまわない。
【0022】ここで図2の位置ズレ検出パタンのバリエ
ーションを各々に付き説明する。図2(a)は、同心円
α,βの円周をそのままある間隔で裁断した位置ズレ検
出パタンγである。図2(b)は、図1に示した同心円
α,βの円周の位置に、丸型のドットパタンを配置した
位置ズレ検出パタンδである。
【0023】図2(c)は、図1に示した同心円α,β
の円周の位置に、角型ドットパタンを配置した位置ズレ
検出パタンεである。図2(d)は、図1に示した同心
円α,βの円周の位置に、三角型ドットパタンを配置し
た位置ズレ検出パタンωである。
【0024】図2(a),(b),(c),(d)に示
す位置ズレ検出パタンγ,δ,ε,ωによれば、図1の
位置ズレ検出パタンα,βと比してパタン重合の視認性
が向上し、より正確な位置ズレ検出が可能となる。以上
のパタンは代表例であって、図2(b),(c),
(d)のドットパタンにはどの様な形状のものを用いて
も良いし、種類の異なるドットパタンを組み合わせても
良い。
【0025】更に、図1で示した同心円状パタン,図2
(a)の裁断同心円状パタン及び図2(b),(c),
(d)の各種ドットパタンをそれぞれ複合して用いても
良いことは自明である。以上、前記第1及び第2本実施
例では、目盛りのゼロ中心(即ち位置ズレがゼロの時に
主尺と副尺とが完全に重合する目盛り)が同心円の中心
となる例のみ述べたが、本発明のチップ位置ズレ測定方
法はどの同心円の円周をゼロ中心としても良い。
【0026】亦、第1実施例に於いて、パタンの線幅
b,dを5μm,バンプ用電極パタン2′,5′寸法を
50μmφ四個,配線基板1′材料をセラミック,バン
プ材質をAuSn若しくはSnPbとしたが、本発明はこの値や
材質に制限されるものではなく、更に位置ズレ検出パタ
ンα,βを四個の下側と上側のバンプ用電極パタン
2′,5′の対角線の交点に設定したが、当該バンプ用
電極パタン2′,5′に対して所定の間隔にあればどの
位置に配置形成しても良い。亦、前記第1実施例では、
位置ズレ検出パタンα,βとバンプ用電極パタン2′,
5′を同時に形成すると説明したが、所望の位置に正確
に位置ズレ検出パタンα,βを形成出来れば、同時に形
成する必要はない。
【0027】(第3実施例)本発明の第3実施例を図面
につき詳説する。図3(a),(b)はそれぞれ本実施
例のチップ位置ズレ測定方法に用いる主尺・副尺目盛り
位置ズレ検出パタンであって、(a)は図1に示す第1
実施例の同心円パタンと、その中心を通る5μmの直交
十字線を配した位置ズレ検出パタン、(b)は図1に示
す第1実施例の同心円パタンと、その外周に等間隔のド
ットパタンを同心円状に配置した位置ズレ検出パタンで
ある。図中、θ,λは位置ズレ検出パタンである。
【0028】本実施例の位置ズレ検出パタンθ,λは、
基板1′とチップ4′対向表面に形成した後、前記第1
実施例同様にフリップチップ接続し、赤外線顕微鏡で観
察することにより、位置ズレだけでなく、捻れ角度も各
々同時に測定出来る。本実施例では、直交十字線θaと
ドットパタンλaをそれぞれ別々のパタンとしたが、複
合したパタンを同心円パタンと共に形成しても良い。
【0029】亦、本実施例の直交十字線θa付き同心円
パタンとドットパタンλa付き同心円パタンは、一方を
チップに、他方を基板にと分けて形成しても良い。尚、
これ等実施例では、赤外線顕微鏡により試料を透過・拡
大して測長する例に付いて述べたが、基板若しくはチッ
プを透過・拡大出来るものであればどの様な顕微鏡でも
よく、例えばX線顕微鏡等であってもよいし、さらに基
板若しくはチップを透明な材料で形成して、透明な方か
ら通常の顕微鏡等で測長しても良い。
【0030】さらに、これ等実施例では同心円パタンを
基板とチップに描いたが同心円に限らず同一形状の同心
相似形線パタンを用いても同様である。亦、これ等実施
例では基板とチップとのフリップチップ接続した試料に
付いて述べたが、同一形状の相似形線パタンを有すれ
ば、チップとチップ同士のフリップチップ接続した試料
についしても位置ズレ測定にしよう出来ることは言うま
でもない。
【0031】
【発明の効果】かくして本発明によれば、ノギスに使用
される主尺目盛りと副尺目盛りとを同一形状の同心相似
形線パタンとし、半導体製造技術によりバンプ用電極パ
タンから任意所定の間隔を隔てて形成し、位置ズレを主
尺と副尺の重合パタンとして読み取ることを可能とした
ため、マーカの細かい読み取り誤差や測長器の精度に影
響されることなく、チップがどの方向にずれても、容易
にしかも正確にチップの位置ズレを測定することが出
来、更に主尺と副尺目盛りを特に同心円状とすると、捻
れ回転した対象物の位置ズレに対しても同一の精度で測
定可能な効果を有する等、優れた実用性,有用性を具有
する。
【図面の簡単な説明】
【図1】本発明の第1実施例のチップ位置ズレ測定方法
に用いる位置ズレ検出パタンの平面図であって、(a)
は接続基板上に、亦、(b)はチップ上に形成されるも
のである。
【図2】(a),(b),(c),(d)はそれぞれ本
発明の第2実施例チップ位置ズレ測定法に用いる位置ズ
レ検出パタンのバリエーションを示す平面図である。
【図3】(a),(b)はそれぞれ本発明の第3実施例
のチップ位置ズレ測定方法に用いる主尺・副尺目盛り位
置ズレ検出パタンである。
【図4】従来のフリップチップ接続の位置ズレ測定方法
を示す説明側面図である。
【符号の説明】
1…疑似基板 1′…接続基板 2,5,2′,5′…バンプ用電極パタン 3…バンプ 4,4′…チップ 6a,6b…マーカ 0…中心点 α…接続基板上に形成された位置ズレ検出パタン αa〜αh,βa〜βh…同心円 β…チップ上に形成された位置ズレ検出パタン γ,δ,ε,ω,θ,λ…位置ズレ検出パタン

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】ICチップ若しくはそれに類する形状のチ
    ップが、バンプ用電極パタンを介して基板と相対峙位置
    決め接続するフリップチップ接続法に於ける位置決め接
    続後のチップ位置ズレ測定方法に於いて、前記フリップ
    チップ接続を行うチップ或いはこれに対向する基板の何
    れか一方の表面上に、バンプ用電極パタンと当該バンプ
    用電極パタンと任意所定位置関係の中心点より十重二重
    に複数の同心相似形線を放射方向等ピッチ間隔で配置す
    る主尺目盛り位置ズレ検出パタンをパタン形成すると共
    に、他方のチップ或いは基板の何れかの表面上に、前記
    バンプ用電極パタンと同一寸法でかつ同一位置に配置す
    るバンプ用電極パタンと、当該バンプ用電極パタンと前
    記同様任意所定位置関係の中心点より十重二重に複数の
    同心相似形線をこれと同一形状の前記対向する同心相似
    形線に比して所定の値だけ僅かにずらした間隔で等ピッ
    チ間隔で配置する副尺目盛り位置ズレ検出パタンをパタ
    ン形成し、前記バンプ用電極上に形成したバンプを介し
    てフリップチップ接続した後、前記チップ若しくは基板
    を光学的に透過して、前記チップと基板対向面にそれぞ
    れパタン形成した前記主尺目盛り位置ズレ検出パタン
    と、副尺目盛り位置ズレ検出パタンの重合状態から、前
    記基板に対するチップの位置ズレを測定することを特徴
    とするチップ位置ズレ測定方法
  2. 【請求項2】主尺目盛り位置ズレ検出パタンと、副尺目
    盛り位置ズレ検出パタンのそれぞれ同心相似形線は、無
    端連続又は不連続パタンであることを特徴とする請求項
    1記載のチップ位置ズレ測定方法
  3. 【請求項3】主尺目盛り位置ズレ検出パタンと、副尺目
    盛り位置ズレ検出パタンの同心相似形線は、同心円パタ
    ンとドッパタンと一部が直線パタンと、これ等の複数組
    合せパタンのいずれかであることを特徴とする請求項1
    又は2記載のチップ位置ズレ測定方法
JP04085252A 1992-04-07 1992-04-07 チップ位置ズレ測定方法 Expired - Fee Related JP3087233B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04085252A JP3087233B2 (ja) 1992-04-07 1992-04-07 チップ位置ズレ測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04085252A JP3087233B2 (ja) 1992-04-07 1992-04-07 チップ位置ズレ測定方法

Publications (2)

Publication Number Publication Date
JPH05288510A true JPH05288510A (ja) 1993-11-02
JP3087233B2 JP3087233B2 (ja) 2000-09-11

Family

ID=13853385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04085252A Expired - Fee Related JP3087233B2 (ja) 1992-04-07 1992-04-07 チップ位置ズレ測定方法

Country Status (1)

Country Link
JP (1) JP3087233B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009236754A (ja) * 2008-03-27 2009-10-15 Fukuoka Prefecture ひずみ計測方法、ひずみ計測システム
CN113990768A (zh) * 2021-10-28 2022-01-28 上海华力微电子有限公司 一种键合设备的晶圆传送位置监控方法
CN114927436A (zh) * 2022-05-18 2022-08-19 广东越海集成技术有限公司 一种检测晶圆预对准偏移的装置及方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009236754A (ja) * 2008-03-27 2009-10-15 Fukuoka Prefecture ひずみ計測方法、ひずみ計測システム
CN113990768A (zh) * 2021-10-28 2022-01-28 上海华力微电子有限公司 一种键合设备的晶圆传送位置监控方法
CN114927436A (zh) * 2022-05-18 2022-08-19 广东越海集成技术有限公司 一种检测晶圆预对准偏移的装置及方法

Also Published As

Publication number Publication date
JP3087233B2 (ja) 2000-09-11

Similar Documents

Publication Publication Date Title
US3989385A (en) Part locating, mask alignment and mask alignment verification system
US7180593B2 (en) Overlay mark for aligning different layers on a semiconductor wafer
GB1571907A (en) Aligning a mark pattern relative to a substrate
US5204524A (en) Two-dimensional optical encoder with three gratings in each dimension
EP0802396B2 (en) Inclination sensor and surveying instrument using the same
KR20080003445A (ko) 레이저 마킹 시스템에서 웨이퍼 처리 시스템을 정렬하는시스템 및 방법
GB1572667A (en) Integrated circuits
JP3087233B2 (ja) チップ位置ズレ測定方法
JP2666761B2 (ja) 半導体ウェハ
KR100287058B1 (ko) 레티클, 반도체 기판 및 반도체 칩
TWI402566B (zh) 具有導線圖案之接墊區以及監控膜材貼附偏差之方法
EP0019941A1 (en) Reduction projection aligner system
KR19990063108A (ko) 플립 칩 본딩용 부품, 플립 칩 본딩 확인용 부품 및 플립 칩본딩 방법
US20090153880A1 (en) Optical system for detecting motion of a body
CN101498873A (zh) 导线图案以及监控膜材贴附偏差的方法
JPH0755457Y2 (ja) 光電型エンコーダ
JP2789818B2 (ja) 半導体ウエハの識別方法
KR0131262B1 (ko) 포토 마스크 제작 방법
JP2776546B2 (ja) アライメントパターン
JP2723502B2 (ja) 位置決め方法
CN114695154B (zh) 检测设备及其检测方法
JP3271221B2 (ja) 発光体の発光位置検出方法とそれを用いた光学部品の組立て方法
JP2513281B2 (ja) 位置合わせ装置
JPH0543366Y2 (ja)
JPH0355865A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees