JPH05291685A - 半導体レーザ装置およびその製造方法 - Google Patents
半導体レーザ装置およびその製造方法Info
- Publication number
- JPH05291685A JPH05291685A JP9415392A JP9415392A JPH05291685A JP H05291685 A JPH05291685 A JP H05291685A JP 9415392 A JP9415392 A JP 9415392A JP 9415392 A JP9415392 A JP 9415392A JP H05291685 A JPH05291685 A JP H05291685A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- layer
- conductivity type
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 リーク電流を低減した低しきい値，高出力特
性，高信頼性の半導体レーザ装置を得る。 【構成】 半導体基板１上に回折格子４を設け、この回
折格子４上に第１の半導体層２を厚く形成し、その上に
第２の半導体層３を形成することによってストライプ溝
を形成し、このストライプ溝内に第３の半導体層５を形
成し、この上に前記第１の半導体層２に両側を接触せし
めて活性層６を形成し、さらに、その上に第４の半導体
層７を形成したことを特徴としている。
性，高信頼性の半導体レーザ装置を得る。 【構成】 半導体基板１上に回折格子４を設け、この回
折格子４上に第１の半導体層２を厚く形成し、その上に
第２の半導体層３を形成することによってストライプ溝
を形成し、このストライプ溝内に第３の半導体層５を形
成し、この上に前記第１の半導体層２に両側を接触せし
めて活性層６を形成し、さらに、その上に第４の半導体
層７を形成したことを特徴としている。
Description
【０００１】
【産業上の利用分野】本発明は、低しきい値，高出力特
性，低歪特性で、信頼性に優れた半導体レーザ装置およ
びその製造方法に関するものである。
性，低歪特性で、信頼性に優れた半導体レーザ装置およ
びその製造方法に関するものである。
【０００２】
【従来の技術】図３は、例えば「半導体レーザ」pp.13
9,1989.4.25、培風館発行に示された従来の単一縦モー
ドを有する半導体レーザ（以下、ＤＦＢ−ＬＤと略す）
装置を示す断面図であり、この図において、１はｎ−Ｉ
ｎＰからなる半導体基板、２はｐ−ＩｎＰからなる第１
の半導体層、３はこの第１の半導体層２上に形成された
ｎ−ＩｎＰからなる第２の半導体層、４は前記半導体基
板１上に形成された回折格子、５は活性層より禁制帯幅
の狭いｎ−ＩｎＧａＡｓＰからなるガイド層となる第３
の半導体層、６はｎまたはｐ−ＩｎＧａＡｓＰからなる
活性層、７はｐ−ＩｎＰからなるクラッド層となる第４
の半導体層、８はｐ−ＩｎＧａＡｓＰからなるコンタク
ト層である。この構造は、ＢＨ型（埋込み型）半導体レ
ーザと呼ばれる。
9,1989.4.25、培風館発行に示された従来の単一縦モー
ドを有する半導体レーザ（以下、ＤＦＢ−ＬＤと略す）
装置を示す断面図であり、この図において、１はｎ−Ｉ
ｎＰからなる半導体基板、２はｐ−ＩｎＰからなる第１
の半導体層、３はこの第１の半導体層２上に形成された
ｎ−ＩｎＰからなる第２の半導体層、４は前記半導体基
板１上に形成された回折格子、５は活性層より禁制帯幅
の狭いｎ−ＩｎＧａＡｓＰからなるガイド層となる第３
の半導体層、６はｎまたはｐ−ＩｎＧａＡｓＰからなる
活性層、７はｐ−ＩｎＰからなるクラッド層となる第４
の半導体層、８はｐ−ＩｎＧａＡｓＰからなるコンタク
ト層である。この構造は、ＢＨ型（埋込み型）半導体レ
ーザと呼ばれる。
【０００３】この構造においては、幅２μｍ程度の活性
領域にレーザ発振の効率を高めるため、電流を集中して
流すようになっている。すなわち、第２の半導体層３
は、第２導電型の第１の半導体層２中の電荷の担体であ
るホールにとってはエネルギー障壁となっており、この
第２の半導体層３を乗り越えて電流は流れず、この第２
の半導体層３は電流をしぼり込むスリットの役目を果た
している。また、回折格子４はその周期を適切に設定す
ることで、所望の波長のＤＦＢレーザ装置を得る。
領域にレーザ発振の効率を高めるため、電流を集中して
流すようになっている。すなわち、第２の半導体層３
は、第２導電型の第１の半導体層２中の電荷の担体であ
るホールにとってはエネルギー障壁となっており、この
第２の半導体層３を乗り越えて電流は流れず、この第２
の半導体層３は電流をしぼり込むスリットの役目を果た
している。また、回折格子４はその周期を適切に設定す
ることで、所望の波長のＤＦＢレーザ装置を得る。
【０００４】
【発明が解決しようとする課題】しかしながら、活性層
６の側面に着目すると、第２導電型（ここではｐ型）の
第１の半導体層２は薄く成長しており、これが原因とな
って活性層６の脇のリーク電流が比較的多く流れ、レー
ザ特性においてもしきい値電流の増加、効率の低下によ
る光出力の低下、高調波変調における歪特性の悪化、ま
た、結晶層の再成長時に活性層６が露出していることに
よる信頼性の低下、さらにはエッチングによる歩留りの
低下等多くの問題点があった。
６の側面に着目すると、第２導電型（ここではｐ型）の
第１の半導体層２は薄く成長しており、これが原因とな
って活性層６の脇のリーク電流が比較的多く流れ、レー
ザ特性においてもしきい値電流の増加、効率の低下によ
る光出力の低下、高調波変調における歪特性の悪化、ま
た、結晶層の再成長時に活性層６が露出していることに
よる信頼性の低下、さらにはエッチングによる歩留りの
低下等多くの問題点があった。
【０００５】本発明は、上記のような問題点を解消する
ためになされたもので、リーク電流を低減し、成長時に
おける活性層の露出を無くすことで高信頼性の半導体レ
ーザ装置を得るとともに、その製造方法を提供すること
を目的とする。
ためになされたもので、リーク電流を低減し、成長時に
おける活性層の露出を無くすことで高信頼性の半導体レ
ーザ装置を得るとともに、その製造方法を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】本発明に係る半導体レー
ザ装置は、半導体基板上に形成された回折格子上に第１
の半導体層を平坦（均一）に厚く成長し、その上に第２
の半導体層を成長させることによりストライプ溝を形成
し、前記ストライプ溝内に第３の半導体層および前記第
１の半導体層に両側が接触する活性層を埋込み成長によ
り形成したものである。
ザ装置は、半導体基板上に形成された回折格子上に第１
の半導体層を平坦（均一）に厚く成長し、その上に第２
の半導体層を成長させることによりストライプ溝を形成
し、前記ストライプ溝内に第３の半導体層および前記第
１の半導体層に両側が接触する活性層を埋込み成長によ
り形成したものである。
【０００７】また、本発明にかかる半導体レーザ装置の
製造方法は、回折格子が形成された半導体基板上にスト
ライプ状の絶縁膜を形成し、この絶縁膜の両側に第１，
第２の半導体層を形成した後、前記絶縁膜を除去するこ
とによって、前記第１，第２の半導体層によるストライ
プ溝をエッチングなしに形成し、埋込み成長により前記
ストライプ溝内に第３の半導体層，活性層を形成し、さ
らにその上に第４の半導体層を形成するものである。
製造方法は、回折格子が形成された半導体基板上にスト
ライプ状の絶縁膜を形成し、この絶縁膜の両側に第１，
第２の半導体層を形成した後、前記絶縁膜を除去するこ
とによって、前記第１，第２の半導体層によるストライ
プ溝をエッチングなしに形成し、埋込み成長により前記
ストライプ溝内に第３の半導体層，活性層を形成し、さ
らにその上に第４の半導体層を形成するものである。
【０００８】
【作用】本発明にかかる半導体レーザ装置においては、
活性層脇の第１の半導体層を厚く成長できることでリー
ク電流を低減でき、低しきい値，高出力の半導体レーザ
装置が得られる。
活性層脇の第１の半導体層を厚く成長できることでリー
ク電流を低減でき、低しきい値，高出力の半導体レーザ
装置が得られる。
【０００９】また、本発明にかかる半導体レーザ装置の
製造方法においては、ストライプ溝の形成にエッチング
を用いないので、歩留りが向上する。
製造方法においては、ストライプ溝の形成にエッチング
を用いないので、歩留りが向上する。
【００１０】
【実施例】以下、本発明の一実施例を図について説明す
る。図１は本発明の一実施例を示す半導体レーザ装置の
断面図である。図１において、図３と同一符号は同一構
成部分を示すが、本実施例では第１の半導体層２を厚く
形成してある。
る。図１は本発明の一実施例を示す半導体レーザ装置の
断面図である。図１において、図３と同一符号は同一構
成部分を示すが、本実施例では第１の半導体層２を厚く
形成してある。
【００１１】すなわち、図１において、１は第１導電型
の半導体基板、２は平坦に、かつ例えば、１〜３μｍに
厚く形成された第２導電型の第１の半導体層、３はこの
第１の半導体層２の上に形成された第１導電型の第２の
半導体層で、これら第１，第２の半導体層２，３により
ストライプ溝が形成される。４はこのストライプ溝内で
前記半導体基板１上に形成された回折格子、５は前記ス
トライプ溝内の回折格子４上に形成された第１導電型の
第３の半導体層、６はこの第３の半導体層５上に形成さ
れた活性層、７は前記活性層６と第２の半導体層３上に
形成された第２導電型の第４の半導体層、８はコンタク
ト層である。このように、第１の半導体層２は活性層６
の両脇の部分でも十分な厚さで均一になっており、リー
ク電流の低減の役目を果たす。また、活性層６は２回目
の結晶成長時に設けられるので、従来のような活性層６
の露出がなく、高信頼性の半導体レーザ装置が得られ
る。
の半導体基板、２は平坦に、かつ例えば、１〜３μｍに
厚く形成された第２導電型の第１の半導体層、３はこの
第１の半導体層２の上に形成された第１導電型の第２の
半導体層で、これら第１，第２の半導体層２，３により
ストライプ溝が形成される。４はこのストライプ溝内で
前記半導体基板１上に形成された回折格子、５は前記ス
トライプ溝内の回折格子４上に形成された第１導電型の
第３の半導体層、６はこの第３の半導体層５上に形成さ
れた活性層、７は前記活性層６と第２の半導体層３上に
形成された第２導電型の第４の半導体層、８はコンタク
ト層である。このように、第１の半導体層２は活性層６
の両脇の部分でも十分な厚さで均一になっており、リー
ク電流の低減の役目を果たす。また、活性層６は２回目
の結晶成長時に設けられるので、従来のような活性層６
の露出がなく、高信頼性の半導体レーザ装置が得られ
る。
【００１２】次に、この構造の半導体レーザ装置の製造
方法を図２（ａ）〜（Ｃ）について説明する。まず、半
導体基板１上に回折格子４を形成した後（第２図
（ａ））、この回折格子４上に幅２μｍ程度の絶縁膜で
あるＳｉＯ2 膜９をストライプ状に形成する。次に、Ｍ
ＯＣＶＤ法により、第１，第２の半導体層２，３をＳｉ
Ｏ2膜９の両側にそれぞれ所望の厚さに成長させる（図
２（ｂ））。ここでは、ＳｉＯ2 膜９上には単結晶は成
長しない。次に、フッ酸によりＳｉＯ2 膜９を除去する
とストライプ溝が形成される。
方法を図２（ａ）〜（Ｃ）について説明する。まず、半
導体基板１上に回折格子４を形成した後（第２図
（ａ））、この回折格子４上に幅２μｍ程度の絶縁膜で
あるＳｉＯ2 膜９をストライプ状に形成する。次に、Ｍ
ＯＣＶＤ法により、第１，第２の半導体層２，３をＳｉ
Ｏ2膜９の両側にそれぞれ所望の厚さに成長させる（図
２（ｂ））。ここでは、ＳｉＯ2 膜９上には単結晶は成
長しない。次に、フッ酸によりＳｉＯ2 膜９を除去する
とストライプ溝が形成される。
【００１３】次いで、このストライプ溝内にｎ−ＩｎＰ
ＧａＡｓＰガイド層となる第３の半導体層５，活性層
６，クラッド層となる第４の半導体層７をストライプ溝
が埋まるように順次成長させ、引き続きコンタクト層８
を成長する（図２（ｃ））。なお、上記第３の半導体層
５，活性層６等の禁制帯幅は、Ｉｎ1-x ＧａX Ａｓy Ｐ
1-y として、例えば、０＜ｘ≦０．３５，０＜ｙ≦０．
８０である。
ＧａＡｓＰガイド層となる第３の半導体層５，活性層
６，クラッド層となる第４の半導体層７をストライプ溝
が埋まるように順次成長させ、引き続きコンタクト層８
を成長する（図２（ｃ））。なお、上記第３の半導体層
５，活性層６等の禁制帯幅は、Ｉｎ1-x ＧａX Ａｓy Ｐ
1-y として、例えば、０＜ｘ≦０．３５，０＜ｙ≦０．
８０である。
【００１４】この製造方法を用いることにより、従来の
ＢＣ（buried channel）レーザの場合には必要であった
ストライプ溝のエッチングが本実施例では不要となり、
従来方法では困難な回折格子４を活性層６の真下に形成
できる。また、エッチングによる歩留り低下をまねくこ
ともない。
ＢＣ（buried channel）レーザの場合には必要であった
ストライプ溝のエッチングが本実施例では不要となり、
従来方法では困難な回折格子４を活性層６の真下に形成
できる。また、エッチングによる歩留り低下をまねくこ
ともない。
【００１５】
【発明の効果】以上説明したように、本発明にかかる半
導体レーザ装置は、半導体基板上に形成された回折格子
上に第１の半導体層が平坦（均一）に厚く成長され、そ
の上に第２の半導体層を成長させることによりストライ
プ溝が形成され、ストライプ溝内に第３の半導体層およ
び第１の半導体層に両側が接触する活性層が埋込み成長
により形成されているので、リーク電流が低減され、高
信頼性の半導体レーザが得られる。
導体レーザ装置は、半導体基板上に形成された回折格子
上に第１の半導体層が平坦（均一）に厚く成長され、そ
の上に第２の半導体層を成長させることによりストライ
プ溝が形成され、ストライプ溝内に第３の半導体層およ
び第１の半導体層に両側が接触する活性層が埋込み成長
により形成されているので、リーク電流が低減され、高
信頼性の半導体レーザが得られる。
【００１６】また、本発明にかかる半導体レーザ装置の
製造方法は、ストライプ溝の形成にエッチングを用い
ず、ストライプ状の絶縁膜の両側に第１の半導体層を厚
く形成し、その上に第２の半導体層を形成し、前記スト
ライプ状の絶縁膜を除去することによりストライプ溝を
形成し、このストライプ溝内に活性層を埋込み成長によ
り形成するので歩留りが向上し、高信頼度の半導体レー
ザ装置が得られる効果がある。
製造方法は、ストライプ溝の形成にエッチングを用い
ず、ストライプ状の絶縁膜の両側に第１の半導体層を厚
く形成し、その上に第２の半導体層を形成し、前記スト
ライプ状の絶縁膜を除去することによりストライプ溝を
形成し、このストライプ溝内に活性層を埋込み成長によ
り形成するので歩留りが向上し、高信頼度の半導体レー
ザ装置が得られる効果がある。
【図１】本発明の一実施例による半導体レーザ装置の断
面図である。
面図である。
【図２】本発明の半導体レーザ装置の製造フローを示す
断面図である。
断面図である。
【図３】従来の半導体レーザ装置を示す断面図である。
１ 半導体基板 ２ 第１の半導体層 ３ 第２の半導体層 ４ 回折格子 ５ 第３の半導体層 ６ 活性層 ７ 第４の半導体層 ８ コンタクト層 ９ ＳｉＯ2 膜
Claims (2)
- 【請求項１】 第１導電型の半導体基板、この半導体基
板上に形成された回折格子、この回折格子上に形成され
た第２導電型の第１の半導体層、この第１の半導体層上
に形成された第１導電型の第２の半導体層，前記第１，
第２の半導体層により形成されたストライプ溝内の前記
第１の半導体層の側面の一部に接して形成された第１ま
たは第２導電型の半導体層からなる活性層、この活性層
と前記回折格子を含む半導体基板との間に形成された前
記活性層より広く前記半導体基板より狭い中間の禁制帯
幅を有する第１導電型の第３の半導体層，前記第２の半
導体層および活性層上に形成された第２導電型の第４の
半導体層を備えたことを特徴とする半導体レーザ装置。 - 【請求項２】 第１導電型の半導体基板上に回折格子を
形成する工程，この回折格子上にストライプ状に絶縁膜
を形成した後、第２導電型の第１の半導体層および第１
導電型の第２の半導体層を順次選択成長する工程，前記
ストライプ状の絶縁膜を除去してストライプ溝を形成し
た後、このストライプ溝内に前記半導体基板より狭い禁
制帯幅の第１導電型の第３の半導体層およびこの第３の
半導体層より狭い禁制帯幅の活性層を埋込み成長し、さ
らにその上に、第２導電型の第４の半導体層を形成する
工程を含むことを特徴とする半導体レーザ装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9415392A JPH05291685A (ja) | 1992-04-14 | 1992-04-14 | 半導体レーザ装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9415392A JPH05291685A (ja) | 1992-04-14 | 1992-04-14 | 半導体レーザ装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291685A true JPH05291685A (ja) | 1993-11-05 |
Family
ID=14102441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9415392A Pending JPH05291685A (ja) | 1992-04-14 | 1992-04-14 | 半導体レーザ装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291685A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261340A (ja) * | 2005-03-16 | 2006-09-28 | Fujitsu Ltd | 半導体デバイス及びその製造方法 |
-
1992
- 1992-04-14 JP JP9415392A patent/JPH05291685A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261340A (ja) * | 2005-03-16 | 2006-09-28 | Fujitsu Ltd | 半導体デバイス及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2823476B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP2595457B2 (ja) | Ｒｗｇ型半導体レーザー装置及び製造方法 | |
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| JPH05304337A (ja) | 半導体素子の製造方法 | |
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| US5227015A (en) | Method of fabricating semiconductor laser | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JP2005333144A (ja) | 逆メサ構造を用いた光集積素子及びその製造方法 | |
| US5661077A (en) | Method for fabricating an optical integrated circuit | |
| JP4833457B2 (ja) | 光集積デバイスの作製方法 | |
| JPH05291685A (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH077232A (ja) | 光半導体装置 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JPH07111361A (ja) | 埋込型半導体レーザ素子及びその製造方法 | |
| JP2000174388A (ja) | 半導体レーザその製造方法 | |
| JPS62117384A (ja) | 埋込みストライプ形半導体レ−ザ−の作成方法及び当該方法により得られるレ−ザ− | |
| JP2002026455A (ja) | 半導体光素子およびその製造方法 | |
| JPS5884483A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JP2708949B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP3266114B2 (ja) | 半導体レーザの製造方法 | |
| JPH0377391A (ja) | 半導体レーザ | |
| KR0161064B1 (ko) | 매립형 반도체 레이저의 제조방법 | |
| JP3994928B2 (ja) | 半導体レーザの製造方法 | |
| JP2892122B2 (ja) | 半導体レーザの製造方法 | |
| JPS63244785A (ja) | 半導体発光素子及びその製造方法 |