JPH05292071A - データ伝送装置 - Google Patents
データ伝送装置Info
- Publication number
- JPH05292071A JPH05292071A JP4116947A JP11694792A JPH05292071A JP H05292071 A JPH05292071 A JP H05292071A JP 4116947 A JP4116947 A JP 4116947A JP 11694792 A JP11694792 A JP 11694792A JP H05292071 A JPH05292071 A JP H05292071A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- frequency dividing
- frequency
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【構成】 受信信号から分離したデータ信号を一旦バッ
ファ回路に書込み、且つ、該受信信号より抽出した伝送
クロック信号からＰＬＬ回路により読み出しクロック信
号を発生させ、この読み出しクロック信号に基づいてバ
ッファ回路からデータを読み出す方式の受信器を含むデ
ータ伝送装置において、該ＰＬＬ回路が、該第１分周回
路41ａの出力を受ける第２の分周回路42ａ、位相比較器
44、ループフィルタ45、電圧制御発振器46、および第３
の分周回路43とからなる構成されるＰＬＬ回路に加え
て、伝送クロックを直接受ける第１の分周回路41ａをそ
の初段に備え、該第１の分周回路41ａが分周数を変化さ
せることができるように構成されていることを特徴とす
る。
ファ回路に書込み、且つ、該受信信号より抽出した伝送
クロック信号からＰＬＬ回路により読み出しクロック信
号を発生させ、この読み出しクロック信号に基づいてバ
ッファ回路からデータを読み出す方式の受信器を含むデ
ータ伝送装置において、該ＰＬＬ回路が、該第１分周回
路41ａの出力を受ける第２の分周回路42ａ、位相比較器
44、ループフィルタ45、電圧制御発振器46、および第３
の分周回路43とからなる構成されるＰＬＬ回路に加え
て、伝送クロックを直接受ける第１の分周回路41ａをそ
の初段に備え、該第１の分周回路41ａが分周数を変化さ
せることができるように構成されていることを特徴とす
る。
Description
【０００１】
【産業上の利用分野】本発明は、データ伝送装置に関す
る。より詳細には、本発明は、ディジタル信号を多重化
して伝送するデータ伝送装置の新規な構成に関する。
る。より詳細には、本発明は、ディジタル信号を多重化
して伝送するデータ伝送装置の新規な構成に関する。
【０００２】
【従来の技術】図２は、本発明において取り扱うデータ
伝送装置における受信回路の基本的な構成を示す図であ
る。
伝送装置における受信回路の基本的な構成を示す図であ
る。
【０００３】同図に示すように、この回路は、入力信号
を受ける信号受信部１と、信号受信部１の出力するデー
タ信号を格納するバッファ部３と、信号受信部１から出
力される伝送クロック信号に基づいて書込み信号を発生
する書込み信号生成部２と、信号受信部１の出力する伝
送クロック信号を受けて平滑化する位相同期回路（以
下、 "ＰＬＬ回路" と記載する）４と、ＰＬＬ回路４の
発生する読み出しクロック信号を受けて読み出し信号を
発生する読出し信号生成部５とを備えている。
を受ける信号受信部１と、信号受信部１の出力するデー
タ信号を格納するバッファ部３と、信号受信部１から出
力される伝送クロック信号に基づいて書込み信号を発生
する書込み信号生成部２と、信号受信部１の出力する伝
送クロック信号を受けて平滑化する位相同期回路（以
下、 "ＰＬＬ回路" と記載する）４と、ＰＬＬ回路４の
発生する読み出しクロック信号を受けて読み出し信号を
発生する読出し信号生成部５とを備えている。
【０００４】以上のように構成された回路においては、
まず、信号受信部１において、受信した伝送信号から伝
送クロック信号が抽出される。ただし、受信した伝送信
号にデータ信号が重畳されていない期間は伝送クロック
信号は抽出されず、伝送クロック信号はいわゆる歯抜け
状態となる。
まず、信号受信部１において、受信した伝送信号から伝
送クロック信号が抽出される。ただし、受信した伝送信
号にデータ信号が重畳されていない期間は伝送クロック
信号は抽出されず、伝送クロック信号はいわゆる歯抜け
状態となる。
【０００５】書込み信号生成部２は、上記伝送クロック
信号を取り込み、これに基づいて書込み信号を生成す
る。信号受信部１から出力されるデータ信号は、バッフ
ァ部３内の書込み信号に指示されたアドレスに格納され
る。
信号を取り込み、これに基づいて書込み信号を生成す
る。信号受信部１から出力されるデータ信号は、バッフ
ァ部３内の書込み信号に指示されたアドレスに格納され
る。
【０００６】一方、信号受信部１が出力する伝送クロッ
ク信号は、ＰＬＬ回路４にも入力される。ＰＬＬ回路４
は、歯抜け状態の期間を含む伝送クロック信号を平滑化
して読み出しクロック信号を発生する。読み出しクロッ
ク信号は読み出し信号生成部５に与えられ、読み出し信
号生成部５からバッファ部３に対して読み出し信号が供
給される。バッファ部３に格納されたデータは、この読
み出し信号に従って読み出される。
ク信号は、ＰＬＬ回路４にも入力される。ＰＬＬ回路４
は、歯抜け状態の期間を含む伝送クロック信号を平滑化
して読み出しクロック信号を発生する。読み出しクロッ
ク信号は読み出し信号生成部５に与えられ、読み出し信
号生成部５からバッファ部３に対して読み出し信号が供
給される。バッファ部３に格納されたデータは、この読
み出し信号に従って読み出される。
【０００７】図３は、上述のようなデータ伝送装置にお
いて使用されるＰＬＬ回路４の典型的な構成を示す図で
ある。
いて使用されるＰＬＬ回路４の典型的な構成を示す図で
ある。
【０００８】同図に示すように、ＰＬＬ回路は、伝送信
号から抽出された伝送クロック信号を直接受ける第１の
分周カウンタ41を含む３つの分周カウンタ41、42、43
と、分周カウンタ42、43の出力を受ける位相比較器44
と、位相比較器44の出力を受けるループフィルタ45と、
ループフィルタ45の出力により制御される電圧制御水晶
発振器46とから主に構成されている。また、電圧制御水
晶発振器46の出力は、分周カウンタ43の入力に帰還され
ている。尚、このＰＬＬ回路は、電圧制御水晶発振器46
から読み出しクロック信号を出力する。
号から抽出された伝送クロック信号を直接受ける第１の
分周カウンタ41を含む３つの分周カウンタ41、42、43
と、分周カウンタ42、43の出力を受ける位相比較器44
と、位相比較器44の出力を受けるループフィルタ45と、
ループフィルタ45の出力により制御される電圧制御水晶
発振器46とから主に構成されている。また、電圧制御水
晶発振器46の出力は、分周カウンタ43の入力に帰還され
ている。尚、このＰＬＬ回路は、電圧制御水晶発振器46
から読み出しクロック信号を出力する。
【０００９】以上のように構成されたＰＬＬ回路４にお
いて、分周カウンタ41の分周数は例えば１／８分周に固
定されている。一方、分周カウンタ42および43は、それ
ぞれ１／Ｍ分周、１／Ｎ分周するように設定されてお
り、分周カウンタ42および43の出力が位相比較器44に入
力され、これらの位相差に対応した信号がループフィル
タ45を介して電圧制御水晶発振器46の制御端子に印加さ
れる。従って、ＰＬＬ回路４は、分周回路42の出力と分
周回路43の出力との位相差がなくなった状態で安定し、
伝送クロック信号に基づいて発生された歯抜けのない連
続した読み出しクロック信号が出力される。
いて、分周カウンタ41の分周数は例えば１／８分周に固
定されている。一方、分周カウンタ42および43は、それ
ぞれ１／Ｍ分周、１／Ｎ分周するように設定されてお
り、分周カウンタ42および43の出力が位相比較器44に入
力され、これらの位相差に対応した信号がループフィル
タ45を介して電圧制御水晶発振器46の制御端子に印加さ
れる。従って、ＰＬＬ回路４は、分周回路42の出力と分
周回路43の出力との位相差がなくなった状態で安定し、
伝送クロック信号に基づいて発生された歯抜けのない連
続した読み出しクロック信号が出力される。
【００１０】
【発明が解決しようとする課題】ところで、ディジタル
信号伝送技術において、パルススタッフ方式と呼ばれる
技術の利用が一般的になりつつある。この技術は、所定
のビットレートの信号に対して、スタッフビットと呼ば
れる余剰ビットを挿入あるいは除去することにより、当
初の信号周波数よりも高いあるいは低いビットレートに
信号を同期させる方法である。このような方式を実施す
る場合、前述のＰＬＬ回路では、分周数を変更すること
ができる分周カウンタ42において、その分周数を〔Ｍ＋
１〕または〔Ｍ−１〕とすることにより対応していた。
信号伝送技術において、パルススタッフ方式と呼ばれる
技術の利用が一般的になりつつある。この技術は、所定
のビットレートの信号に対して、スタッフビットと呼ば
れる余剰ビットを挿入あるいは除去することにより、当
初の信号周波数よりも高いあるいは低いビットレートに
信号を同期させる方法である。このような方式を実施す
る場合、前述のＰＬＬ回路では、分周数を変更すること
ができる分周カウンタ42において、その分周数を〔Ｍ＋
１〕または〔Ｍ−１〕とすることにより対応していた。
【００１１】しかしながら、図３に示したように、従来
の構成の回路では、入力された伝送クロック信号を、第
１の分周カウンタ41において分周した後に分周カウンタ
42で処理している。このため、最終的に発生する読み出
しクロック信号に発生するジッタは、第１の分周カウン
タ41の分周数に応じて周期的に発生することになり、信
号の伝送品質上問題となる場合があった。
の構成の回路では、入力された伝送クロック信号を、第
１の分周カウンタ41において分周した後に分周カウンタ
42で処理している。このため、最終的に発生する読み出
しクロック信号に発生するジッタは、第１の分周カウン
タ41の分周数に応じて周期的に発生することになり、信
号の伝送品質上問題となる場合があった。
【００１２】そこで、本発明は、上記従来技術の問題点
を解決し、伝送品質に深刻な影響を与え得る周期的に発
生するジッタを効果的に抑圧することができる新規な構
成のデータ伝送装置を提供することをその目的としてい
る。
を解決し、伝送品質に深刻な影響を与え得る周期的に発
生するジッタを効果的に抑圧することができる新規な構
成のデータ伝送装置を提供することをその目的としてい
る。
【００１３】
【課題を解決するための手段】即ち、本発明に従うと、
受信信号から分離したデータ信号を一旦バッファ回路に
書込み、該受信信号から抽出した伝送クロック信号から
ＰＬＬ回路により発生させた読み出しクロック信号に基
づいて該バッファ回路からデータを読み出す方式の受信
器を含むデータ伝送装置において、該ＰＬＬ回路が、該
伝送クロックを受ける第１の分周回路と、該第１分周回
路の出力を受ける第２の分周回路と、該第２分周回路の
出力を一方の入力に受ける位相比較器と、該位相比較器
の出力を受けるループフィルタと、該ループフィルタの
出力を受ける電圧制御発振器と、該電圧制御発振器の出
力から帰還された信号を受け、その出力を該位相比較器
の他方の入力に接続された第３の分周回路とを備え、該
第２および第３の分周回路がその分周数を固定されてお
り、該第１の分周回路が分周数を変化させることができ
るように構成されていることを特徴とするデータ伝送装
置が提供される。
受信信号から分離したデータ信号を一旦バッファ回路に
書込み、該受信信号から抽出した伝送クロック信号から
ＰＬＬ回路により発生させた読み出しクロック信号に基
づいて該バッファ回路からデータを読み出す方式の受信
器を含むデータ伝送装置において、該ＰＬＬ回路が、該
伝送クロックを受ける第１の分周回路と、該第１分周回
路の出力を受ける第２の分周回路と、該第２分周回路の
出力を一方の入力に受ける位相比較器と、該位相比較器
の出力を受けるループフィルタと、該ループフィルタの
出力を受ける電圧制御発振器と、該電圧制御発振器の出
力から帰還された信号を受け、その出力を該位相比較器
の他方の入力に接続された第３の分周回路とを備え、該
第２および第３の分周回路がその分周数を固定されてお
り、該第１の分周回路が分周数を変化させることができ
るように構成されていることを特徴とするデータ伝送装
置が提供される。
【００１４】
【作用】本発明に従うデータ伝送装置は、そのＰＬＬ回
路の初段に配置された分周カウンタの分周数を調整でき
るように構成されている点にその主要な特徴がある。
路の初段に配置された分周カウンタの分周数を調整でき
るように構成されている点にその主要な特徴がある。
【００１５】即ち、従来のデータ伝送装置のＰＬＬ装置
においては、入力された伝送クロック信号を、初段の分
周回路において所定の分周数で分周した後に、次段の分
周回路で位相比較器に入力される信号の分周数を調整し
てスタッフパルスに対応していた。このため、最終的な
クロック信号に発生するジッタはいわばバイト単位で発
生するので、信号の伝送品質に深刻な影響を与える恐れ
があった。
においては、入力された伝送クロック信号を、初段の分
周回路において所定の分周数で分周した後に、次段の分
周回路で位相比較器に入力される信号の分周数を調整し
てスタッフパルスに対応していた。このため、最終的な
クロック信号に発生するジッタはいわばバイト単位で発
生するので、信号の伝送品質に深刻な影響を与える恐れ
があった。
【００１６】これに対して、本発明に係る装置において
は、ＰＬＬ回路の初段に配置された分周回路においてス
タッフパルスに対する調整を行う。従って、発生するジ
ッタはいわばビット単位となりその処理も容易になる。
このように、本発明に係るデータ伝送装置は、信号品質
上の障害になるような長周期のジッタの発生を低減する
ことができる。
は、ＰＬＬ回路の初段に配置された分周回路においてス
タッフパルスに対する調整を行う。従って、発生するジ
ッタはいわばビット単位となりその処理も容易になる。
このように、本発明に係るデータ伝送装置は、信号品質
上の障害になるような長周期のジッタの発生を低減する
ことができる。
【００１７】以下、実施例を挙げて本発明をより具体的
に説明するが、以下の開示は本発明の一実施例に過ぎ
ず、本発明の技術的範囲を何ら限定するものではない。
に説明するが、以下の開示は本発明の一実施例に過ぎ
ず、本発明の技術的範囲を何ら限定するものではない。
【００１８】
【実施例】図１は、本発明に係るデータ伝送装置におい
て使用するＰＬＬ回路の具体的な構成例を示す図であ
る。尚、データ伝送装置全体の構成は、図２に示した従
来の装置と同じである。また、図３に示した従来のＰＬ
Ｌ装置と共通の構成要素には共通の参照番号を付してい
る。
て使用するＰＬＬ回路の具体的な構成例を示す図であ
る。尚、データ伝送装置全体の構成は、図２に示した従
来の装置と同じである。また、図３に示した従来のＰＬ
Ｌ装置と共通の構成要素には共通の参照番号を付してい
る。
【００１９】同図に示すように、このＰＬＬ回路は、基
本的には図３に示した従来のＰＬＬ回路と共通の構成を
有している。ただし、入力される伝送クロック信号を直
接受ける分周カウンタ41ａは、分周数を変化させること
ができるものが使用されている。一方、位相比較器44に
接続された１対の分周カウンタ42ａ、43は、いずれもそ
の分周数を固定されている。即ち、このＰＬＬ回路にお
いて、分周カウンタ42ａは分周数が１／Ｍである分周回
路であり、分周カウンタ43は分周数が１／Ｎである分周
回路である。ここで、Ｍ、Ｎは、下記の式１を満たすよ
うに設定されている。 ｆ1 ／Ｍ＝ｆ2 ／Ｎ・・・式１
本的には図３に示した従来のＰＬＬ回路と共通の構成を
有している。ただし、入力される伝送クロック信号を直
接受ける分周カウンタ41ａは、分周数を変化させること
ができるものが使用されている。一方、位相比較器44に
接続された１対の分周カウンタ42ａ、43は、いずれもそ
の分周数を固定されている。即ち、このＰＬＬ回路にお
いて、分周カウンタ42ａは分周数が１／Ｍである分周回
路であり、分周カウンタ43は分周数が１／Ｎである分周
回路である。ここで、Ｍ、Ｎは、下記の式１を満たすよ
うに設定されている。 ｆ1 ／Ｍ＝ｆ2 ／Ｎ・・・式１
【００２０】以上のように構成されたＰＬＬ回路を備え
るデータ伝送装置においては、ＰＬＬ回路に対して伝送
クロック信号が入力されると、最初に伝送クロック信号
を受ける分周カウンタ41ａにおいて伝送クロック信号が
１／Ｋ分周される。ここで、分周カウンタ41ａの分周数
１／Ｋは変化させることができる。即ち、伝送クロック
信号が通常の状態のときは、例えば１／８分周に調整さ
れ、伝送クロック信号が正スタッフのときには分周数を
１／９分周に、伝送クロック信号が負スタッフのときに
は分周数を１／７分周に調整する。このように、伝送ク
ロックの状態で分周数を調整するので、最終的にＰＬＬ
回路から出力される読み出しクッロク信号に発生するジ
ッタはいわばバイト単位になる。
るデータ伝送装置においては、ＰＬＬ回路に対して伝送
クロック信号が入力されると、最初に伝送クロック信号
を受ける分周カウンタ41ａにおいて伝送クロック信号が
１／Ｋ分周される。ここで、分周カウンタ41ａの分周数
１／Ｋは変化させることができる。即ち、伝送クロック
信号が通常の状態のときは、例えば１／８分周に調整さ
れ、伝送クロック信号が正スタッフのときには分周数を
１／９分周に、伝送クロック信号が負スタッフのときに
は分周数を１／７分周に調整する。このように、伝送ク
ロックの状態で分周数を調整するので、最終的にＰＬＬ
回路から出力される読み出しクッロク信号に発生するジ
ッタはいわばバイト単位になる。
【００２１】更に、上述のような分周カウンタ41ａの分
周数の調整を、適当な間隔をおいて繰り返すことによ
り、ある期間内で発生するジッタを極限まで低減させる
ことができる。
周数の調整を、適当な間隔をおいて繰り返すことによ
り、ある期間内で発生するジッタを極限まで低減させる
ことができる。
【００２２】上記本発明に従うデータ伝送装置におい
て、例えば、伝送クロック信号の周波数ｆ1 が622.08Ｍ
Hz、読み出しクロック信号の周波数ｆ2 が 14.85ＭHzで
あり、分周カウンタ42ａの分周数Ｍが 288、分周カウン
タ43の分周数Ｎが55である場合、読み出しクロック信号
の変動量は、最大 1.6ナノ秒（＝／ｆ1 ）となる。これ
に対して、図３に示したＰＬＬ回路を使用した従来のデ
ータ伝送装置では、読み出しクロック信号の変動量は最
大12.9ナノ秒（＝８／ｆ1 ）である。
て、例えば、伝送クロック信号の周波数ｆ1 が622.08Ｍ
Hz、読み出しクロック信号の周波数ｆ2 が 14.85ＭHzで
あり、分周カウンタ42ａの分周数Ｍが 288、分周カウン
タ43の分周数Ｎが55である場合、読み出しクロック信号
の変動量は、最大 1.6ナノ秒（＝／ｆ1 ）となる。これ
に対して、図３に示したＰＬＬ回路を使用した従来のデ
ータ伝送装置では、読み出しクロック信号の変動量は最
大12.9ナノ秒（＝８／ｆ1 ）である。
【００２３】
【発明の効果】以上説明したように、本発明に係るデー
タ伝送装置は、その独自の構成により読み出しクロック
信号のジッタが効果的に抑圧されるので、信号の伝送品
質を効果的に改善することができる。
タ伝送装置は、その独自の構成により読み出しクロック
信号のジッタが効果的に抑圧されるので、信号の伝送品
質を効果的に改善することができる。
【図１】本発明に係るデータ伝送装置で使用されるＰＬ
Ｌ回路の基本的構成を示す図である。
Ｌ回路の基本的構成を示す図である。
【図２】データ伝送装置の基本的な構成を示す図であ
る。
る。
【図３】図２に示すデータ伝送装置において従来使用さ
れていたＰＬＬ回路の典型的な構成を示す図である。
れていたＰＬＬ回路の典型的な構成を示す図である。
１・・・信号受信部、 ２・・・書込み
信号生成部、３・・・バッファ部、 ４
・・・ＰＬＬ回路、５・・・読み出しクロック信号生成
部、41、41ａ、42、42ａ、43・・・分周カウンタ、44・
・・位相比較器、 45・・・ループフィ
ルタ、46・・・電圧制御水晶発振器
信号生成部、３・・・バッファ部、 ４
・・・ＰＬＬ回路、５・・・読み出しクロック信号生成
部、41、41ａ、42、42ａ、43・・・分周カウンタ、44・
・・位相比較器、 45・・・ループフィ
ルタ、46・・・電圧制御水晶発振器
Claims (1)
- 【請求項１】受信信号から分離したデータ信号を一旦バ
ッファ回路に書込み、該受信信号から抽出した伝送クロ
ック信号からＰＬＬ回路により発生させた読み出しクロ
ック信号に基づいて該バッファ回路からデータを読み出
す方式の受信器を含むデータ伝送装置において、 該ＰＬＬ回路が、該伝送クロックを受ける第１の分周回
路と、該第１分周回路の出力を受ける第２の分周回路
と、該第２分周回路の出力を一方の入力に受ける位相比
較器と、該位相比較器の出力を受けるループフィルタ
と、該ループフィルタの出力を受ける電圧制御発振器
と、該電圧制御発振器の出力から帰還された信号を受
け、その出力を該位相比較器の他方の入力に接続された
第３の分周回路とを備え、該第２および第３の分周回路
がその分周数を固定されており、該第１の分周回路が分
周数を変化させることができるように構成されているこ
とを特徴とするデータ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4116947A JPH05292071A (ja) | 1992-04-09 | 1992-04-09 | データ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4116947A JPH05292071A (ja) | 1992-04-09 | 1992-04-09 | データ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05292071A true JPH05292071A (ja) | 1993-11-05 |
Family
ID=14699673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4116947A Withdrawn JPH05292071A (ja) | 1992-04-09 | 1992-04-09 | データ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05292071A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013197808A (ja) * | 2012-03-19 | 2013-09-30 | Fujitsu Ltd | 位相同期回路および位相比較方法 |
-
1992
- 1992-04-09 JP JP4116947A patent/JPH05292071A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013197808A (ja) * | 2012-03-19 | 2013-09-30 | Fujitsu Ltd | 位相同期回路および位相比較方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596026A (en) | Asynchronous data clock generator | |
| JP3303110B2 (ja) | ディシンクロナイザー及びマッピング・ジッタ除去方法 | |
| US5263057A (en) | Method of reducing waiting time jitter | |
| JPH04142812A (ja) | 位相同期回路 | |
| JPH05505712A (ja) | データの同期化方法と同期回路 | |
| US5276688A (en) | Circuit arrangement for bit rate adjustment | |
| JP2937529B2 (ja) | クロック再生回路 | |
| US7212599B2 (en) | Jitter and wander reduction apparatus | |
| US20030076911A1 (en) | Receiver apparatus in stuffing synchronization system | |
| JPH05292071A (ja) | データ伝送装置 | |
| JP3044853B2 (ja) | デスタッフ回路 | |
| JP2697371B2 (ja) | スタッフ多重通信受信回路 | |
| JPH0575563A (ja) | デスタツフ回路 | |
| JP3313318B2 (ja) | Ｐｌｌ回路 | |
| GB2279522A (en) | Pointer jitter suppression in a desynchronizer | |
| JP2870273B2 (ja) | デスタッフ回路 | |
| JP3102164B2 (ja) | デスタッフ回路 | |
| JPH05130064A (ja) | デスタツフ回路 | |
| JPH05110552A (ja) | データ伝送装置 | |
| JP2952935B2 (ja) | 非同期データ伝送システム | |
| JPH0548562A (ja) | デイジタルデータ送信装置及びそれを用いた送受信システム | |
| JP3097737B2 (ja) | バーストクロック対応メモリ回路 | |
| JP3140285B2 (ja) | データレート変換装置 | |
| JP2580564B2 (ja) | 受信デイスタツフ回路 | |
| JP3949595B2 (ja) | ジッタ抑圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |