JPH05292405A

JPH05292405A - 固体撮像装置

Info

Publication number: JPH05292405A
Application number: JP4092744A
Authority: JP
Inventors: Naoki Yuya; 直毅油谷; Masaaki Kimata; 雅章木股
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-04-13
Filing date: 1992-04-13
Publication date: 1993-11-05
Anticipated expiration: 2016-06-04
Also published as: DE69226164T2; US5444484A; DE69226164D1; EP0565775B1; JP3173851B2; EP0565775A2; EP0565775A3

Abstract

(57)【要約】（修正有）【目的】撮像環境や目的に応じて最適なインタレース
方式を容易に切り替えることができるようなラインアド
レスタイプの固体撮像装置を提供することである。【構成】インタレースの画素選択パルスを発生するイ
ンタレース回路２７Ａと垂直走査線配線の間にフィール
ド蓄積の画素選択信号をフィールド蓄積とフレーム蓄積
に切り替えられるインタレース切り替え回路４０を配し
た。【効果】この発明によるインタレース方式切り替え回
路は外部よりの制御信号によりインタレース方式を切り
替えられるようにして撮像環境や目的に応じた最適なイ
ンタレース方式で撮像できる固体撮像装置を得ることが
可能になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ラインアドレスタイ
プの画素選択動作をする固体撮像装置の画素選択方法に
係わるものである。

【０００２】

【従来の技術】光検出器アレイと検出器からの光信号電
荷を読みだす機構を備えた固体撮像素子は開発が進み、
可視の固体撮像素子はＶＴＲカメラ等に多数使用されて
いる。一方赤外領域の固体撮像素子としては、シリコン
ショットキーバリアダイオードを赤外線の光検出器に用
いたもので百万画素を持つものも開発されていて、十分
に実用に耐え得る画素数と感度が実現されている。

【０００３】固体撮像素子の読みだし方法には種々の方
式が提案されている。大きく分けるとＣＣＤ（Charge C
oupled Device:電荷結合素子) を用いたものと、ＭＯＳ
スイッチを用いたものに分類される。ＣＣＤを用いた代
表的な方式としてインターラインＣＣＤ方式があり、Ｍ
ＯＳスイッチを用いたものにはＭＯＳ方式がある。

【０００４】インターラインＣＣＤは光検出器の横に信
号電荷を転送する垂直ＣＣＤを配置したもので低雑音で
あるが所定の信号電荷を転送するためにはＣＣＤはある
程度以上の面積が必要なため開口率（画素の面積に対す
る検出器の面積の割合）を大きくできず感度が稼げず、
また取り扱える最大電荷量が小さいと言う欠点がある。
一方ＭＯＳ方式は検出器以外はＭＯＳスイッチと配線だ
けなので微細化により開口率を大きくして大きな感度が
得られ、また取り扱える最大電荷量が大きくできるが雑
音が大きいと言う欠点がある。

【０００５】これらインターラインＣＣＤ方式やＭＯＳ
方式の欠点を改善する方式として、インターラインＣＣ
Ｄ方式の垂直ＣＣＤをＣＳＤ（Charge Sweep Device:電
荷掃き寄せ素子) にしたＣＳＤ方式が提案された。ＣＳ
Ｄ方式は低雑音であるＣＣＤ方式の利点を生かしながら
画素の信号の読みだし方式はＭＯＳ方式と同じラインア
ドレスタイプの画素選択動作をし、大きな最大電荷量と
高い開口率を持つ。ＶＴＲカメラ用の可視の固体撮像素
子では低雑音であることを重視し、また種々の感度改善
も行い、現在ではインターラインＣＣＤ方式が主流にな
っている。

【０００６】一方、赤外固体撮像素子では主な用途であ
る室温付近の物体の放射する赤外線の撮像（熱像の撮
像）では、大きな背景光の中の小さな温度変化を検出し
なければならないため、大きな最大電荷量と高い開口率
と低雑音であることが要求されＣＳＤ方式が有用であ
る。赤外線の撮像はその応用分野によって要求される性
能が異なるため赤外線固体撮像素子は、色々な方式や読
みだし方法が混在している。本発明はＣＳＤ方式やＭＯ
Ｓ方式等のラインアドレスタイプの画素選択動作をする
固体撮像素子の画素選択方法に関するものであるので、
代表的な素子としてＣＳＤ方式の赤外固体撮像素子を例
として説明をするが、ＭＯＳ方式等の他のラインアドレ
スタイプの素子や赤外以外の可視等、他の波長域の素子
にも適用は可能である。

【０００７】図４は、従来のショットキバリアダイオー
ドを光検出器としたＣＳＤ方式の赤外固体撮像素子の配
置を示した配置図である。図４において、画素はショッ
トキ接合を用いた光検出部21と垂直方向に電荷を転送す
るＣＳＤ22と光検出部21の電荷信号をＣＳＤ22へ転送す
るトランスファゲート部23より構成される。24は水平方
向に電荷を転送するＣＣＤ方式よりなる水平シフトレジ
スタ、25は外部へ電荷を読み出す出力部、26はトランス
ファゲート（ＴＧ）スキャナ回路、27はインタレース回
路、28はＣＳＤスキャナで一水平ライン上のゲート電極
（ＣＳＤ22とトランスファゲート23の構成要素) が垂直
走査線配線７で電気的に接続されＴＧスキャナ回路26と
インタレース回路27からの読み出しパルスとＣＳＤスキ
ャナ28からの転送パルスが印加できるようになってい
る。また29, 30はＣＳＤ23と水平ＣＣＤ24の間にある蓄
積ゲートと蓄積制御ゲートである。

【０００８】図５は図４に示した赤外固体撮像素子のＶ
−Ｖ断面の構造を示した断面構造図である。図５におい
て１はＰ形Ｓｉ半導体基板、２は白金、パラジュウム、
イリジュウム、もしくは白金珪化物、パラジュウム珪化
物、イリジュウム珪化物等の金属または金属珪化物から
なる金属電極と基板１で形成されるショットキ接合より
なる光電変換層であり、３は光電変換層２の周辺での電
界集中を緩和し、暗電流を防止するためのＮ型領域より
なるガードリングであり、４は光検出部21よりＣＳＤ22
ヘ信号電荷を転送するトランスファゲート部23のＮ＋型
領域で、５，６，はそれぞれ垂直シフトレジスタを構成
するＣＳＤのＮ形埋め込みチャネルとゲート電極であ
る。ゲート電極６はトランスファゲートの電極とＣＳＤ
の転送電極を兼ねている。７はアルミ配線よりなる垂直
走査線配線、８はシリコン酸化膜よりなる素子分離及び
絶縁のためのフィールド絶縁膜、９，10は酸化膜等より
なる層間絶縁膜、11は光電変換層２の上に層間絶縁膜10
を挟んで形成され光電変換層２を透過した赤外光を反射
して光電変換層２に再入射させるためのアルミ反射膜で
ある。

【０００９】次に動作について図４及び図５を参照して
説明する。Ｐ形Ｓｉ半導体基板１の裏面（図の下側）よ
り入射した赤外光は、ショットキ接合の光電変換層２に
到達し、そこで光電変換されて信号電荷が生じる。この
信号電荷はショットキ接合に蓄積される。蓄積された信
号電荷はゲート電極６にＴＧスキャナ回路26とインタレ
ース回路27からの読み出しパルスを印加することにより
Ｎ形埋め込みチャネル５へ転送される。ショットキ接合
の光電変換層２は読み出しパルス印加時に信号電荷を読
み出すと同時に読み出しパルスの電圧に応じた電圧まで
リセットされる。リセット後、次に読み出されるまで光
電変換層２は光信号電荷を検出し蓄積する。

【００１０】ＣＳＤ方式ではまずＴＧスキャナ回路26と
インタレース回路27により垂直走査線配線７が選択され
る。この選択された垂直走査線配線７につながる一水平
ライン上のゲート電極６に読み出しパルスが印加され一
水平ラインの光信号電荷がＮ形埋め込みチャネル５へ転
送される。フィールド蓄積モードで動作するインタレー
ス回路では同時に隣合う２ラインの垂直走査線配線７が
選択される。この同時に選択される垂直走査線配線７の
ペアはフィールド毎に交互に変更される。２個の選択画
素からの信号電荷は混ざりＣＳＤチャネル全体に広が
る。次にＣＳＤスキャナ回路28より垂直転送パルスを垂
直走査線配線７を通しゲート電極６に印加することによ
りＣＳＤチャネル全体に広がった信号電荷は垂直方向に
転送され蓄積ゲート29に集められ一時的に蓄積される。
ＣＳＤスキャナの垂直転送パルスは、例えばＣＣＤで一
般に使われている４相のクロックパルスでよい。この電
荷掃き寄せ動作は水平ＣＣＤ24が動作している水平走査
期間中に行う。掃き寄せ動作で蓄積ゲート29に集められ
た信号電荷は次の水平帰線期間に水平ＣＣＤ24に転送さ
れる。次に水平シフトレジスタのＣＣＤにより信号電荷
は水平方向へ転送され出力25から一水平ラインの映像信
号として外部へ読み出される。次にＴＧスキャナ回路26
とインタレース回路27で選択する垂直走査線配線７のペ
アを一段ずらして読み出しパルスを印加し同様な動作を
繰り返すことにより１フィールドの画面の映像出力（こ
れをＡフィールドの画面と呼ぶことにする）を得る。次
のフィールドでは垂直走査線配線７のペアを変えて同様
な動作を行いＡフィールドの画面の走査線の間を埋める
画面（これをＢフィールドの画面と呼ぶ）を得て、Ａフ
ィールドとＢフィールドの画面で１フレームの画面がＴ
Ｖモニタ上に表示される。（通常のＮＴＳＣ方式のＴＶ
は上記のように２フィールドで１フレームが構成され
る。）

【００１１】上記のようにゲート電極６がトランスファ
ゲートの電極と転送ゲートの電極を兼ねている場合は、
垂直転送パルスが印加されている時にトランスファゲー
トが開かないようにトランスファゲートのしきい値電圧
は少なくとも垂直転送パルスの「Ｈ」レベルの電圧以上
になるよう設定しなければならい。なお、アルミ反射膜
11は、光電変換層２で吸収されずに透過した赤外光を反
射して光電変換層２へ再入射させ感度の向上を図るもの
である。

【００１２】フィールド蓄積モードでのインタレース動
作では同時に隣合う２ラインの垂直走査線配線７が選択
され、そのペアがフィールド毎に変わるので検出部21は
１フィールドの間信号電荷を蓄積する。

【００１３】一方フレーム蓄積モードのインタレース動
作もある。フレーム蓄積モードでは垂直走査線配線は１
本ずつ選択される。まずＡフィールドで１本おきに垂直
走査線配線が順次選択され、ＢフィールドではＡフィー
ルドの間を埋めるようにＡフィールドで選択されなかっ
た垂直走査線配線が選択される。そのため検出部21は１
フレームの間信号電荷を蓄積する。フィールド蓄積モー
ドのインタレース回路27もフレーム蓄積モードのインタ
レース回路27も通常のＭＯＳ回路で構成可能である。

【００１４】図６にフィールド蓄積モードのインタレー
ス回路27ａの一例を示す。ＴＧスキャナ回路26からイン
タレース回路27ａへの出力配線51（Ｔ１，Ｔ２）は垂直
走査線配線52 (Ｌ０〜４）の２本に対して１本の割合で
ある。インタレース回路27ａは通常のＮチャネルのエン
ハンスメントＭＯＳトランジスタ（ＱＥ，ＱＦ，ＱＧ，
ＱＨ）で構成される。

【００１５】次にラインアドレス動作について説明す
る。ＴＧスキャナ回路26とインタレース回路27ａは水平
帰線期間に駆動する。ＴＧスキャナ26は出力配線51に順
次電圧Ｖ_TGの選択パルスを印加する。選択パルスが出る
前はすべてのＴＧスキャナ26の出力配線51はＶ_TGより低
電圧のＶ_CRの電圧に保たれ、垂直走査線配線52 (Ｌ０〜
４）はＶ_CRで決まるレベルにリセットされている。画素
選択パルスが出るとＴＧスキャナ26の１ラインの出力配
線51にＶ_TGの電圧が印加される。それ以外の出力配線に
はＶ_CRの低電圧に保たれている。

【００１６】今ここで、Ａフィールドの場合の動作を説
明する。ＡフィールドではφFAが「Ｈ」レベルでφFBが
「Ｌ」レベルなのでトランジスタスイッチＱＦとＱＧは
開き、ＱＥとＱＨは閉じている。まずＴＧスキャナ26の
Ｔ１の出力配線51にＶ_TGの画素選択パルスが印加される
と、垂直走査線配線52のＬ１とＬ２のペアにＶ_TGで決ま
る電圧が印加され、それ以外の垂直走査線配線52はＶ_CR
で決まるレベルにある。次にＴＧスキャナが１段進み、
Ｔ１がＶ_CRになりＴ２がＶ_TGになると、こんどはＬ３と
Ｌ４のペアにＶ_TGが印加されるが、それ以外の垂直走査
線配線はＶ_CRで決まるレベルになる。このようにして画
素選択パルスが印加される垂直走査線のペアが順次シフ
トしていく。ＴＧスキャナ26は終段までシフトすると、
また初段にもどり、こんどはＢフィールドになる。Ｂフ
ィールドではφFBが「Ｈ」レベルでφFAが「Ｌ」レベル
になるのでトランジスタスイッチＱＥとＱＨは開き、Ｑ
ＦとＱＧは閉じる。従って、ＴＧスキャナの出力配線Ｔ
１に画素選択パルスが印加されると、垂直走査線配線Ｌ
０とＬ１のペアがＶ_TGになり、Ｔ２に画素選択パルスが
印加されると、Ｌ２とＬ３のペアがＶ_TGになる。このよ
うにＢフィールドではＡフィールドと異なるペアが選択
されていく。

【００１７】一方フレーム蓄積動作をするためには、Ａ
フィールドの時はＴ１の選択パルスでＬ０のみ選択さ
れ、Ｔ２の選択パルスでＬ２のみ選択され、Ｂフィール
ドの時はＴ１の選択パルスでＬ１のみ選択され、Ｔ２の
選択パルスでＬ３のみ選択されるようにインタレース回
路27ａを構成する必要がある。

【００１８】図７にフレーム蓄積モードのインタレース
回路27ｂの一例を示す。ＴＧスキャナ回路26からインタ
レース回路27ｂへの出力配線51（Ｔ１，Ｔ２）は垂直走
査線配線52（Ｌ１〜４）の２本に対して１本の割合であ
る。インタレース回路27ｂは通常のＮチャネルのエンハ
ンスメントＭＯＳトランジスタ（ＱＪ，ＱＫ，ＱＬ，Ｑ
Ｍ）で構成される。次にラインアドレス動作について説
明する。ＴＧスキャナ回路26とインタレース回路27ｂは
水平帰線期間に駆動する。ＴＧスキャナ26は出力配線51
に順次電圧Ｖ_TGの選択パルスを印加する。選択パルスが
出る前はすべてのＴＧスキャナ26の出力配線51はＶ_TGよ
り低電圧のＶ_CRの電圧に保たれ、垂直走査線配線 (Ｌ１
〜４）はＶ_CRで決まるレベルにリセットされている。画
素選択パルスが出るとＴＧスキャナ26の１ラインの出力
配線にＶ_TGの電圧が印加される。それ以外の出力配線に
はＶ_CRの低電圧に保たれている。

【００１９】今ここで、Ａフィールドの場合の動作を説
明する。ＡフィールドではφFAが「Ｈ」レベルでφFBが
「Ｌ」レベルなのでトランジスタスイッチＱＬとＱＫは
開き、ＱＪとＱＭは閉じている。従ってＬ２，Ｌ４はＴ
１，Ｔ２にそれぞれ接続され、Ｌ１，Ｌ３はＶ_CRの電源
に接続される。まずＴＧスキャナ26のＴ１の出力配線51
にＶ_TGの画素選択パルスが印加されると、垂直走査線配
線52のＬ２にＶ_TGで決まる電圧が印加され、それ以外の
垂直走査線配線52はＶ_CRで決まるレベルになっている。
次にＴＧスキャナ26が１段進み、Ｔ１がＶ_CRになりＴ２
がＶ_TGになると、こんどはＬ４にＶ_TGが印加されるが、
それ以外の垂直走査線配線52はＶ_CRで決まるレベルにな
る。このようにして画素選択パルスが印加される垂直走
査線配線52が一本おきに順次シフトしていく。ＴＧスキ
ャナ26は終段までシフトすると、また初段にもどり、こ
んどはＢフィールドになる。ＢフィールドではφFBが
「Ｈ」レベルでφFAが「Ｌ」レベルになるのでトランジ
スタスイッチＱＪとＱＭは開き、ＱＫとＱＬは閉じる。
従って、Ｌ１，Ｌ３はＴ１，Ｔ２にそれぞれ接続され、
Ｌ２，Ｌ４等はＶ_CRの電源に接続される。ＴＧスキャナ
26の出力配線51のＴ１に画素選択パルスが印加される
と、垂直走査線配線Ｌ１のみがＶ_TGになり、Ｔ２に画素
選択パルスが印加されると、Ｌ２のみがＶ_TGになる。こ
のようにＢフィールドではＡフィールドで選択できなか
った垂直走査線配線が順次選択されていく。

【００２０】

【発明が解決しようとする課題】前述したように、ＣＳ
Ｄ方式やＭＯＳ方式ではインタラインＣＣＤ方式のよう
に垂直電荷転送素子の最大電荷転送量で飽和電荷量が決
まることはなく、飽和電荷量は検出器の電荷蓄積容量で
決まるため大きな飽和電荷量が実現できる。従ってＣＳ
Ｄ方式やＭＯＳ方式ではフィールド蓄積動作をすること
により大きな飽和電荷量が得られる。つまりフィールド
蓄積動作では１回に２本の垂直走査線の配線のペアが選
択され２画素分の信号が混合して読みだされるため飽和
電荷量は２画素分の検出器の電荷蓄積容量で決まるから
である。一方フレーム蓄積動作では１回には１本の検出
器のみが選択されるので飽和電荷量はフィールド蓄積の
場合の半分になる。

【００２１】赤外固体撮像素子は室温付近の環境で物体
の熱像の撮像に使用されることが多い。室温程度の背景
が放射する赤外線の量は大きいので、室温背景での撮像
では背景信号量が非常に大きくなる。従ってこの場合、
赤外固体撮像素子は大きな背景信号でも出力が飽和しな
いように、大きな飽和電荷量を持つことが要求される。
そのため室温背景の熱像の撮像にはフィールド蓄積のイ
ンタレース動作がよく使用される。一方フレーム蓄積の
インタレース動作の方が有利になる環境条件の場合があ
る。例えば背景の温度が低く背景信号量がさほど大きく
ない環境で小さなターゲットを検出しなければならない
時などである。この場合背景信号量は大きくないのでフ
レーム蓄積の飽和電荷量の小ささは問題にはならない。
もし検出しようとするターゲットが遠方にあり画素サイ
ズ以下の像しか結ばない場合、２画素混合読みだしのフ
ィールド蓄積の場合ターゲットの信号は２画素分の背景
信号にまぎれてしまうが、フレーム蓄積ではターゲット
の信号は１画素分の背景信号と混ざるだけである。その
ためフレーム蓄積の方がフィールド蓄積より、ターゲッ
トの像が結んでいる画素の信号と他の画素の信号を容易
に識別できる。以上のように赤外線の撮像では一般に飽
和電荷量の大きなフィールド蓄積のインタレース動作が
有利であるが撮像環境や目的によってはフレーム蓄積の
インタレースの方が有利な場合がある。またインタレー
ス動作をしないノンインタレース動作が有利な場合も考
えられる。また赤外線の場合で説明したが可視や紫外線
等他の波長域の固体撮像素子でも撮像環境や目的によっ
て有利なインタレース方式は異なる。

【００２２】以上のように固体撮像素子のインタレース
方式は、その撮像環境や目的により最適なインタレース
方式が異なる。ところが従来のラインアドレスタイプの
固体撮像素子は、インタレース動作が画素選択回路の回
路構成で決まるため予想される撮像環境や目的に応じて
最適なインタレース方式を決めて画素選択回路を設計す
る。そのため撮像環境や目的の変化に対応できなかっ
た。

【００２３】この発明は従来のこのような問題点を解消
するためになされたもので、その目的とするところは、
外部からの制御信号でインタレースの方式を容易に切り
替えることができる画素選択回路を提供することによ
り、撮像環境や目的に応じて最適なインタレース方式を
容易に切り替えることができるようなラインアドレスタ
イプの固体撮像装置を提供することである。

【００２４】

【課題を解決するための手段】前記目的を達成するため
に、この発明に係わるラインアドレスタイプの固体撮像
装置は、画素選択パルスを一段ずつ順次出力するＴＧス
キャナからの画素選択パルスをフィールド蓄積モードの
インタレースの画素選択パルスにするインタレース回路
と垂直走査線配線の間にフィールド蓄積の画素選択信号
をフィールド蓄積とフレーム蓄積に切り替えられるイン
タレース切り替え回路を配し、外部よりの制御信号によ
りフィールド蓄積モードのインタレースの画素選択パル
スをフィールド蓄積モードかフレーム蓄積モードに切り
替えることができる構成である。インタレース切り替え
回路の基本的な構成はフィールド蓄積のインタレース回
路の出力配線と垂直走査線配線の間にトランジスタ（Ｔ
ｒ）回路があり、フィールド蓄積モードの時はインタレ
ース回路の出力配線と垂直走査線配線の間のＴｒのゲー
トが開きそれらが接続されるようになっており、またフ
レーム蓄積モードの時はインタレース回路の出力配線と
垂直走査線配線は一つおきに接続されるようにＴｒのゲ
ートが開閉し、接続されない垂直走査線配線は非選択の
電圧に固定されるように非選択の電源との間のゲートが
開くようになっていてフィールド毎に接続／非接続が切
り替わる構成である。

【００２５】前記目的を達成するために、この発明に係
わるラインアドレスタイプの固体撮像装置は、画素選択
パルスを一段ずつ順次出力するＴＧスキャナからの画素
選択パルスを、フレーム蓄積モードのインタレースの画
素選択パルスにするインタレース回路と、垂直走査線配
線の間に、フレーム蓄積の画素選択信号をフィールド蓄
積とフレーム蓄積に切り替えられるインタレース切り替
え回路を配し、外部よりの制御信号によりフレーム蓄積
モードのインタレースの画素選択パルスをフィールド蓄
積モードかフレーム蓄積モードに切り替えることができ
るようにした。インタレース切り替え回路の基本的な構
成はフレーム蓄積のインタレース回路の出力配線と垂直
走査線配線の間にトランジスタ回路があり、フレーム蓄
積モードの時はインタレース回路の出力配線と垂直走査
線配線の間のトランジスタのゲートが開きそれらが接続
されるようになっており、またフィールド蓄積モードの
時は、インタレース回路の出力配線のうち画素選択パル
スが順次印加される出力配線の組（一本おきに配置され
ている）は水平ラインに接続され、その時その接続され
るインタレース回路の出力配線一本に対し２本の隣合う
水平ラインが接続されるようにトランジスタのゲートが
開閉し、次のフィールドでは前フィールドで画素選択パ
ルスが印加されなかったインタレース回路の出力配線の
組が水平ラインに接続され、その時接続されるインタレ
ース回路の出力配線一本に対し前フィールドとは異なっ
た組合せの２本の隣合う水平ラインが接続されるように
トランジスタのゲートが開閉するようになっている。

【００２６】

【作用】この発明によるインタレース方式切り替え回路
は外部よりの制御信号によりインタレース方式を切り替
えられるようにして撮像環境や目的に応じた最適なイン
タレース方式で撮像できる固体撮像装置を得ることが可
能になる。

【００２７】

【実施例】以下、この発明に係わる赤外固体撮像装置の
実施例につき、図１、図２を参照して詳細に説明する。実施例１．図１は、この発明の一実施例を適用した赤外
固体撮像装置の配置を示した図である。画素部の構造は
従来と同じであるので画素部の断面構造図は従来の図５
と同じである。図１に示す実施例構成において前記図
４、図５に示す従来例構成と同一符号は同一または相当
部分を示している。

【００２８】すなわち、これらの図１に示す実施例の赤
外固体撮像装置においても、符号21はショットキ接合を
用いた光検出部であり、22は垂直方向に電荷を転送する
ＣＳＤ、23はトランスファゲート、24は水平方向に電荷
を転送するＣＣＤ方式よりなる水平シフトレジスタ、25
は外部へ電荷を読み出す出力部、26はトランスファゲー
ト（ＴＧ）スキャナ回路、27Ａはインタレース回路、28
はＣＳＤスキャナである。一水平ライン上のゲート電極
（ＣＳＤ22とトランスファゲート23の構成要素) は垂直
走査線配線７で電気的に接続されＴＧスキャナ回路26と
インタレース回路27Ａからの読み出しパルスとＣＳＤス
キャナ28からの転送パルスが印加できるようになってい
る。図１ではインタレース回路27と垂直走査線配線７の
間にインタレース切り替え回路40が配置されている。

【００２９】図１での基本的な動作は従来例の図４，図
５で説明したものと同じなので省略する。従来との違い
はインタレース切り替え回路40を追加したことである。
インタレース切り替え回路40の基本的な構成はフィール
ド蓄積のインタレース回路の出力配線と垂直走査線配線
の間にトランジスタ回路があり、フィールド蓄積モード
の時はインタレース回路27Ａの出力配線と垂直走査線配
線７の間のトランジスタのゲートが開きそれらが接続さ
れるようになっており、またフレーム蓄積モードの時は
インタレース回路27Ａの出力配線と垂直走査線配線７は
一つおきに接続されるようにトランジスタのゲートが開
閉し、接続されない垂直走査線配線７は非選択の電圧に
固定されるように非選択の電源との間のゲートが開くよ
うになっていてフィールド毎に接続／非接続が切り替わ
るようになっている。

【００３０】図２に本発明のインタレース方式を決める
回路の回路構成の一実施例を示す。図２においてＱＥ，
ＱＦ，ＱＧ，ＱＨのＭＯＳＴｒで構成されるインタレー
ス回路は図６と同じで、図６で垂直走査線配線52のＬ
１，Ｌ２，Ｌ３に接続されていたトランジスタＱＥ，Ｑ
Ｆ，ＱＧ，ＱＨのドレインにつながるインタレース回路
27Ａの出力配線52のＡ１，Ａ２，Ａ３の先に新たにＱ１
〜11のトランジスタで構成されるインタレース切り替え
回路40が追加されている。インタレース回路27Ａの出力
配線52のＡ１，Ａ２，Ａ３等には、図６の52のＬ１，Ｌ
２，Ｌ３等と同じく、フィールド蓄積のインタレース方
式に対応した画素選択パルスが出力される。53ａ，53ｂ
に示すＦＩ，ＦＲはインタレースの方式をフィールド蓄
積とフレーム蓄積とに切り替えるための制御ピンであ
る。51に示すＴ１，Ｔ２はＴＧスキャナ回路26の出力配
線、Ｌ０〜４は垂直走査線配線52ａである。

【００３１】次にインタレース切り替え動作について説
明する。フィールド蓄積の場合は53ａのＦＩを「Ｈ」
に、53ｂのＦＲを「Ｌ」にする。この場合Ｑ１とＱ５と
Ｑ７が開き、Ｑ２とＱ９とＱ11が閉じる。Ａフィールド
の場合φFAが「Ｈ」レベルでφFBが「Ｌ」レベルなので
トランジスタスイッチＱＦとＱＧは開き、ＱＥとＱＨは
閉じている。まずＴＧスキャナ26のＴ１の出力配線にＶ
_TGの画素選択パルスが印加されると、インタレース回路
27Ａの出力配線Ａ１とＡ２がＶ_TGで決まる電圧が印加さ
れ、それ以外の出力配線はＶ_CRで決まるレベルにある。
Ｑ１とＱ５とＱ７が開いているので垂直走査線配線Ｌ１
とＬ２のペアにＶ_TGの画素選択パルスが印加され、他の
走査線配線はＶ_CRのレベルに保たれる。次にＴＧスキャ
ナ26が１段進み、Ｔ１がＶ_CRになりＴ２がＶ_TGになる
と、こんどはＡ３と図示しないＡ４にＶ_TGが印加され、
それ以外の出力配線はＶ_CRで決まるレベルになる。従っ
て走査線配線Ｌ３とＬ４のペアにＶ_TGの画素選択パルス
が印加される。このようにして画素選択パルスが印加さ
れる垂直走査線のペアが順次シフトしていく。ＴＧスキ
ャナ26は終段までシフトすると、また初段にもどり、こ
んどはＢフィールドになる。

【００３２】ＢフィールドではφFBが「Ｈ」レベルでφ
FAが「Ｌ」レベルになるのでトランジスタスイッチＱＥ
とＱＨは開き、ＱＦとＱＧは閉じる。従って、ＴＧスキ
ャナ26の出力配線Ｔ１に画素選択パルスが印加される
と、インタレース回路27Ａの出力配線Ａ０とＡ１がＶ_TG
になりＱ１，Ｑ５，Ｑ７等のトランジスタが開いている
ので垂直走査線配線Ｌ０とＬ１のペアがＶ_TGになる。Ｔ
２に画素選択パルスが印加されると、同様にＬ２とＬ３
のペアがＶ_TGになる。このようにＢフィールドではＡフ
ィールドと異なるペアが選択されていく。

【００３３】一方フレーム蓄積動作ではＦＩを「Ｌ」
に、ＦＲを「Ｈ」にする。この場合Ｑ２とＱ９とＱ11が
開き、Ｑ１とＱ５とＱ７が閉じる。Ａフィールドの場合
φFAが「Ｈ」レベルでφFBが「Ｌ」レベルなのでトラン
ジスタスイッチＱＦとＱＧは開き、ＱＥとＱＨは閉じて
いる。まずＴＧスキャナ26のＴ１の出力配線にＶ_TGの画
素選択パルスが印加されると、インタレース回路27Ａの
出力配線のＡ１とＡ２にＶ_TGで決まる電圧が印加され
る。それ以外の出力配線はＶ_CRで決まるレベルにある。
この場合Ｑ１が閉じているのでＡ２の選択パルスは閉ざ
される。Ａ１の選択パルスは１段上のＱ２とＱ６（φFA
が「Ｈ」レベルなので開いている）を通しＬ０に印加さ
れる。他の走査配線はＱ８につながるものは（Ｌ１，Ｌ
３等）Ｑ８とＱ９を通してＶ_CRのレベルに保たれ、Ｑ10
につながるもの例えばＬ２等はＡ３等がＶ_CRのレベルな
のでＱ２とＱ６を通してＶ_CRのレベルに保たれる。次に
ＴＧスキャナ26が１段進み、Ｔ１がＶ_CRになりＴ２がＶ
_TGになると、こんどはＡ３とＡ４にＶ_TGが印加され、そ
れ以外の出力配線はＶ_CRで決まるレベルになる。従って
走査線配線Ｌ２にＶ_TGの画素選択パルスが印加され、そ
れ以外の走査線配線はＶ_CRのレベルになる。このように
ＡフィールドではＱ８につながる走査線配線（Ｌ１，Ｌ
３等）はＱ８とＱ９を通してＶ_CRのレベルに保たれ、そ
の間の走査線配線（Ｌ０，Ｌ２，Ｌ４等）はＱ２とＱ６
を通してＡ１，Ａ３等につながり画素選択パルスが順次
シフトして印加されていく。ＴＧスキャナ26は終段まで
シフトすると、また初段にもどり、こんどはＢフィール
ドになる。

【００３４】ＢフィールドではＱ10につながる走査線配
線（Ｌ０，Ｌ２，Ｌ４等）はＱ10とＱ11を通してＶ_CRの
レベルに保たれ、その間の走査線配線（Ｌ１，Ｌ３等）
はＱ３とＱ４を通してＡ１，Ａ３等の画素選択パルスが
順次シフトして印加されていく。

【００３５】このようにＢフィールドではＡフィールド
と異なる垂直走査線配線が選択されていく。なおＱ３，
Ｑ４はインタレース回路27Ａの出力配線52と走査線配線
を接続するトランジスタの数がＡフィールドとＢフィー
ルドで異ならないように入れたもので動作としてはＱ３
とＱ４の組は一個のトランジスタと同じ働きをする。

【００３６】以上のように本発明でのインタレース切り
替え回路では外部よりＦＩ，ＦＲの２ピンの「Ｈ」，
「Ｌ」を切り替えることによりフィールド蓄積の画素選
択信号をフィールド蓄積とフレーム蓄積に切り替えられ
る。

【００３７】このように、この発明によればラインアド
レスタイプの固体撮像素子において、画素選択パルスを
順次出力するＴＧスキャナからの画素選択パルスをフィ
ールド蓄積モードのインタレースの画素選択パルスにす
るインタレース回路と垂直走査線配線の間にフィールド
蓄積の画素選択信号をフィールド蓄積とフレーム蓄積に
切り替えられるインタレース切り替え回路を配し、外部
よりの制御信号によりフィールド蓄積モードのインタレ
ースの画素選択パルスをフィールド蓄積モードかフレー
ム蓄積モードに切り替えることができるようにしたの
で、撮像環境や目的に応じた最適なインタレース方式で
撮像できる固体撮像装置を得ることが可能になった。

【００３８】なお上記実施例ではフィールド蓄積のイン
タレース回路27Ａと垂直走査線配線52ａの間にフィール
ド／フレームインタレース切り替え回路40を配置したも
のについて説明したが、インタレース回路27Ａがフレー
ム蓄積をするよう構成されていてインタレース回路と垂
直走査線配線の間にフィールド／フレームインタレース
切り替え回路を配置したものでもよい。この場合インタ
レース切り替え回路の基本的な構成はフレーム蓄積のイ
ンタレース回路の出力配線52と垂直走査線配線52ａの間
にトランジスタ回路があり、フレーム蓄積モードの時は
インタレース回路の出力配線と垂直走査線配線52ａの間
のトランジスタのゲートが開きそれらが接続されるよう
になっており、また出力配線52と垂直走査線配線52ａの
間にトランジスタ回路があり、またフィールド蓄積モー
ドの時は、インタレース回路の出力配線のうち画素選択
パルスが順次印加される出力配線の組（一本おきに配置
されている）は水平ラインに接続され、その時その接続
されるインタレース回路の出力配線一本に対し２本の隣
合う水平ラインが接続されるようにトランジスタのゲー
トが開閉し、次のフィールドでは前フィールドで画素選
択パルスが印加されなかったインタレース回路の出力配
線の組が水平ラインに接続され、その時接続されるイン
タレース回路の出力配線一本に対し前フィールドとは異
なった組合せの２本の隣合う水平ラインが接続されるよ
うにトランジスタのゲートが開閉するようになってい
る。

【００３９】図３に本発明のインタレース方式を決める
回路の回路構成の一実施例を示す。図３においてＱＪ，
ＱＫ，ＱＬ，ＱＭのＭＯＳＴｒで構成されるインタレー
ス回路27Ｂは図７と同じで、図７で垂直走査線配線52に
示すＬ１，Ｌ２，Ｌ３，Ｌ４等に接続されていたトラン
ジスタＱＪ，ＱＫ，ＱＬ，ＱＭのドレインにつながるイ
ンタレース回路27Ｂの出力配線52に示すＡ１，Ａ２，Ａ
３，Ａ４の先に新たにＱ21〜28のトランジスタで構成さ
れるインタレース切り替え回路40ａが追加されている。
インタレース回路27Ｂの出力配線52のＡ１，Ａ２，Ａ
３，Ａ４等には、図７の52に示すＬ１，Ｌ２，Ｌ３，Ｌ
４等と同じく、フレーム蓄積のインタレース方式に対応
した画素選択パルスが出力される。53ａ，53ｂに示すＦ
Ｉ，ＦＲはインタレースの方式をフィールド蓄積とフレ
ーム蓄積とに切り替えるための制御ピンである。Ｔ１，
Ｔ２はＴＧスキャナ回路の出力配線51、Ｌ０〜４は垂直
走査線配線52ａである。

【００４０】次にインタレース切り替え動作について説
明する。フィールド蓄積の場合はＦＩを「Ｈ」に、ＦＲ
を「Ｌ」にする。この場合Ｑ26とＱ28が開き、Ｑ25とＱ
27が閉じる。Ａフィールドの場合φFAが「Ｈ」レベルで
φFBが「Ｌ」レベルなのでトランジスタスイッチＱＬと
ＱＫは開き、ＱＪとＱＭは閉じている。またＱ22とＱ23
は開き、Ｑ21とＱ24は閉じている。まずＴＧスキャナ26
のＴ１の出力配線にＶ_TGの画素選択パルスが印加される
と、インタレース回路27Ａの出力配線Ａ２にＶ_TGで決ま
る電圧が印加され、それ以外の出力配線はＶ_CRで決まる
レベルにある。Ｑ22とＱ26が開いているので出力配線Ａ
２と垂直走査線配線Ｌ１が接続され、またＱ23とＱ28も
開いているので出力配線Ａ２は垂直走査線配線Ｌ２にも
接続される。従って垂直走査線配線Ｌ１とＬ２のペアに
出力配線Ａ２からのＶ_TGの画素選択パルスが印加され、
他の走査線配線はＶ_CRのレベルに保たれる。（Ｌ３，Ｌ
４はＡ４に接続されている）次にＴＧスキャナ26が１段
進み、Ｔ１がＶ_CRになりＴ２がＶ_TGになると、こんどは
Ａ４にＶ_TGが印加され、それ以外の出力配線はＶ_CRで決
まるレベルになる。従って走査線配線Ｌ３とＬ４のペア
にＶ_TGの画素選択パルスが印加される。このようにして
画素選択パルスが印加される垂直走査線のペアが順次シ
フトしていく。ＴＧスキャナ26は終段までシフトする
と、また初段にもどり、こんどはＢフィールドになる。

【００４１】ＢフィールドではφFBが「Ｈ」レベルでφ
FAが「Ｌ」レベルになるのでトランジスタスイッチＱＪ
とＱＭは開き、ＱＫとＱＬは閉じる。またＱ21とＱ24は
開き、Ｑ22とＱ23は閉じている。Ｑ21とＱ24とＱ26とＱ
28が開いているので出力配線Ａ１は垂直走査線配線Ｌ０
とＬ１のペアに接続され、出力配線Ａ３は垂直走査線配
線Ｌ２とＬ３のペアに接続されている。まずＴＧスキャ
ナ26のＴ１の出力配線にＶ_TGの画素選択パルスが印加さ
れると、インタレース回路27Ａの出力配線Ａ１にＶ_TGで
決まる電圧が印加され、それ以外の出力配線はＶ_CRで決
まるレベルにある。従って垂直走査線配線Ｌ０とＬ１の
ペアに出力配線Ａ１からのＶ_TGの画素選択パルスが印加
され、他の走査線配線はＶ_CRのレベルに保たれる。次に
ＴＧスキャナ26が１段進み、Ｔ１がＶ_CRになりＴ２がＶ
_TGになると、こんどはＡ３にＶ_TGが印加され、それ以外
の出力配線はＶ_CRで決まるレベルになる。従って走査線
配線Ｌ２とＬ３のペアにＶ_TGの画素選択パルスが印加さ
れる。このようにして画素選択パルスが印加される垂直
走査線のペアが順次シフトしていく。このようにＢフィ
ールドではＡフィールドと異なるペアが選択されてい
く。

【００４２】一方フレーム蓄積動作ではＦＩを「Ｌ」
に、ＦＲを「Ｈ」にする。この場合Ｑ25とＱ27が開き、
Ｑ26とＱ28が閉じる。従って出力配線Ａ１はＴｒＱ25を
通して垂直走査線配線Ｌ１に接続され、出力配線Ａ２は
ＴｒＱ27を通して垂直走査線配線Ｌ２に接続される。同
様にＡ３はＬ３に接続されＡ４はＬ４に接続される。従
ってこの様にフレーム蓄積のインタレース回路27Ａの出
力が垂直走査線配線にそのまま接続されるのでフレーム
蓄積動作が可能になる。

【００４３】以上のように本発明でのインタレース切り
替え回路では外部よりＦＩ，ＦＲの２ピンの「Ｈ」，
「Ｌ」を切り替えることによりフレーム蓄積の画素選択
信号をフィールド蓄積とフレーム蓄積に切り替えられ
る。

【００４４】なお上記実施例においては、光検出器がシ
ョットキ接合の赤外線光検出器で、垂直方向の読み出し
がＣＳＤ方式である場合について述べたが、検出器は他
の種類のものでもよく、また他の波長域（例えば可視
光）の検出器でもよく、また読みだし方式はＭＯＳ方式
（光検出器の出力にMOS-Trを付けて、そのON/OFFによっ
て信号読み出しを行う方式) など他のラインアドレスタ
イプのものでもよい。

【００４５】

【発明の効果】このように、この発明によればラインア
ドレスタイプの固体撮像素子において、画素選択パルス
を順次出力するＴＧスキャナからの画素選択パルスをフ
レーム蓄積モードのインタレースの画素選択パルスにす
るインタレース回路と垂直走査線配線の間にフレーム蓄
積の画素選択信号をフィールド蓄積とフレーム蓄積に切
り替えられるインタレース切り替え回路を配し、外部よ
りの制御信号によりフレーム蓄積モードのインタレース
の画素選択パルスをフィールド蓄積モードかフレーム蓄
積モードに切り替えることができるようにしたので、撮
像環境や目的に応じた最適なインタレース方式で撮像で
きる固体撮像装置を得ることが可能になった。

【図面の簡単な説明】

【図１】本発明の一実施例による赤外固体撮像装置の配
置を示した図。

【図２】本発明によるインタレース切り替え回路とイン
タレース回路の回路構成の一実施例を示す図。

【図３】本発明による他の実施例のインタレース切り替
え回路とインタレース回路の回路構成を示す図。

【図４】従来の赤外固体撮像装置の配置を示した図と主
要部分の断面図。

【図５】従来の赤外固体撮像装置の主要部分の断面図。

【図６】従来のフィールド蓄積のインタレース動作のみ
が可能なインタレース回路の回路構成図。

【図７】従来のフレーム蓄積のインタレース動作のみが
可能なインタレース回路の回路構成図。

【符号の説明】

１Ｐ形Ｓｉ半導体基板２金属薄膜層３ガードリング４トランスファゲートのＮ＋領域５ＣＳＤのＮ形埋め込みチャネル６ＣＳＤのゲート電極７走査線配線８フィールド絶縁膜９層間絶縁膜 10 層間絶縁膜 11 Ａ１反射膜 21 光検出器 22 ＣＳＤ 23 トランスファゲート 24 ＣＣＤ水平シフトレジスタ 25 出力部 26 トランスファゲートスキャナ 27,27A,27B,27a,27b インタレース回路 28 ＣＳＤスキャナ 29 蓄積ゲート 30 蓄積制御ゲート 40,40a インタレース切り替え回路 51 出力配線 52 出力配線 52a 垂直走査線配線

Claims

【特許請求の範囲】

【請求項１】２次元のアレイ状に配置された光検出器
と、上記光検出器に蓄積された光信号電荷を読み出すた
めの選択パルスを出力するＴＧスキャナ回路と、上記Ｔ
Ｇスキャナ回路からの選択パルスをフィールド蓄積モー
ドの選択パルスに変換するインタレース回路と、上記イ
ンタレース回路の出力パルスをフィールド蓄積モードま
たはフレーム蓄積モードに切り替えるインタレース切り
替え回路とを備えた固体撮像装置。
【請求項２】２次元のアレイ状に配置された光検出器
と、上記光検出器に蓄積された光信号電荷を読み出すた
めの選択パルスを出力するＴＧスキャナ回路と、上記Ｔ
Ｇスキャナ回路からの選択パルスをフレーム蓄積モード
の選択パルスに変換するインタレース回路と、上記イン
タレース回路の出力パルスをフィールド蓄積モードまた
はフレーム蓄積モードに切り替えるインタレース切り替
え回路とを備えた固体撮像装置。
【請求項３】上記インタレース切り替え回路がフィー
ルド蓄積のインタレース回路の出力配線と、上記２次元
アレイの水平ラインの間にトランジスタ回路が設けら
れ、フィールド蓄積モードの時にはインタレース回路の
出力配線と水平ラインの間のトランジスタのゲートが開
き、上記インタレース回路の出力配線と水平ラインが接
続されるようになっており、フレーム蓄積モードの時に
はインタレース回路の出力配線と水平ラインは一つおき
に接続されるようにトランジスタのゲートが開閉し、接
続されない水平ラインは非選択の電源との間のゲートが
開くようになっていて、フィールド毎に接続／非接続が
切り替わるようになっていることを特長とする特許請求
の範囲第１項に記載の固体撮像装置。
【請求項４】上記インタレース切り替え回路が上記フ
レーム蓄積のインタレース回路の出力配線と上記２次元
アレイの水平ラインの間にトランジスタ回路が設けら
れ、フレーム蓄積モードの時にはインタレース回路の出
力配線と水平ラインの間のトランジスタのゲートが開
き、上記インタレース回路の出力配線と水平ラインが接
続されるようになっており、フィールド蓄積モードの時
には、インタレース回路の出力配線のうち選択パルスが
順次印加される出力配線の組は水平ラインに接続され、
その時接続されるインタレース回路の出力配線一本に対
し２本の隣合う水平ラインが接続されるようにトランジ
スタのゲートが開閉し、次のフィールドでは前フィール
ドで選択パルスが印加されなかったインタレース回路の
出力配線の組が水平ラインに接続され、その時接続され
るインタレース回路の出力配線一本に対し前フィールド
とは異なった組合せの２本の隣合う水平ラインが接続さ
れるようにトランジスタのゲートが開閉するようになっ
ていることを特長とする特許請求の範囲第１項に記載の
固体撮像装置。