JPH05292555A

JPH05292555A - スイッチの制御方法およびスイッチシステム

Info

Publication number: JPH05292555A
Application number: JP8557492A
Authority: JP
Inventors: Masahiro Ashi; 賢浩芦; 正浩 ▲高▼取; Masahiro Takatori
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-04-07
Filing date: 1992-04-07
Publication date: 1993-11-05

Abstract

(57)【要約】【目的】並列処理型のスイッチにおいて、複数のスイ
ッチ回路がそれぞれ保有するアドレスコントロールメモ
リの内容を一元的に管理する。【構成】複数の入力ハイウェイと複数の出力ハイウェ
イを接続するスイッチシステムであって、各々の入力ハ
イウェイ上のデータ信号を並列に展開した後に、並列に
展開したデータをＮ個（Ｎは２以上の自然数）のブロッ
クに分割して、分割されたブロックのデータをそれぞれ
入力するＮ個のスイッチ回路3-1…3-Nを有し、各スイッ
チ回路3-1…3-Nが、スイッチング処理を行うためのアド
レスコントロールメモリ16と、入力されたデータを蓄積
するデータメモリ12とを有する場合のスイッチの制御方
法において、前記Ｎ個のスイッチ回路が有するアドレス
コントロールメモリを周期的に照合することにより、ア
ドレスコントロールメモリの管理を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スイッチシステムの制
御方法に関する。

【０００２】

【従来の技術】従来の技術によるスイッチシステムの構
成は、「ディジタル通信技術 p247-251」（田中公男
著：東海大学出版会）に示されている。従来の時分割ス
イッチでは、予めアドレスコントロールメモリに書き込
まれている内容にしたがってデータを入力データメモリ
に書き込む。例えば、データメモリの書き込みがランダ
ムライト方式で、読み出しがシーケンシャルリード方式
の場合、入力ハイウェイのデータは、アドレスコントロ
ールメモリの内容が示すデータメモリのアドレスにした
がって、データメモリに書き込まれる。すなわち、アド
レスコントロールメモリのアドレスは、入力ハイウェイ
のタイムスロット位置に対応しており、アドレスコント
ロールメモリの内容は、出力ハイウェイに対応するデー
タメモリのアドレスが書き込まれている。読み出しは、
順番読み出しカウンタが示す値により、順番に読みださ
れる。このような装置においては、アドレスコントロー
ルメモリは１つであるため、その管理は制御部から一元
的に行うことができる。

【０００３】

【発明が解決しようとする課題】小規模なスイッチシス
テムにおいては、上記公知例によるスイッチ方法で充分
であるが、大規模なシステムとなるとスイッチ回路を構
成するＬＳＩを複数個用いる必要がある。その結果とし
てデータメモリとアドレスコントロールメモリとが複数
箇所に存在することになる。この場合、入力ハイウェイ
からのデータを並列展開し、並列展開されたものを分割
した分のデータメモリとアドレスコントロールメモリと
が必要となる。読み出し側では、各データメモリから同
一の出力ハイウェイに出力されるデータは、同時に読み
だされて直列展開される。このため、すべてのアドレス
コントロールメモリには同一の内容を書き込む必要があ
る。アドレスコントロールメモリの内容は出力ハイウェ
イの方路になるため、内容の書替えは、指示されたとき
にすべてのアドレスコントロールメモリに対して行わな
ければならない。

【０００４】また、各アドレスコントロールメモリの内
容が異なる可能性があり、異なる場合は障害となる。従
来は、各アドレスコントロールメモリの内容の周期的に
照合を行っていないため、各アドレスコントロールメモ
リの内容が異なることを検知できない。このため、アド
レスコントロールメモリの管理を一元的に行う必要があ
る。

【０００５】本発明の目的は、アドレスコントロールメ
モリが複数個存在する場合において、各アドレスコント
ロールメモリに同一の内容を書き込むことが可能なスイ
ッチシステムおよびスイッチの制御方法を提供すること
である。

【０００６】また、本発明の他の目的は、アドレスコン
トロールメモリの管理を一元的に行うことが可能なスイ
ッチシステムおよびスイッチの制御方法を提供すること
である。

【０００７】

【課題を解決するための手段】本発明は、上記アドレス
コントロールメモリの管理を一元的に行うために、複数
の入力ハイウェイと複数の出力ハイウェイを接続するス
イッチシステムであって、各々の入力ハイウェイ上のデ
ータ信号を並列に展開した後に、並列に展開したデータ
をＮ個（Ｎは２以上の自然数）のブロックに分割して、
分割されたブロックのデータをそれぞれ入力するＮ個の
スイッチ回路を有し、各スイッチ回路が、スイッチング
処理を行うためのアドレスコントロールメモリと、入力
されたデータを蓄積するデータメモリとを有する場合の
スイッチの制御方法において、前記Ｎ個のスイッチ回路
が有するアドレスコントロールメモリを周期的に照合す
ることにより、アドレスコントロールメモリの管理を行
う。

【０００８】また、マスターとなるデータを記憶し、該
マスターとなるデータと各スイッチ回路が有するアドレ
スコントロールメモリとを周期的に照合する。

【０００９】照合を行う場合に、アドレスコントロール
メモリに対してデータメモリからのアクセスを必要とし
ない期間において、アドレスコントロールメモリに対し
て、読み出し命令と読み出し用のアドレス情報を与え
て、読み出し、読み出されたデータを前記マスターとな
るデータと比較し、不一致を検出した場合は、不一致の
アドレスコントロールメモリの内容を前記マスターとな
るデータと同一になるように書き替え、不一致を検出し
なかった場合は、他のスイッチ回路が有するアドレスコ
ントロールメモリの照合を行う。

【００１０】前記スイッチ回路に有するアドレスコント
ロールメモリは、読み出しポートを２つ備え、照合を行
う場合に、前記読み出しポートの一方をデータメモリに
与えるアドレスデータの読み出し専用とし、他方の読み
出しポートを照合専用のポートとし、各スイッチ回路に
有するアドレスコントロールメモリに対して読み出し命
令と読み出し用のアドレスとを与えて、前記照合専用の
読み出しポートから与えられた前記読み出し用のアドレ
スのデータを読み出し、読み出されたデータを前記マス
ターとなるデータと比較し、不一致を検出した場合は、
不一致のアドレスコントロールメモリの内容を前記マス
ターとなるデータと同一になるように書き替え、不一致
を検出しなかった場合は、他のスイッチ回路が有するア
ドレスコントロールメモリの照合を行う。

【００１１】また、各アドレスコントロールメモリに同
一の内容を書き込むために、複数の入力ハイウェイと複
数の出力ハイウェイを接続するスイッチシステムであっ
て、各々の入力ハイウェイ上のデータ信号を並列に展開
した後に、並列に展開したデータをＮ個（Ｎは２以上の
自然数）のブロックに分割して、分割されたブロックの
データをそれぞれ入力するＮ個のスイッチ回路を有し、
各スイッチ回路が、スイッチング処理を行うためのアド
レスコントロールメモリと、入力されたデータを蓄積す
るデータメモリとを有する場合のスイッチの制御方法に
おいて、マスターとなる照合用アドレスコントロールメ
モリをさらに有し、各アドレスコントロールメモリの内
容の書き込みを行う場合には、マスターとなるデータを
記憶し、前記マスターとなるデータを前記スイッチ回路
が有するアドレスコントロールメモリに複写する。

【００１２】各アドレスコントロールメモリの内容の書
き込みを行う場合に、前記スイッチ回路に有するアドレ
スコントロールメモリの全てに対して一斉に前記マスタ
ーとなるデータを書き込む。

【００１３】また、上記制御方法を具体的に実現するシ
ステムとしては以下のように構成する。複数の入力ハイ
ウェイと複数の出力ハイウェイを接続するスイッチシス
テムであって、各々の入力ハイウェイ上のデータ信号を
並列に展開した後に、並列に展開したデータをＮ個（Ｎ
は２以上の自然数）のブロックに分割して、分割された
ブロックのデータをそれぞれ入力するＮ個のスイッチ回
路を有し、各スイッチ回路は、スイッチング処理を行う
ためのアドレスコントロールメモリと、入力されたデー
タを蓄積するデータメモリとを有するスイッチシステム
において、マスターとなる照合用アドレスコントロール
メモリと、マスターとなる照合用アドレスコントロール
メモリおよび前記スイッチ回路が有するアドレスコント
ロールメモリを制御するマスター制御回路とをさらに有
し、マスター制御回路は、各アドレスコントロールメモ
リの内容の書き込みを行う場合に、該マスターとなる照
合用アドレスコントロールメモリの内容を書き込むべき
内容に変更し、該内容を前記スイッチ回路が有するアド
レスコントロールメモリに複写する。

【００１４】照合用アドレスコントロールメモリと各ス
イッチ回路が有するアドレスコントロールメモリとを照
合する比較器をさらに有する。

【００１５】前記マスター制御回路は、各スイッチ回路
のアドレスコントロールメモリおよびマスターとなる照
合用アドレスコントロールメモリに対して、読み出し命
令と該アドレスコントロールメモリに対する読み出し用
のアドレス情報を与えて読み出し、前記比較器は、該読
み出されたデータと前記マスターとなる照合用アドレス
コントロールメモリのデータと比較し、一致不一致を出
力し、前記マスター制御回路は、前記比較器から不一致
が出力された場合は、不一致のアドレスコントロールメ
モリに照合用アドレスコントロールメモリのデータを複
写する。

【００１６】また、各スイッチ回路のアドレスコントロ
ールメモリ読み出し命令と該アドレスコントロールメモ
リに対する読み出し用のアドレス情報を指示するスレー
ブ制御回路を、各スイッチごとにさらに有してもよい。
この場合、マスター制御回路は、各スレーブ制御回路に
対して、読み出し命令と該アドレスコントロールメモリ
に対する読み出し用のアドレス情報を与える。

【００１７】前記スイッチ回路が有するアドレスコント
ロールメモリは、読み出しと書き込みとを独立にかつ同
時に行うメモリである。

【００１８】

【作用】マスター制御回路は、各アドレスコントロール
メモリの内容の書き込みを行う場合に、該マスターとな
る照合用アドレスコントロールメモリの内容を変更し、
該内容を前記スイッチ回路が有するアドレスコントロー
ルメモリに複写する。

【００１９】このようにして、各アドレスコントロール
メモリの内容の書き込みを行う場合には、すべてのアド
レスコントロールメモリに対して内容の書き込みを行う
必要がなく、該マスターとなる照合用アドレスコントロ
ールメモリの内容を変更すればよい。

【００２０】また、前記マスター制御回路は、各スイッ
チ回路のアドレスコントロールメモリおよびマスターと
なる照合用アドレスコントロールメモリに対して、読み
出し命令と該アドレスコントロールメモリに対する読み
出し用のアドレス情報を与えて読み出し、前記比較器
は、該読み出されたデータと前記マスターとなる照合用
アドレスコントロールメモリのデータと比較し、一致不
一致を出力する。

【００２１】前記マスター制御回路は、前記比較器から
不一致が出力された場合は、不一致のアドレスコントロ
ールメモリの内容を照合用アドレスコントロールメモリ
に複写することにより、常にアドレスコントロールメモ
リの内容を同一にしておくことができる。

【００２２】このように、本発明では、マスターとなる
照合用アドレスコントロールメモリを持ち、これと前記
Ｎ個のＬＳＩ上のスイッチ回路に付属するアドレスコン
トロールメモリを順次照合比較することにより、アドレ
スコントロールメモリの管理を一元的に行う。

【００２３】

【実施例】本発明の原理を図１を用いて説明する。図１
は、Ｍ本の入力ハイウェイをＭ本の出力ハイウェイに接
続するスイッチシステムである。図１においては、Ｎ個
のスイッチ回路3-1〜3-Nが並列に配置されている。各入
力フレームは、受信部2-1〜2-Mにおいて、受信され、そ
れぞれ8×Ｎビットに並列展開され、つぎに、バイトス
ライスによりＮ個のブロックに分割された後、スイッチ
回路にそれぞれ転送される。図２に分割前のフレーム
を、図３に分割後のフレームを示す。図２に示す分割前
のフレーム構成は、受信部2-1〜2-Mにおいて、それぞれ
受信されるフレームであり、オーバーヘッド領域とデー
タ領域とを有している。１フレームは８＊Ｎビットであ
り、各受信部2-1〜2-Mで受信するフレームの位相はそれ
ぞれ異なる。図３に示す分割後のフレーム構成は、受信
部2-1〜2-Mにおいて、それぞれ並列展開した後にＮ個の
ブロックに分割されたフレームであり、分割されたフレ
ームは、それぞれのスイッチ回路に入力される。

【００２４】また、図４にはブロックとクロックとフレ
ーム先頭信号との関係を表すタイムチャートを示す。図
４に示すように、分割された各ブロックに同期してクロ
ックおよびフレーム先頭信号を伝送する。

【００２５】各スイッチ回路には、分割されたブロック
のデータを蓄積するデータメモリ（以下、ＤＭと称す
る。）12とスイッチング処理を行うためのアドレスコン
トロールメモリ（以下、ＡＣＭと称する。）16を有して
いる。ＡＣＭ16には、入力ブロックの１タイムスロット
分をＤＭ内のどこに書き込めばよいかを示すアドレス情
報が格納されている。ＤＭ12およびＡＣＭ16は、ＲＡＭ
などで構成できる。

【００２６】図５に示すように、スイッチ回路の多重化
部10において、Ｍ個の入力ブロックは、バイト多重則に
より多重化される。その後、順次書き込み制御回路13
（WRITE CNT）の指示によってＡＣＭから読み出される
アドレス情報によってＤＭ12に書き込まれる。読み出し
側では、読み出し制御部14(READ CNT)の指示に従い、順
次ＤＭ12からデータを読み出す。

【００２７】本システムにおいて、各スイッチ回路3-1
〜3-Nは、全て同一の動作をする。すなわち、各スイッ
チ回路内部のＡＣＭ16の内容はすべて同一である。スイ
ッチング終了後、データは分離部11で分離され、各送信
部において結合され、出力ハイウェイへ向かう。

【００２８】このようなスイッチシステムにおいては、
各スイッチ回路内のＡＣＭ16の内容が常に同じ状態であ
ることが必須である。従って、図１に示すように照合回
路7を設け、その内部にマスターとなる照合用アドレス
コントロールメモリ（以下、マスターＡＣＭと称す
る。）22を設ける。マスターＡＣＭ22には、マスターと
なるデータが書き込まれる。そして、該マスターＡＣＭ
22に書き込まれている内容と各スイッチ回路内のＡＣＭ
（以下スレーブＡＣＭと称する。）に書き込まれている
内容とを常時照合監視することにより、正常性を確認す
る。ここで、マスターＡＣＭの内容は常に正しいものと
し、不一致を検出した場合は、スレーブＡＣＭの内容が
間違っていると判定する。

【００２９】前記Ｎ個のスイッチ回路に付属するスレー
ブＡＣＭとマスターＡＣＭの照合を行う際には、照合を
実行するマスターＡＣＭ制御回路21を設け、該マスター
ＡＣＭ制御回路21からスレーブＡＣＭの１つに対して読
み出し命令と読み出し用のアドレス情報（信号線31）を
与える。各スレーブＡＣＭの制御回路17（S-ACM CNT）
は、該読み出し命令と読み出し用のアドレス情報を一旦
蓄積する。信号線31は、バス構成やスター構成とするこ
とができる。

【００３０】そして、該スレーブＡＣＭに対してＤＭか
らアクセスを必要としないタイムスロット（即ち、空き
タイムスロットであり、図５においてはオーバーヘッド
領域がこれに相当する。つまり、スイッチ回路でスイッ
チ処理するのはデータ領域のみであり、オーバーヘッド
部分は廃棄する。）において、前記マスターＡＣＭ制御
回路21からの読み出し命令を実行する。比較器23は、該
スレーブＡＣＭから読み出されたデータ（信号線32）を
前記マスターＡＣＭ21のデータと比較する。その結果、
不一致を検出した場合は、信号線30による指示でマスタ
ーＡＣＭの内容を前記照合を行ったスレーブＡＣＭに書
き込む。ここでスレーブＡＣＭに読み出しと書き込みを
独立に可能なものを採用しておけば、空きタイムスロッ
トを利用する必要はない。また、不一致を検出しなかっ
た場合は、他のスイッチ回路に付属するアドレスコント
ロールメモリの照合動作に移る。図５に示すタイムチャ
ートにおいて、データ領域では照合動作を行わず、次の
オーバーヘッド領域のタイムスロットまで待つ。図5に
おいては、オーバーヘッド領域でそれぞれ照合開始、ス
レーブACM読み出し、比較照合、不一致時のスレーブACM
の変更を示している。また、他に監視すべき情報がある
場合には、この期間を利用して監視することができる。
オーバーヘッド領域の期間で、全てのスレーブACMの照
合を行うか、もしくは、フレームのオーバーヘッド領域
の期間で1のスレーブACMの照合を行い、フレーム毎にス
レーブACMの照合を行ってもよい。これらの照合方法
は、アクセス時間により、予め設定しておくことができ
る。

【００３１】あるいは、図７に示すように、前記スレー
ブＡＣＭには、読み出しポートを２つ持つものを採用
し、そのうち一方をＤＭに与えるアドレスデータの読み
出し専用とし、他方の読み出しポートを照合専用のポー
トとする。このような設定にすれば、前述のように空き
タイムスロットを待ってから照合を行う必要はなく、常
時監視を行うことができる。

【００３２】また、照合を周期的に行う方法としては、
１つのスレーブＡＣＭの全ての内容についての照合作業
を完了してから次のスレーブＡＣＭの照合を行う方法が
ある。あるいは、各スレーブＡＣＭに対して１つのアド
レスの照合を終えた後、次のスレーブＡＣＭについての
照合を行い、全てのスレーブＡＣＭについての照合が終
了した後、次のアドレスについて照合を行う方法も考え
られる。このようにして周期的に常時照合監視を行う。
また、不一致の場合における書替えを行う場合に、不一
致のスレーブＡＣＭが複数ある場合には、不一致のスレ
ーブＡＣＭに対して同時に、書替えを行うようにしても
よい。

【００３３】制御部6からの要請により、スイッチの接
続状態を変更する場合には、まず最初にマスターＡＣＭ
22の内容を書き替える。ＡＣＭの内容は、出力ハイウェ
イの方路により設定されるため、上位装置からの方路設
定の指示があると、制御部6は、全てのスレーブＡＣＭ
の内容を直接書き替えずに、マスターＡＣＭ22の内容の
みを書き替える。つぎに、マスターＡＣＭ制御回路21
は、マスターＡＣＭ22の変更内容を各スイッチ回路3-1
〜3-N内のスレーブＡＣＭに複写する。このとき、放送
機能を照合回路に持たせておけば、全てのスレーブＡＣ
Ｍの内容を同時に変更できる。

【００３４】また、各スレーブＡＣＭ制御回路の機能を
マスターＡＣＭ制御回路に持たせて、マスターＡＣＭ制
御回路が、直接各スレーブＡＣＭに指示してもよい。

【００３５】上記の処理により、各スレーブＡＣＭの内
容を一元的に管理することが可能となる。また、各スレ
ーブＡＣＭに同一内容を書き込むことができる。

【００３６】以上の原理説明は、アドレスコントロ−ル
メモリの内容を用いて、デ−タメモリに対してデ−タを
ランダムに書き込み、読出カウンタ値を用いてデ−タメ
モリからデ−タをシ−ケンシャルに読み出す方式（ラン
ダム書込／シ−ケンシャル読出方式）を例にしたが、他
の方式の場合についても適用可能である。例えば、書込
カウンタ値を用いてデ−タメモリにデ−タをシ−ケンシ
ャルに書き込み、アドレスコントロ−ルメモリの内容を
用いて、デ−タメモリからデ−タをランダムに読み出す
方式（シ−ケンシャル書込／ランダム読出方式）でも適
用できる。作用については、ランダム書込／シ−ケンシ
ャル読出方式と同じとなる。

【００３７】つぎに、上記実施例における詳細な説明を
図６を用いて説明する。図６は、Ｍ本の入力ハイウェイ
(1-1〜1-M)をＭ本の出力ハイウェイ(5-1〜5-M)に接続す
るスイッチシステムを示している。図６においては、Ｎ
個のスイッチ回路3-1〜3-Nが並列に配置されている。入
力フレームは、受信部2-1〜2-Mにおいて、フレーム同期
等の回線終端処理を終えてから、8×Ｎビットに並列展
開される。つぎに、バイトスライスによりＮ個のブロッ
クに分割された後、スイッチ回路にそれぞれ転送され
る。図２に分割前のフレームを、図３に分割後のフレー
ム（ブロック）を示す。図３における各ブロックは、そ
れぞれ異なるスイッチ回路に転送される。すなわち、ブ
ロック41-1は図６に示すスイッチ回路3-1に、ブロック4
1-Nはスイッチ回路3-Nに、それぞれ転送される。各ブロ
ックに同期してクロックおよびフレーム先頭信号を伝送
する。図４にブロックとクロックとフレーム先頭信号の
関係を表すタイムチャートを示す。

【００３８】各スイッチ回路には、ＤＭとＡＣＭとを有
している。ＡＣＭには、入力ブロックの１タイムスロッ
ト分をＤＭ内のどこに書き込めばよいかを示すアドレス
情報が格納されている。

【００３９】スイッチ回路内の多重化回路10において、
Ｍ個の入力ブロックはバイト多重則により多重化され
る。多重化後のタイムチャートを図５に示す。図５にお
いて、＃１、＃２、…、＃Ｍは、受信部2-1〜2-Mからそ
れぞれ入力された１タイムスロット分の入力フレームの
情報であり、多重化回路10が各タイムスロットを多重し
ている。各スイッチ回路には、並列展開されて分割され
たフレームの情報がそれぞれ入力している。書き込み制
御回路13は、順次ＡＣＭ16に指示し、アドレス情報が読
み出され、このアドレス情報に従って各ブロックの１タ
イムスロット分がＤＭ12に書き込まれる。ＤＭ12の読み
出し側では、読み出し制御回路14の指示に従い、順次Ｄ
Ｍ12からデータを読み出す。書き込み制御回路13および
読み出し制御回路14は、カウンタなどで構成でき、シー
ケンシャルにアドレスを指示する。この場合、書き込み
制御回路13は、ＡＣＭ16のアドレスをシーケンシャルに
指示して、ＡＣＭ16に記憶しているＤＭ12のアドレスを
出力することにより、ＤＭ12のアドレスが示す領域に各
タイムスロットのデータが記憶される。また、読み出し
は、読み出し制御回路14が直接ＤＭ12のアドレスをシー
ケンシャルに出力することによりＤＭ12に記憶されてい
るデータが出力される。選択器15は、スレーブＡＣＭの
制御回路17（S-ACM CNT）からの指示により、書き込み
制御回路13の出力と、S-ACM CNT17の出力とのいずれか
が選択される。これについては、後述する。

【００４０】本実施例のスイッチシステムにおいて、各
スイッチ回路3-1〜3-Nは、全て同一の動作をする。すな
わち、全てのスイッチ回路内部のＡＣＭの内容はすべて
同一である。ＡＣＭの内容は、マスターＡＣＭ制御回路
21からの指示で書き込むことができる。スイッチング終
了後、データは送信部4-1〜4-Mにおいてエラスティック
ストアメモリにより各ブロック間の転送クロック誤差を
吸収した上で結合され、出力ハイウェイへ向かう。

【００４１】このようなスイッチシステムにおいては、
各スイッチ回路内のＡＣＭの内容が常に同じ状態である
ことが必須である。従って図６に示すように照合回路7
を設け、その内部にマスターとなる照合用アドレスコン
トロールメモリ（以下、マスターＡＣＭと称する。）22
を設ける。そして、該マスターＡＣＭ22の内容と各スイ
ッチ回路内のＡＣＭ（以下スレーブＡＣＭと称する。）
の内容とを常時照合比較することにより、正常性を確認
する。ここで、マスターＡＣＭ22の内容は常に正しいも
のとし、不一致を検出した場合は、スレーブＡＣＭの内
容が間違っていると判定する。

【００４２】前記Ｎ個のスイッチ回路に付属するスレー
ブＡＣＭ16とマスターＡＣＭ22との照合を行う際には、
照合を実行するマスターＡＣＭ制御回路21を設ける。該
マスターＡＣＭ制御回路21からスレーブＡＣＭのそれぞ
れに対して読み出し命令と読み出し用のアドレス情報
（信号線31）を与える。スイッチ回路3-1のＡＣＭ16の
照合を行う場合、スレーブＡＣＭ16の制御回路17は該命
令と読み出し用のアドレス情報を一旦蓄積する。

【００４３】そして、該スレーブＡＣＭ16に対してＤＭ
12からアクセスを必要としないタイムスロット（即ち、
空きタイムスロットであり、図５に示すオーバーヘッド
領域がこれに相当する。）において、前記マスターＡＣ
Ｍ制御回路21からの読み出し命令を実行する。データ領
域では照合を行わない。このとき選択器15は、スレーブ
ＡＣＭ制御回路17からの信号を選択し、スレーブＡＣＭ
16に読み出し命令と読み出し用のアドレス情報とを与え
る。比較器23は、該スレーブＡＣＭ16から読み出された
データを前記マスターＡＣＭ22のデータと比較する。そ
の結果、不一致を検出した場合は、マスターＡＣＭの内
容を前記照合を行ったスレーブＡＣＭ16に書き込む。す
なわち、内容の不一致を検出した場合は、マスターＡＣ
Ｍ制御回路21は、不一致の内容が書かれているアドレス
とマスターＡＣＭの内容とともに、制御線31を介して、
スレーブＡＣＭ16の制御回路17にスレーブＡＣＭ16への
書き込みの指示する。スレーブＡＣＭ16は、指示された
アドレスに指示された内容を書き込む。ここで、スレー
ブＡＣＭに読み出しと書き込みとを独立に可能なものを
採用しておけば、空きタイムスロットを待たずに書き込
みを行うことができる。また、不一致を検出しなかった
場合は、他のスイッチ回路に付属するアドレスコントロ
ールメモリの照合を行う。あるいは、図７に示すよう
に、前記スレーブＡＣＭには、読み出しポートを２つ持
つものを採用し、そのうち一方をＤＭに与えるアドレス
データの読み出し専用とし、他方の読み出しポートを照
合専用のポートとする。このような設定にすれば、前述
のように空きタイムスロットを待ってから照合を行う必
要はなく、選択器15を介すことなく、常時監視を行うこ
とができる。

【００４４】照合を周期的に行う方法としては、１つの
スレーブＡＣＭの全ての内容についての照合作業を完了
してから次のスレーブＡＣＭの照合を行う方法がある。
あるいは、各スレーブＡＣＭに対して１つのアドレスの
照合を終えた後、次のスレーブＡＣＭについての照合を
行い、全てのスレーブＡＣＭについての照合が終了した
後、次のアドレスについて照合を行う方法も考えられ
る。このようにして周期的に常時照合監視を行う。

【００４５】制御部からの要請により、スイッチの接続
状態を変更する場合には、まず最初にマスターＡＣＭ22
の内容を書き替える。つぎに、マスターＡＣＭ制御回路
21は、マスターＡＣＭ22の変更された内容を各スイッチ
回路3-1から3-N内部のスレーブＡＣＭに複写する。これ
は、制御部6から、入力ハイウェイと出力ハイウェイと
の対応を指示されて、Soft INF20が、これに対応するＡ
ＣＭのアドレスおよび内容を解読し、マスターＡＣＭ制
御回路21に指示する。マスターＡＣＭ制御回路21は、指
示されたアドレスに指示された内容を書き込む。書き込
んだ後でマスターＡＣＭ制御回路21は、書き込んだアド
レスとマスターＡＣＭの内容とともに、制御線31を介し
て、各スレーブＡＣＭ16の制御回路17にスレーブＡＣＭ
16への書き込みの指示する。スレーブＡＣＭ16は、指示
されたアドレスに指示された内容を書き込む。

【００４６】このとき、放送機能をマスターＡＣＭ制御
回路21に持たせておけば、全てのスレーブＡＣＭの内容
を同時に変更できる。具体的には、マスターＡＣＭ制御
回路と各スレーブＡＣＭをスター状に配線しておき、各
スレーブＡＣＭに対して同時に書き込み命令を出す。

【００４７】本実施例によれば、アドレスコントロール
メモリが複数個存在する場合においても、その管理を一
元的に行うことができる。その結果、複数のアドレスコ
ントロールメモリの内容の不一致による誤動作を防止で
き、スイッチ装置の信頼性を向上できる。また、単一の
マスタアドレスコントロ−ルメモリの状態を管理する事
が、複数のアドレスコントロ−ルメモリの状態を管理す
ることと等価となるので、スイッチの動作状態を管理す
るソフトウェアまたはファ−ムウェアの処理を簡略化す
ることができる。

【００４８】

【発明の効果】本発明によれば、アドレスコントロール
メモリが複数個存在する場合において、各アドレスコン
トロールメモリに同一の内容を書き込むことが可能とな
る。

【００４９】また、アドレスコントロールメモリの管理
を一元的に行うことが可能となる。

【図面の簡単な説明】

【図１】本発明の原理を示すスイッチ構成図。

【図２】分割前のフレーム構成を示す図。

【図３】分割後のフレーム構成を示す図。

【図４】スイッチ回路への入力ハイウェイ上のタイムチ
ャートを示す図。

【図５】ＤＭへの入力ハイウェイ上のタイムチャートを
示す図。

【図６】本発明の第１の実施例を示すスイッチ構成図。

【図７】スレーブACMに２出力RAMを用いた場合のスイッ
チ回路を示す図。

【符号の説明】

1-1,1-2,・・・,1-M…入力ハイウェイ、2-1,2-2,・・
・,2-M…受信部、3-1,3-2,・・・,3-N…スイッチ回路、
4-1,4-2,・・・,4-M…送信部、5-1,5-2,・・・,5-M…出
力ハイウェイ、6…制御部、7…照合回路、10…多重化回
路、11…分離回路、12…データメモリ（ＤＭ）、13…書
き込み制御回路、14…読み出し制御回路、15…選択器、
16…スレーブアドレスコントロールメモリ（S-ACM）、1
7…S-ACM制御回路、20…制御部インターフェース、21…
マスターACM制御回路、22…マスターＡＣＭ、23…比較
器、30…不一致検出信号、31…照合命令および照合アド
レス信号、32…スレーブACMのデータ信号、40…分割前
のフレーム、41-1,41-2,・・・,41-N…分割後のフレー
ム（ブロック）。

Claims

【特許請求の範囲】

【請求項１】複数の入力ハイウェイと複数の出力ハイウ
ェイとを接続するスイッチシステムであって、各々の入
力ハイウェイ上のデータ信号を並列に展開した後に、並
列に展開したデータをＮ個（Ｎは２以上の自然数）のブ
ロックに分割して、分割されたブロックのデータをそれ
ぞれ入力するＮ個のスイッチ回路を有し、各スイッチ回
路が、スイッチング処理を行うためのアドレスコントロ
ールメモリと、入力されたデータを蓄積するデータメモ
リとを有する場合のスイッチの制御方法において、前記Ｎ個のスイッチ回路が有するアドレスコントロール
メモリに書き込まれた内容を周期的に照合することによ
り、アドレスコントロールメモリの管理を行うことを特
徴とするスイッチの制御方法。
【請求項２】請求項１において、マスターとなるデータ
を記憶し、該マスターとなるデータと各スイッチ回路が
有するアドレスコントロールメモリの内容とを周期的に
照合することを特徴とするスイッチの制御方法。
【請求項３】請求項２において、照合を行う場合に、ア
ドレスコントロールメモリに対してデータメモリからの
アクセスを必要としない期間において、アドレスコント
ロールメモリに対して、読み出し命令と読み出し用のア
ドレス情報を与えて、読み出し、読み出されたデータを
前記マスターとなるデータと比較し、不一致を検出した
場合は、不一致のアドレスコントロールメモリの内容を
前記マスターとなるデータと同一になるように書き替
え、不一致を検出しなかった場合は、他のスイッチ回路
が有するアドレスコントロールメモリの照合を行うこと
を特徴とするスイッチの制御方法。
【請求項４】請求項２において、前記スイッチ回路に有
するアドレスコントロールメモリは、読み出しポートを
２つ備え、照合を行う場合に、前記読み出しポートの一
方をデータメモリに与えるアドレスデータの読み出し専
用とし、他方の読み出しポートを照合専用のポートと
し、各スイッチ回路に有するアドレスコントロールメモリに
対して読み出し命令と読み出し用のアドレスとを与え
て、前記照合専用の読み出しポートから与えられた前記
読み出し用のアドレスのデータを読み出し、読み出され
たデータを前記マスターとなるデータと比較し、不一致
を検出した場合は、不一致のアドレスコントロールメモ
リの内容を前記マスターとなるデータと同一になるよう
に書き替え、不一致を検出しなかった場合は、他のスイ
ッチ回路が有するアドレスコントロールメモリの照合を
行うことを特徴とするスイッチの制御方法。
【請求項５】複数の入力ハイウェイと複数の出力ハイウ
ェイを接続するスイッチシステムであって、各々の入力
ハイウェイ上のデータ信号を並列に展開した後に、並列
に展開したデータをＮ個（Ｎは２以上の自然数）のブロ
ックに分割して、分割されたブロックのデータをそれぞ
れ入力するＮ個のスイッチ回路を有し、各スイッチ回路
が、スイッチング処理を行うためのアドレスコントロー
ルメモリと、入力されたデータを蓄積するデータメモリ
とを有する場合のスイッチの制御方法において、各アドレスコントロールメモリの内容の書き込みを行う
場合には、マスターとなるデータを記憶し、前記マスタ
ーとなるデータを前記スイッチ回路が有するアドレスコ
ントロールメモリに複写することを特徴とするスイッチ
の制御方法。
【請求項６】請求項５において、各アドレスコントロー
ルメモリの内容の書き込みを行う場合に、前記スイッチ
回路に有するアドレスコントロールメモリの全てに対し
て一斉に前記マスターとなるデータを書き込むことを特
徴とするスイッチの制御方法。
【請求項７】複数の入力ハイウェイと複数の出力ハイウ
ェイとを接続するスイッチシステムであって、各々の入
力ハイウェイ上のデータ信号を並列に展開した後に、並
列に展開したデータをＮ個（Ｎは２以上の自然数）のブ
ロックに分割して、分割されたブロックのデータをそれ
ぞれ入力するＮ個のスイッチ回路を有し、各スイッチ回
路は、スイッチング処理を行うためのアドレスコントロ
ールメモリと、入力されたデータを蓄積するデータメモ
リとを有するスイッチシステムにおいて、マスターとなるデータを記憶する照合用アドレスコント
ロールメモリと、照合用アドレスコントロールメモリお
よび前記スイッチ回路が有するアドレスコントロールメ
モリを制御するマスター制御回路とをさらに有し、マスター制御回路は、各アドレスコントロールメモリの
内容の書き込みを行う場合に、該照合用アドレスコント
ロールメモリの内容を書き込むべき内容に変更し、該内
容を前記スイッチ回路が有するアドレスコントロールメ
モリに複写することを特徴とするスイッチシステム。
【請求項８】請求項７において、照合用アドレスコント
ロールメモリと各スイッチ回路が有するアドレスコント
ロールメモリとを照合する比較器をさらに有することを
特徴とするスイッチシステム。
【請求項９】請求項８において、前記マスター制御回路
は、各スイッチ回路のアドレスコントロールメモリおよ
び照合用アドレスコントロールメモリに対して、読み出
し命令と該アドレスコントロールメモリに対する読み出
し用のアドレス情報を与えて読み出し、前記比較器は、該読み出されたスイッチ回路のアドレス
コントロールメモリデータと前記照合用アドレスコント
ロールメモリのデータと比較し、一致不一致を出力し、前記マスター制御回路は、前記比較器から不一致が出力
された場合は、不一致のアドレスコントロールメモリに
照合用アドレスコントロールメモリのデータを複写する
ことを特徴とするスイッチシステム。
【請求項１０】請求項７、８または９において、前記ス
イッチ回路が有するアドレスコントロールメモリは、読
み出しと書き込みとを独立にかつ同時に行うメモリであ
ることを特徴とするスイッチシステム。