JPH0529813A - インターデイジテイト結合回路 - Google Patents
インターデイジテイト結合回路Info
- Publication number
- JPH0529813A JPH0529813A JP18497191A JP18497191A JPH0529813A JP H0529813 A JPH0529813 A JP H0529813A JP 18497191 A JP18497191 A JP 18497191A JP 18497191 A JP18497191 A JP 18497191A JP H0529813 A JPH0529813 A JP H0529813A
- Authority
- JP
- Japan
- Prior art keywords
- port
- lines
- ports
- line
- coupling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Abstract
(57)【要約】
【目的】 例えば、マイクロ波回路に使用されるインタ
ーディジテイト結合回路に関し、より高性能・広帯域化
を図ることを目的とする。 【構成】 相互の間隔がλg/4 である第１，第２のポー
ト22, 24と、該第１，第２のポートに接続され、相互に
結合した結合線路32, 34とを有するインターディジテイ
ト結合回路において、該第１, 第２のポートの寸法・形
状が相互に同一であると共に、該第１，第２のポートに
直接, 接続した結合線路の数が相互に同一で、且つ、上
記の直接, 接続した結合線路が、それぞれ、複数の結合
線路を合成した線路の時、合成した線路の数が同一とな
るように構成する。
ーディジテイト結合回路に関し、より高性能・広帯域化
を図ることを目的とする。 【構成】 相互の間隔がλg/4 である第１，第２のポー
ト22, 24と、該第１，第２のポートに接続され、相互に
結合した結合線路32, 34とを有するインターディジテイ
ト結合回路において、該第１, 第２のポートの寸法・形
状が相互に同一であると共に、該第１，第２のポートに
直接, 接続した結合線路の数が相互に同一で、且つ、上
記の直接, 接続した結合線路が、それぞれ、複数の結合
線路を合成した線路の時、合成した線路の数が同一とな
るように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、マイクロ波回
路に使用されるインターディジテイト結合回路に関する
ものである。
路に使用されるインターディジテイト結合回路に関する
ものである。
【０００２】近年、通信機器の発達に伴い、益々、高周
波回路の広帯域化, 高性能化が要求されている。そこ
で、例えば、マイクロ波回路用の結合回路には、エッジ
結合部の数を増加させることによって結合度を高めたイ
ンターディジテイト結合回路が使用されているが、この
結合回路のより高性能・広帯域化を図ることが望まれて
いる。
波回路の広帯域化, 高性能化が要求されている。そこ
で、例えば、マイクロ波回路用の結合回路には、エッジ
結合部の数を増加させることによって結合度を高めたイ
ンターディジテイト結合回路が使用されているが、この
結合回路のより高性能・広帯域化を図ることが望まれて
いる。
【０００３】
【従来の技術】図４は従来例の構造図である。以下、カ
ップリングポート12とスルーポート13には、それぞれ同
一の負荷15,16が接続されているとして、図の動作を説
明する。
ップリングポート12とスルーポート13には、それぞれ同
一の負荷15,16が接続されているとして、図の動作を説
明する。
【０００４】図において、入力ポート11を介して結合線
路( 以下、線路と省略する)112と線路111 に印加した、
例えば、マイクロ波は、 線路112 を介して、 線
路 111, 金線152,線路112 を介して、 線路 112,金
線 153, 線路 131を介して、それぞれスルーポート13に
現れる。
路( 以下、線路と省略する)112と線路111 に印加した、
例えば、マイクロ波は、 線路112 を介して、 線
路 111, 金線152,線路112 を介して、 線路 112,金
線 153, 線路 131を介して、それぞれスルーポート13に
現れる。
【０００５】また、線路112 , 線路131 を伝播するマイ
クロ波は、これらの線路に結合した線路121 を介してカ
ップリングポート12に現れる。この時、入力ポート11に
印加したマイクロ波の電力は、半分に分割されて対応す
る負荷15, 16に印加される様な構造になっている。
クロ波は、これらの線路に結合した線路121 を介してカ
ップリングポート12に現れる。この時、入力ポート11に
印加したマイクロ波の電力は、半分に分割されて対応す
る負荷15, 16に印加される様な構造になっている。
【０００６】なお、負荷15で反射したマイクロ波は金線
151, 154,線路 141を介して、負荷16で反射したマイク
ロ波は線路112 に結合した線路 141を介して、それぞ
れ、アイソレーションポート14に現れる。
151, 154,線路 141を介して、負荷16で反射したマイク
ロ波は線路112 に結合した線路 141を介して、それぞ
れ、アイソレーションポート14に現れる。
【０００７】
【発明が解決しようとする課題】ここで、図に示す様
に、カップリングポート12とスルーポート13の寸法・形
状が異なっている。例えば、前者の高さA1＜後者の高さ
B1であり、前者に接続される線路の数は１に対して、後
者に接続される線路の数は２である。
に、カップリングポート12とスルーポート13の寸法・形
状が異なっている。例えば、前者の高さA1＜後者の高さ
B1であり、前者に接続される線路の数は１に対して、後
者に接続される線路の数は２である。
【０００８】そこで、同一の負荷をカップリングポート
12とスルーポート13に接続しても、カップリングポート
12と線路121 との接続点A から負荷側を見たインピーダ
ンスと、スルーポート13と線路112 との接続点B から負
荷側を見たインピーダンスは同一とならない。
12とスルーポート13に接続しても、カップリングポート
12と線路121 との接続点A から負荷側を見たインピーダ
ンスと、スルーポート13と線路112 との接続点B から負
荷側を見たインピーダンスは同一とならない。
【０００９】この為、2 つポートから反射位相の異なる
マイクロ波がアイソレーションポート14に入力するが、
一部のマイクロ波はアイソレーションポートから入力ポ
ート11に印加する。これにより、インターディジテイト
結合回路の広帯域化が阻害される。
マイクロ波がアイソレーションポート14に入力するが、
一部のマイクロ波はアイソレーションポートから入力ポ
ート11に印加する。これにより、インターディジテイト
結合回路の広帯域化が阻害される。
【００１０】即ち、それぞれのポートに同一な負荷を接
続しても、広帯域にはポートインピーダンスの平衡性が
得られないので、インターディジテイト結合回路の高性
能,広帯域特性が劣化すると云う問題がある。
続しても、広帯域にはポートインピーダンスの平衡性が
得られないので、インターディジテイト結合回路の高性
能,広帯域特性が劣化すると云う問題がある。
【００１１】本発明は、インターディジテイト結合回路
のより高性能・広帯域化を図ることを目的とする。
のより高性能・広帯域化を図ることを目的とする。
【００１２】
【課題を解決するための手段】図１は本発明の原理構造
図である。図中、22, 24は相互の間隔がλg/4 である第
１，第２のポート、32,34は該第１，第２のポートに接
続され、相互に結合した結合線路である。
図である。図中、22, 24は相互の間隔がλg/4 である第
１，第２のポート、32,34は該第１，第２のポートに接
続され、相互に結合した結合線路である。
【００１３】そして、該第１, 第２のポートの寸法・形
状が相互に同一であると共に、該第１，第２のポートに
直接, 接続した結合線路の数が相互に同一で、且つ、上
記の直接, 接続した結合線路が、それぞれ、複数の結合
線路を合成した線路の時、合成した線路の数が同一とな
る様な構造にした。
状が相互に同一であると共に、該第１，第２のポートに
直接, 接続した結合線路の数が相互に同一で、且つ、上
記の直接, 接続した結合線路が、それぞれ、複数の結合
線路を合成した線路の時、合成した線路の数が同一とな
る様な構造にした。
【００１４】
【作用】本発明は、該第１, 第２のポートの寸法・形状
が相互に同一であると共に、該第１，第２のポートに直
接, 接続した結合線路の数が相互に同一で、且つ、上記
の直接, 接続した結合線路が、それぞれ、複数の結合線
路を合成した線路の時、合成した線路の数が同一となる
様な構造にした。これにより、第１のポートと第２のポ
ートとは同一構造となる。
が相互に同一であると共に、該第１，第２のポートに直
接, 接続した結合線路の数が相互に同一で、且つ、上記
の直接, 接続した結合線路が、それぞれ、複数の結合線
路を合成した線路の時、合成した線路の数が同一となる
様な構造にした。これにより、第１のポートと第２のポ
ートとは同一構造となる。
【００１５】そこで、第１, 第２のポートに同一の負荷
を接続すれば、同位相の反射マイクロ波がアイソレーシ
ョンポートに入力するので、このポートから他のポート
に送出されるマイクロ波はなくなり、インターディジテ
イト結合回路のより高性能・広帯域化が図れる。
を接続すれば、同位相の反射マイクロ波がアイソレーシ
ョンポートに入力するので、このポートから他のポート
に送出されるマイクロ波はなくなり、インターディジテ
イト結合回路のより高性能・広帯域化が図れる。
【００１６】
【実施例】図２は本発明の実施例の構造図、図３は本発
明を適用した移相回路の実装図の一例である。
明を適用した移相回路の実装図の一例である。
【００１７】図中、21, 41は入力ポート、22,42 はカッ
プリングポート、23,43 はアイソレーションポート、2
4,44 はスルーポート、351 〜354 は金線、３は結合線
路部である。
プリングポート、23,43 はアイソレーションポート、2
4,44 はスルーポート、351 〜354 は金線、３は結合線
路部である。
【００１８】なお、これらの結合線路は図示しない誘電
体基板上に形成されている。また、結合線路321, 322と
結合線路33, 323 の境界線はD 点とする。更に、入力ポ
ート21, アイソレーションポート23およびカップリング
ポート22とスルーポート24の間隔は、それぞれλg/4(λ
g は基板上の波長) になっている。以下、図２，図３の
説明を行う。
体基板上に形成されている。また、結合線路321, 322と
結合線路33, 323 の境界線はD 点とする。更に、入力ポ
ート21, アイソレーションポート23およびカップリング
ポート22とスルーポート24の間隔は、それぞれλg/4(λ
g は基板上の波長) になっている。以下、図２，図３の
説明を行う。
【００１９】先ず、図２に示す様に、カップリングポー
ト22とスルーポート24の形状・寸法は同一で、且つこれ
らのポートには結合線路32( 以下, 線路と省略する),線
路34とそれぞれ１本の線路が直接、接続されている。
ト22とスルーポート24の形状・寸法は同一で、且つこれ
らのポートには結合線路32( 以下, 線路と省略する),線
路34とそれぞれ１本の線路が直接、接続されている。
【００２０】なお、線路 32 は線路 321, 322 の２本の
線路の合成であり、線路 34 は線路341, 342の２本の線
路を合成したもので、合成した線路の数は共に、２とな
っている。これにより、カップリングポート 22 とスル
ーポート 24 の構造は同一と見なせる。
線路の合成であり、線路 34 は線路341, 342の２本の線
路を合成したもので、合成した線路の数は共に、２とな
っている。これにより、カップリングポート 22 とスル
ーポート 24 の構造は同一と見なせる。
【００２１】また、入力ポート21とアイソレーションポ
ート23について見ると、２つのポートの形状・寸法は同
一で、且つこれらのポートには線路33, 線路31とそれぞ
れ１本の線路が直接，接続されている。なお、線路33,
31は共に、別の線路を合成したものではない。これによ
り、入力ポート21とアイソレーションポート23と同一構
造と見なせる。
ート23について見ると、２つのポートの形状・寸法は同
一で、且つこれらのポートには線路33, 線路31とそれぞ
れ１本の線路が直接，接続されている。なお、線路33,
31は共に、別の線路を合成したものではない。これによ
り、入力ポート21とアイソレーションポート23と同一構
造と見なせる。
【００２２】さて、入力ポート21を介して線路31と金線
351 に印加したマイクロ波は、線路31, 金線 352, 線路
341 と、金線351, 線路311,金線353,線路342 を介して
スルーポート24に、それぞれ現れる。
351 に印加したマイクロ波は、線路31, 金線 352, 線路
341 と、金線351, 線路311,金線353,線路342 を介して
スルーポート24に、それぞれ現れる。
【００２３】また、線路321,322 は線路31, 311 と結合
しているので、線路31, 311 を通るマイクロ波の一部が
線路321, 322を介してカップリングポート22に現れる
が、スルーポートとカップリングポートに現れるマイク
ロ波の電力は、入力ポート21に印加した電力の1/2 とな
っている。
しているので、線路31, 311 を通るマイクロ波の一部が
線路321, 322を介してカップリングポート22に現れる
が、スルーポートとカップリングポートに現れるマイク
ロ波の電力は、入力ポート21に印加した電力の1/2 とな
っている。
【００２４】次に、マイクロ波はカップリングポート22
とスルーポート24にそれぞれ接続された同じ負荷( 図示
せず) で反射されるが、前者の反射波は線路321, 322と
線路33, 323,金線354 を介して、後者の反射波は線路 3
41, 342 に結合した線路 33, 323, 金線 354を介して、
それぞれアイソレーションポート23に現れるが、上記の
様に同一構造になっているので、反射したマイクロ波は
入力ポートに戻らない。これにより、広帯域な特性が得
られる。
とスルーポート24にそれぞれ接続された同じ負荷( 図示
せず) で反射されるが、前者の反射波は線路321, 322と
線路33, 323,金線354 を介して、後者の反射波は線路 3
41, 342 に結合した線路 33, 323, 金線 354を介して、
それぞれアイソレーションポート23に現れるが、上記の
様に同一構造になっているので、反射したマイクロ波は
入力ポートに戻らない。これにより、広帯域な特性が得
られる。
【００２５】次に、図３において、入力したマイクロ波
は、直流ブロック用コンデイサ56,入力ポート41を介し
て結合線路部３に印加されるが、結合線路部３は図２の
構造をしているので、カップリングポート42, スルーポ
ート44に同じ電力のマイクロ波が現れる。そして、これ
らのマイクロ波は位相調整パターン45, 46を通ってダイ
オード52, 53に印加される。
は、直流ブロック用コンデイサ56,入力ポート41を介し
て結合線路部３に印加されるが、結合線路部３は図２の
構造をしているので、カップリングポート42, スルーポ
ート44に同じ電力のマイクロ波が現れる。そして、これ
らのマイクロ波は位相調整パターン45, 46を通ってダイ
オード52, 53に印加される。
【００２６】一方、ダイオード52, 53には、コンデンサ
512,高周波チョークコイル 511からなるバイアス供給
部分51を介してバイアス電圧が印加されるが、このバイ
アス電圧でダイオード52, 53がオンの時は短絡状態とな
り、オフの時は開放状態となる。なお、短絡状態と開放
状態で反射波の位相が180 度異なる。
512,高周波チョークコイル 511からなるバイアス供給
部分51を介してバイアス電圧が印加されるが、このバイ
アス電圧でダイオード52, 53がオンの時は短絡状態とな
り、オフの時は開放状態となる。なお、短絡状態と開放
状態で反射波の位相が180 度異なる。
【００２７】そこで、ダイオードに印加されたマイクロ
波は、ここで反射され、位相調整パターン、結合線路部
３を介してアイソレーションポート43で合成され、直流
ブロック用コンデンサ57を介して出力される。
波は、ここで反射され、位相調整パターン、結合線路部
３を介してアイソレーションポート43で合成され、直流
ブロック用コンデンサ57を介して出力される。
【００２８】この時、入力マイクロ波と出力マイクロ波
の位相差が、例えば、正しく180 度になる様に位相調整
パターンの長さと幅調整する。即ち、入力ポートに入力
したマイクロ波は、カップリングポートとスルーポート
の構造が完全に同一となっているので、それぞれのポー
トに接続される負荷が同じインピーダンスのものであれ
ば、広帯域な特性が得られる。
の位相差が、例えば、正しく180 度になる様に位相調整
パターンの長さと幅調整する。即ち、入力ポートに入力
したマイクロ波は、カップリングポートとスルーポート
の構造が完全に同一となっているので、それぞれのポー
トに接続される負荷が同じインピーダンスのものであれ
ば、広帯域な特性が得られる。
【００２９】
【発明の効果】以上詳細に説明した様に本発明によれ
ば、インターディジテイト結合回路が、より高性能・広
帯域化を図ることができると云う効果がある。
ば、インターディジテイト結合回路が、より高性能・広
帯域化を図ることができると云う効果がある。
【図１】本発明の原理構造図である。
【図２】本発明の実施例の構造図である。
【図３】本発明を適用した移相回路の実装図の一例であ
る。
る。
【図４】従来例の構造図である。
22 第１のポート 24 第２のポート 32, 34 結合線路
Claims (1)
- 【特許請求の範囲】 【請求項１】 相互の間隔がλg/4 （λg は波長) であ
る第１，第２のポート（22, 24) と、該第１，第２のポ
ートに接続され、相互に結合した結合線路(32, 34) と
を有するインターディジテイト結合回路において、 該第１, 第２のポートの寸法・形状が相互に同一である
と共に、 該第１，第２のポートに直接, 接続した結合線路の数が
相互に同一で、且つ、上記の直接, 接続した結合線路
が、それぞれ、複数の結合線路を合成した線路の時、合
成した線路の数が同一となる様な構造にしたことを特徴
とするインターディジテイト結合回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3184971A JP2616609B2 (ja) | 1991-07-25 | 1991-07-25 | インターディジテイト結合回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3184971A JP2616609B2 (ja) | 1991-07-25 | 1991-07-25 | インターディジテイト結合回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529813A true JPH0529813A (ja) | 1993-02-05 |
| JP2616609B2 JP2616609B2 (ja) | 1997-06-04 |
Family
ID=16162557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3184971A Expired - Fee Related JP2616609B2 (ja) | 1991-07-25 | 1991-07-25 | インターディジテイト結合回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2616609B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5451446A (en) * | 1977-09-30 | 1979-04-23 | Fujitsu Ltd | Directional coupler |
| JPS54165147U (ja) * | 1978-05-10 | 1979-11-20 | ||
| JPS6183303U (ja) * | 1984-11-06 | 1986-06-02 |
-
1991
- 1991-07-25 JP JP3184971A patent/JP2616609B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5451446A (en) * | 1977-09-30 | 1979-04-23 | Fujitsu Ltd | Directional coupler |
| JPS54165147U (ja) * | 1978-05-10 | 1979-11-20 | ||
| JPS6183303U (ja) * | 1984-11-06 | 1986-06-02 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2616609B2 (ja) | 1997-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3516024A (en) | Interdigitated strip line coupler | |
| US8188808B2 (en) | Compact on-chip branchline coupler using slow wave transmission line | |
| EP0869574A2 (en) | A balun circuit | |
| US6759930B2 (en) | Filter circuit and a superconducting filter circuit | |
| US11043931B2 (en) | Power combiner/divider | |
| CA2379262A1 (en) | Directional coupler | |
| JPS61230510A (ja) | 薄膜パワーカツプラ | |
| JPH11274369A (ja) | 半導体デバイス | |
| US4893098A (en) | 90 Degree broadband MMIC hybrid | |
| US4435848A (en) | Stripline microwave balanced mixer circuit | |
| US7095998B2 (en) | Mixer and converter using same | |
| US5278529A (en) | Broadband microstrip filter apparatus having inteleaved resonator sections | |
| JP4211994B2 (ja) | 高周波フィルタ | |
| US7242266B2 (en) | Distributed interconnect | |
| US6275689B1 (en) | Double-balanced mixer | |
| US9160052B2 (en) | Lange coupler and fabrication method | |
| JPH08265048A (ja) | ミキサー回路 | |
| JP2616609B2 (ja) | インターディジテイト結合回路 | |
| JPH09246817A (ja) | 高周波電力分配合成器 | |
| EP1313163B1 (en) | Multichip module | |
| JP3807032B2 (ja) | 移相器 | |
| KR102824214B1 (ko) | 병렬 공진 스터브 | |
| JPH028426Y2 (ja) | ||
| JPH0720966Y2 (ja) | マイクロ波帯ミキサ | |
| JP2591402B2 (ja) | マイクロ波共振器及びその共振器を用いたフィルタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970121 |
|
| LAPS | Cancellation because of no payment of annual fees |