JPH0530053B2 - - Google Patents
Info
- Publication number
- JPH0530053B2 JPH0530053B2 JP58207423A JP20742383A JPH0530053B2 JP H0530053 B2 JPH0530053 B2 JP H0530053B2 JP 58207423 A JP58207423 A JP 58207423A JP 20742383 A JP20742383 A JP 20742383A JP H0530053 B2 JPH0530053 B2 JP H0530053B2
- Authority
- JP
- Japan
- Prior art keywords
- sample
- conductive layer
- film
- thin film
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜半導体装置の製造装置に関し、と
くに薄膜半導体装置として、例えば、液晶やエレ
クトロ・ルミネセンス等の平面デイスプレイの駆
動用薄膜トランジスタに利用できる製造装置に関
するものである。
くに薄膜半導体装置として、例えば、液晶やエレ
クトロ・ルミネセンス等の平面デイスプレイの駆
動用薄膜トランジスタに利用できる製造装置に関
するものである。
近年、平面デイスプレイ用のスイツチ・マトリ
クスとして、絶縁性基体上の薄膜トランジスタを
用いることが盛んに検討されている。薄膜トラン
ジスタを平面デイスプレイ等に応用する場合に
は、生産コスト低減の観点や、表示品質の向上の
観点からは、絶縁体基体として、例えば、ガラス
のような、安価な透光性基体を用いることが望ま
しい。しかし、この場合、基体の耐熱温度が低い
ことが素子製作上の問題となる。例えば耐熱温度
の上限が900℃以下の基体を用いる場合、単結晶
Siの金属・酸化物・半導体（MOS）構造の電界
効果トランジスタ（FET）のように、熱酸化に
よつてゲート絶縁膜を形成することは実際上不可
能である。その理由は、900℃以下で熱酸化して
も、酸化膜厚は極めて薄く、ゲート絶縁膜として
使用不可能であるからである。そこで、従来は、
例えば、化学的気相成長（CVD）法、スパツタ
堆積法、プラズマCVD法等により、SiO2，
Al2O3，Si3N4等の絶縁体薄膜を半導体薄膜上に
堆積させて、ゲート絶縁膜を形成せざるを得なか
つた。
クスとして、絶縁性基体上の薄膜トランジスタを
用いることが盛んに検討されている。薄膜トラン
ジスタを平面デイスプレイ等に応用する場合に
は、生産コスト低減の観点や、表示品質の向上の
観点からは、絶縁体基体として、例えば、ガラス
のような、安価な透光性基体を用いることが望ま
しい。しかし、この場合、基体の耐熱温度が低い
ことが素子製作上の問題となる。例えば耐熱温度
の上限が900℃以下の基体を用いる場合、単結晶
Siの金属・酸化物・半導体（MOS）構造の電界
効果トランジスタ（FET）のように、熱酸化に
よつてゲート絶縁膜を形成することは実際上不可
能である。その理由は、900℃以下で熱酸化して
も、酸化膜厚は極めて薄く、ゲート絶縁膜として
使用不可能であるからである。そこで、従来は、
例えば、化学的気相成長（CVD）法、スパツタ
堆積法、プラズマCVD法等により、SiO2，
Al2O3，Si3N4等の絶縁体薄膜を半導体薄膜上に
堆積させて、ゲート絶縁膜を形成せざるを得なか
つた。
しかし、これらの方法によつて形成したゲート
絶縁膜の膜質はあまり良くなく、また、半導体薄
膜とゲート絶縁膜との界面の状態も良くなく、従
つて、このようなゲート絶縁膜を有する薄膜半導
体装置の特性は良くなかつた。すなわち、従来、
耐熱温度の低い基板上に、特性の良好な薄膜半導
体装置を形成することは困難であつた。
絶縁膜の膜質はあまり良くなく、また、半導体薄
膜とゲート絶縁膜との界面の状態も良くなく、従
つて、このようなゲート絶縁膜を有する薄膜半導
体装置の特性は良くなかつた。すなわち、従来、
耐熱温度の低い基板上に、特性の良好な薄膜半導
体装置を形成することは困難であつた。
本発明の目的は、耐熱温度の低い基体上にも形
成可能で、かつ、特性の良好な、薄膜半導体装置
を形成することができるプラズマ陽極酸化装置を
提供することにある。
成可能で、かつ、特性の良好な、薄膜半導体装置
を形成することができるプラズマ陽極酸化装置を
提供することにある。
このような課題を達成するために、本発明は、
基本的には、絶縁基板上に導電層が形成されてい
る試料を用いて、該導電層に陽極酸化を行なうプ
ラズマ陽極酸化装置において、前記試料はその絶
縁基板を陽極電極側にして該該陽極基板上に載置
され、陽極電極と試料との間に介在され周辺が該
試料の側面部に沿つて前記導電層の周辺部の全域
に対向するように延在する金属板と、前記導電層
の周辺部の全域と前記金属板との間に介在された
環状の電極接触用治具と、前記試料の前記導電層
形成領域を露呈させる孔が設けられ少なくとも前
記陽極電極の前記試料の載置部分を覆うカバーと
が備えられ、このカバーは前記電極接触用治具を
介して前記金属板の前記導電層への押圧手段を兼
ねていることを特徴とするものである。
基本的には、絶縁基板上に導電層が形成されてい
る試料を用いて、該導電層に陽極酸化を行なうプ
ラズマ陽極酸化装置において、前記試料はその絶
縁基板を陽極電極側にして該該陽極基板上に載置
され、陽極電極と試料との間に介在され周辺が該
試料の側面部に沿つて前記導電層の周辺部の全域
に対向するように延在する金属板と、前記導電層
の周辺部の全域と前記金属板との間に介在された
環状の電極接触用治具と、前記試料の前記導電層
形成領域を露呈させる孔が設けられ少なくとも前
記陽極電極の前記試料の載置部分を覆うカバーと
が備えられ、このカバーは前記電極接触用治具を
介して前記金属板の前記導電層への押圧手段を兼
ねていることを特徴とするものである。
このように構成されたプラズマ陽極酸化装置
は、その試料として、特に、絶縁基板上に導電層
が形成されているものを対象とし、該導電層に信
頼性ある陽極酸化を行なうようにするものであ
る。
は、その試料として、特に、絶縁基板上に導電層
が形成されているものを対象とし、該導電層に信
頼性ある陽極酸化を行なうようにするものであ
る。
すなわち、電極接触用治具によつて、陽極電極
上に絶縁基板を介して配置された導電層を該陽極
電極と導電性を保持し、該導電層に陽極酸化が行
なわれるようになつている。
上に絶縁基板を介して配置された導電層を該陽極
電極と導電性を保持し、該導電層に陽極酸化が行
なわれるようになつている。
ここで、電極接触用治具と陽極電極との電気的
接続は、陽極電極と試料との間に介在され周辺が
該試料の側面部に沿つて前記導電層の周辺部の全
域に対向するように延在する金属板によつて行な
われるようになつている。
接続は、陽極電極と試料との間に介在され周辺が
該試料の側面部に沿つて前記導電層の周辺部の全
域に対向するように延在する金属板によつて行な
われるようになつている。
そして、前記電極接触用治具は、導電層の周辺
部の全域にわたつて電気的接触がなされるよう
に、環状の形状で構成し、これにより、該導電層
における電荷の分布に均一化を図つて陽極酸化の
信頼性を確保している。
部の全域にわたつて電気的接触がなされるよう
に、環状の形状で構成し、これにより、該導電層
における電荷の分布に均一化を図つて陽極酸化の
信頼性を確保している。
また、該導電層と電極接触用治具を介した金属
板との電気的接触は、前記金属板の該導電層への
充分な押圧を施すカバーが施され、これにより、
該導電層と電極接触用治具を介した金属板との電
気的接触を確実なものとしている。
板との電気的接触は、前記金属板の該導電層への
充分な押圧を施すカバーが施され、これにより、
該導電層と電極接触用治具を介した金属板との電
気的接触を確実なものとしている。
さらに、前記カバーは、陽極酸化に支障をきた
さないために、前記試料の前記導電層形成領域を
露呈させる孔が設けられ、少なくとも前記陽極電
極の前記試料の載置部分を覆う構成となつてい
る。これにより、陽極電極によるプラズマ雰囲気
の汚染を確実に防ぐようになつている。
さないために、前記試料の前記導電層形成領域を
露呈させる孔が設けられ、少なくとも前記陽極電
極の前記試料の載置部分を覆う構成となつてい
る。これにより、陽極電極によるプラズマ雰囲気
の汚染を確実に防ぐようになつている。
以下、本発明を実施例によつて詳しく説明す
る。
る。
まず、本発明による製造装置によつて、製造さ
れる薄膜半導体装置を説明する。
れる薄膜半導体装置を説明する。
１つの例として、ガラス基体上に多結晶シリコ
ン膜を形成し、この多結晶シリコン膜を用いて、
ｎ−チヤンネルのMOSFET構造の薄膜トランジ
スタを作成する場合を、第１図の工程説明用断面
図を用いて説明する。
ン膜を形成し、この多結晶シリコン膜を用いて、
ｎ−チヤンネルのMOSFET構造の薄膜トランジ
スタを作成する場合を、第１図の工程説明用断面
図を用いて説明する。
まず、透光性絶縁基板１、例えば、コーニング
＃7059ガラス基板上に、例えば、超高真空中蒸着
（分子線成長）法により、基体温度550℃におい
て、膜厚1μmの多結晶Si膜２を形成する第１図
ａ）。ここで、蒸着中の真空度は、例えば、３×
10-9Torrであり、蒸着速度は、例えば、5000
Å／hourである。ガラス基体としては、以下の
製作工程で使用する温度領域で耐熱性がありさえ
すれば、如何なるガラスでも勿論よい。又、他の
透光性絶縁膜も上述の条件を満たせば用い得るこ
とは言うまでもない。コーニング＃7059ガラスの
歪点温度は593℃であり、この温度は実用上の耐
熱温度の上限である。また、ここで多結晶Si膜を
形成する方法は、形成の際の基体温度が基体の耐
熱温度範囲内にある限りは、どのような方法を用
いてもよい。本例の分子線成長法の他に、例え
ば、通常の真空蒸着、プラズマCVD法等を用い
ることができる。
＃7059ガラス基板上に、例えば、超高真空中蒸着
（分子線成長）法により、基体温度550℃におい
て、膜厚1μmの多結晶Si膜２を形成する第１図
ａ）。ここで、蒸着中の真空度は、例えば、３×
10-9Torrであり、蒸着速度は、例えば、5000
Å／hourである。ガラス基体としては、以下の
製作工程で使用する温度領域で耐熱性がありさえ
すれば、如何なるガラスでも勿論よい。又、他の
透光性絶縁膜も上述の条件を満たせば用い得るこ
とは言うまでもない。コーニング＃7059ガラスの
歪点温度は593℃であり、この温度は実用上の耐
熱温度の上限である。また、ここで多結晶Si膜を
形成する方法は、形成の際の基体温度が基体の耐
熱温度範囲内にある限りは、どのような方法を用
いてもよい。本例の分子線成長法の他に、例え
ば、通常の真空蒸着、プラズマCVD法等を用い
ることができる。
次に基体温度430℃でCVD法によりSiO2膜３を
7000Åの厚みに被着する（第１図ｂ）。次に第１
図ｃのように、このSiO2膜にソース、およびド
レイン領域の窓あけを行なう。次に200KeVのエ
ネルギーのp+イオンを１×1016／cm2のドース量で
打ち込み、N2雰囲気中で550℃で２時間熱処理す
ることによつて、ソースおよびドレイン領域に
n+層４を形成する。次に、第１図ｅのように一
旦SiO3膜を除去する。
7000Åの厚みに被着する（第１図ｂ）。次に第１
図ｃのように、このSiO2膜にソース、およびド
レイン領域の窓あけを行なう。次に200KeVのエ
ネルギーのp+イオンを１×1016／cm2のドース量で
打ち込み、N2雰囲気中で550℃で２時間熱処理す
ることによつて、ソースおよびドレイン領域に
n+層４を形成する。次に、第１図ｅのように一
旦SiO3膜を除去する。
次に、プラズマ陽極酸化法によつて、前記多結
晶Si膜の表面層を直接酸化して、SiO2膜５を形
成し、ゲート絶縁膜とする。この際周知のプラズ
マ陽極酸化法を多結晶Si膜に適用する。プラズマ
陽極酸化装置としては例えば、ブイ・キユー・ホ
ー他の論文（V.Q.Ho and T.Sugano，
Proc.11th Conf.Solid State Devices，Tokyo，
1979；Jpn.J.Apple.Phys.vol19（1980）Suppl 19
−１，p.103，Fig.1.）に説明されるものと同様な
装置を用いれば良い。
晶Si膜の表面層を直接酸化して、SiO2膜５を形
成し、ゲート絶縁膜とする。この際周知のプラズ
マ陽極酸化法を多結晶Si膜に適用する。プラズマ
陽極酸化装置としては例えば、ブイ・キユー・ホ
ー他の論文（V.Q.Ho and T.Sugano，
Proc.11th Conf.Solid State Devices，Tokyo，
1979；Jpn.J.Apple.Phys.vol19（1980）Suppl 19
−１，p.103，Fig.1.）に説明されるものと同様な
装置を用いれば良い。
ただし、従来から一般に良く知られている方法
では、試料の裏面を陽極電極に接触させていた
が、本例のような、ガラス基体上の多結晶Si膜の
場合には、試料の裏側から電極接触をとることは
できない。そこで、例えば、第２図に示すような
構成で、多結晶Si膜の表面側から陽極電極を接触
させる。第２図は、本発明の１つの実施例である
プラズマ陽極酸化装置の概略と試料の配置を示し
たものである。石英製の真空容器１１内に、陽極
電極１２と陰極電極１３が設けられている。第１
図ｅに示された構造の試料１４は、多結晶Si膜２
の形成された面が第２図において上になるように
配置される。多結晶Si膜２は、例えば、グラフア
イト製の円環型の電極接触用治具１５と、例え
ば、タンタル製の金属板１６を介して、陽極電極
１２と電気的に接触している。円筒形の石英製カ
バー１７は次の目的で設けられている。第１に
は、石英製カバーが上から押しつけることにより
多結晶Si膜２と電極接触用治具１５と金属板１６
と陽極電極１２との物理的接触を良くし、従つて
電気的接触を良くするためである。第２に、試料
以外の部分を流れるリーク電流を防止するためで
ある。第３には金属性の陽極電極によつて、プラ
ズマ雰囲気が汚染されないために設けられてい
る。真空ポンプ１９を用いて、例えば、３×
10-3Torrの真空に排気したのち、O2導入管２０
よりO2ガスを、例えば50c.c.／minの流量で導入
し、バルブ１８を調整することにより、O2の圧
力を例えば、0.1torrに保持する。しかる後に、
例えば周波数が400KHzで、出力電力2KWの高周
波電源２１を用いて、８ターンの誘導コイル２２
を通して、無電極放電を行わせて、酸素ガスプラ
ズマを発生させる。しかる後に、陽極酸化用直流
電源２３により、陽極電極１２と陰極電極１３の
間に直流バイアス電圧を印加し、試料の単位面積
り例えば、10mAの定電流を流すことによつて、
プラズマ陽極酸化を行なう。20分間のプラズマ陽
極酸化を行なうことによつて、多結晶Si膜２の表
面層に、膜厚1700ÅのSiO2膜６が形成された。
このSiO2膜６をゲート酸化膜として用いる。
では、試料の裏面を陽極電極に接触させていた
が、本例のような、ガラス基体上の多結晶Si膜の
場合には、試料の裏側から電極接触をとることは
できない。そこで、例えば、第２図に示すような
構成で、多結晶Si膜の表面側から陽極電極を接触
させる。第２図は、本発明の１つの実施例である
プラズマ陽極酸化装置の概略と試料の配置を示し
たものである。石英製の真空容器１１内に、陽極
電極１２と陰極電極１３が設けられている。第１
図ｅに示された構造の試料１４は、多結晶Si膜２
の形成された面が第２図において上になるように
配置される。多結晶Si膜２は、例えば、グラフア
イト製の円環型の電極接触用治具１５と、例え
ば、タンタル製の金属板１６を介して、陽極電極
１２と電気的に接触している。円筒形の石英製カ
バー１７は次の目的で設けられている。第１に
は、石英製カバーが上から押しつけることにより
多結晶Si膜２と電極接触用治具１５と金属板１６
と陽極電極１２との物理的接触を良くし、従つて
電気的接触を良くするためである。第２に、試料
以外の部分を流れるリーク電流を防止するためで
ある。第３には金属性の陽極電極によつて、プラ
ズマ雰囲気が汚染されないために設けられてい
る。真空ポンプ１９を用いて、例えば、３×
10-3Torrの真空に排気したのち、O2導入管２０
よりO2ガスを、例えば50c.c.／minの流量で導入
し、バルブ１８を調整することにより、O2の圧
力を例えば、0.1torrに保持する。しかる後に、
例えば周波数が400KHzで、出力電力2KWの高周
波電源２１を用いて、８ターンの誘導コイル２２
を通して、無電極放電を行わせて、酸素ガスプラ
ズマを発生させる。しかる後に、陽極酸化用直流
電源２３により、陽極電極１２と陰極電極１３の
間に直流バイアス電圧を印加し、試料の単位面積
り例えば、10mAの定電流を流すことによつて、
プラズマ陽極酸化を行なう。20分間のプラズマ陽
極酸化を行なうことによつて、多結晶Si膜２の表
面層に、膜厚1700ÅのSiO2膜６が形成された。
このSiO2膜６をゲート酸化膜として用いる。
次に、ホトエツチング工程により、第１図ｇの
ように、電極接触用孔をあけ、全面にAlを蒸着
したあと、ホトエツチング工程によりAlを加工
して、ソース電極６、ドレイン電極７、ゲート電
極８を形成する。このあと、H2雰囲気中で400℃
30分間の熱処理を行う。以上の工程により、多結
晶Si膜の表面層をプラズマ陽極酸化したSiO2膜
をゲート絶縁膜とする、MOSFET構造の多結晶
Si薄膜トランジスタが、ガラス基体上に作製され
た。
ように、電極接触用孔をあけ、全面にAlを蒸着
したあと、ホトエツチング工程によりAlを加工
して、ソース電極６、ドレイン電極７、ゲート電
極８を形成する。このあと、H2雰囲気中で400℃
30分間の熱処理を行う。以上の工程により、多結
晶Si膜の表面層をプラズマ陽極酸化したSiO2膜
をゲート絶縁膜とする、MOSFET構造の多結晶
Si薄膜トランジスタが、ガラス基体上に作製され
た。
形成されたゲート絶縁膜は、絶縁膜自体の膜質
は良好であり、多結晶Si膜と絶縁膜との界面状態
も良好であり、従つて、このようなゲート絶縁膜
を有する多結晶Si薄膜トランジスタは、良好で安
定な特性を示す。
は良好であり、多結晶Si膜と絶縁膜との界面状態
も良好であり、従つて、このようなゲート絶縁膜
を有する多結晶Si薄膜トランジスタは、良好で安
定な特性を示す。
上記実施例においては、本発明を薄膜トランジ
スタに適用した場合について述べたが、MOSダ
イオード等他の薄膜半導体装置についても、本発
明は有用であることは言うまでもない。
スタに適用した場合について述べたが、MOSダ
イオード等他の薄膜半導体装置についても、本発
明は有用であることは言うまでもない。
また、上記実施例においては、絶縁体基体とし
てガラス基体の場合について述べたが、どのよう
な絶縁体基体を用いても本発明は有用であり、特
に、熱酸化法を用いることのできないような耐熱
温度の低い絶縁体基体に用いて有用である。熱酸
化法を用いることのできないような絶縁体基体の
基準として、例えば耐熱温度の上限が900℃以下
であると規定することができる。
てガラス基体の場合について述べたが、どのよう
な絶縁体基体を用いても本発明は有用であり、特
に、熱酸化法を用いることのできないような耐熱
温度の低い絶縁体基体に用いて有用である。熱酸
化法を用いることのできないような絶縁体基体の
基準として、例えば耐熱温度の上限が900℃以下
であると規定することができる。
また、上記実施例においては、半導体薄膜とし
て、多結晶シリコン膜を用いたが、水素化アモル
フアス・シリコン膜等も含めた全てのシリコン薄
膜やGaAs薄膜、ゲルマニウム薄膜等を用いて
も、同様の効果が得られる。
て、多結晶シリコン膜を用いたが、水素化アモル
フアス・シリコン膜等も含めた全てのシリコン薄
膜やGaAs薄膜、ゲルマニウム薄膜等を用いて
も、同様の効果が得られる。
本発明は、周知のプラズマ陽極酸化法を、薄膜
半導体装置の構成部分である絶縁膜、例えば、ゲ
ート絶縁膜を形成する場合に適用するものであつ
て、以下に述べるように、単結晶デバイスの製造
にプラズマ陽極酸化を適用した場合とは、質的に
異なつた効果をもたらすものである。
半導体装置の構成部分である絶縁膜、例えば、ゲ
ート絶縁膜を形成する場合に適用するものであつ
て、以下に述べるように、単結晶デバイスの製造
にプラズマ陽極酸化を適用した場合とは、質的に
異なつた効果をもたらすものである。
プラズマ陽極酸化の最大の特徴は、熱酸化に比
較して格段に低い温度で直接酸化できることであ
る。例えば、Siの場合、熱酸化は1000℃前後で行
われるのに対して、プラズマ陽極酸化は600℃以
下で行われる。熱酸化に比較して酸化温度が低い
ために、Si基板に積層欠陥（stacking faults）
が発生しにくくなる。また、同じ理由から、一旦
形成した不純物分布が酸化の際の拡散によつて変
化するということがなくなる。これらは、Siデバ
イスの高速化、高集積化にとつて重要であること
は言うまでもない。
較して格段に低い温度で直接酸化できることであ
る。例えば、Siの場合、熱酸化は1000℃前後で行
われるのに対して、プラズマ陽極酸化は600℃以
下で行われる。熱酸化に比較して酸化温度が低い
ために、Si基板に積層欠陥（stacking faults）
が発生しにくくなる。また、同じ理由から、一旦
形成した不純物分布が酸化の際の拡散によつて変
化するということがなくなる。これらは、Siデバ
イスの高速化、高集積化にとつて重要であること
は言うまでもない。
しかし、多結晶シリコン膜或いはアモルフア
ス・シリコン膜等を用いた薄膜半導体装置の製造
に、プラズマ陽極酸化を適用した場合次の様な新
たな効果を生ずる。
ス・シリコン膜等を用いた薄膜半導体装置の製造
に、プラズマ陽極酸化を適用した場合次の様な新
たな効果を生ずる。
プラズマ陽極酸化では、熱酸化の場合よりも格
段に低い温度で直接酸化できるために、例えば、
耐熱温度の上限が900℃以下の基体を用いて、こ
のような基体上に半導体薄膜を形成し、この半導
体薄膜をプラズマ陽極酸化することにより、膜質
の良好なゲート酸化膜、及び、良好な界面状態の
半導体薄膜／酸化膜界面を得ることができ、耐熱
温度の低い基体上にも特性の良好な薄膜半導体装
置を形成できる。従来は、耐熱温度の上限が900
℃以下の基体上に薄膜半導体装置を形成する場合
には、直接酸化する方法がなかつたために、例え
ば、CVD法、スパツタ堆積法、プラズマCVD法
等により、SiO2，Al2O3，Si3N4等の絶縁体薄膜
を半導体薄膜上に堆積させて、ゲート絶縁膜を形
成せざるを得なかつたが、これらの方法によつて
形成したゲート絶縁膜の膜質があまり良くなく、
又、半導体薄膜とゲート絶縁膜との界面状態も良
くなく、従つて、作製された薄膜半導体装置の特
性もあまり良くなかつたことは、既に述べた通り
である。すなわち、耐熱温度の低い基体上に特性
の良好な薄膜半導体装置を形成することは、従来
は不可能であつたのが、本発明によれば、プラズ
マ陽極酸化を導入することによつて、可能とな
る。
段に低い温度で直接酸化できるために、例えば、
耐熱温度の上限が900℃以下の基体を用いて、こ
のような基体上に半導体薄膜を形成し、この半導
体薄膜をプラズマ陽極酸化することにより、膜質
の良好なゲート酸化膜、及び、良好な界面状態の
半導体薄膜／酸化膜界面を得ることができ、耐熱
温度の低い基体上にも特性の良好な薄膜半導体装
置を形成できる。従来は、耐熱温度の上限が900
℃以下の基体上に薄膜半導体装置を形成する場合
には、直接酸化する方法がなかつたために、例え
ば、CVD法、スパツタ堆積法、プラズマCVD法
等により、SiO2，Al2O3，Si3N4等の絶縁体薄膜
を半導体薄膜上に堆積させて、ゲート絶縁膜を形
成せざるを得なかつたが、これらの方法によつて
形成したゲート絶縁膜の膜質があまり良くなく、
又、半導体薄膜とゲート絶縁膜との界面状態も良
くなく、従つて、作製された薄膜半導体装置の特
性もあまり良くなかつたことは、既に述べた通り
である。すなわち、耐熱温度の低い基体上に特性
の良好な薄膜半導体装置を形成することは、従来
は不可能であつたのが、本発明によれば、プラズ
マ陽極酸化を導入することによつて、可能とな
る。
この効果は、前述したような、単結晶Siデバイ
スの製造にプラズマ陽極酸化を適用した場合の効
果とは、質的に異なつている。
スの製造にプラズマ陽極酸化を適用した場合の効
果とは、質的に異なつている。
ところで、ガラスの歪点（strain point）温度
は、素子を製作するに際しての、実際上の耐熱温
度の上限であるので、ガラス基体の耐熱温度をよ
く知られた一般的な値で表現するために、歪点温
度を耐熱温度の上限の目安とすることができる。
は、素子を製作するに際しての、実際上の耐熱温
度の上限であるので、ガラス基体の耐熱温度をよ
く知られた一般的な値で表現するために、歪点温
度を耐熱温度の上限の目安とすることができる。
以上、詳しく述べたように、本発明によれば、
特性の良好な薄膜半導体装置を耐熱温度の低い基
体上にも形成することができる。従つて、安価な
基体や透光性基体等、用い得る基体の範囲が広が
ることから、特性の薄膜半導体装置を安価に製作
できるのみならず、薄膜半導体装置の用途を、例
えば、安価なおもちや用や画像装置用等、新しい
製品へと広げることができ、本発明の工業的価値
は大きい。
特性の良好な薄膜半導体装置を耐熱温度の低い基
体上にも形成することができる。従つて、安価な
基体や透光性基体等、用い得る基体の範囲が広が
ることから、特性の薄膜半導体装置を安価に製作
できるのみならず、薄膜半導体装置の用途を、例
えば、安価なおもちや用や画像装置用等、新しい
製品へと広げることができ、本発明の工業的価値
は大きい。
第１図は本発明の適用される薄膜半導体装置の
製作工程を示す断面図、第２図は本発明の一実施
例のプラズマ陽極酸化装置の構成図である。 １……ガラス基体、２……多結晶Si膜、３……
SiO2膜、４……不純物領域、５……ゲート酸化
膜、６……ソース電極、７……ドレイン電極、８
……ゲート電極、１１……真空容器、１２……陽
極電極、１３……陰極電極、１４……試料、１５
……電極接触用治具、１６……金属板、１７……
石英カバー、１８……バルブ、１９……真空ポン
プ、２０……O2導入管、２１……高周波電源、
２２……コイル、２３……直流電源。
製作工程を示す断面図、第２図は本発明の一実施
例のプラズマ陽極酸化装置の構成図である。 １……ガラス基体、２……多結晶Si膜、３……
SiO2膜、４……不純物領域、５……ゲート酸化
膜、６……ソース電極、７……ドレイン電極、８
……ゲート電極、１１……真空容器、１２……陽
極電極、１３……陰極電極、１４……試料、１５
……電極接触用治具、１６……金属板、１７……
石英カバー、１８……バルブ、１９……真空ポン
プ、２０……O2導入管、２１……高周波電源、
２２……コイル、２３……直流電源。
Claims (1)
- 【特許請求の範囲】 １ 絶縁基板上に導電層が形成されている試料を
用いて、該導電層に陽極酸化を行なうプラズマ陽
極酸化装置において、 前記試料はその絶縁基板を陽極電極側にして該
該陽極基板上に載置されているとともに、 陽極電極と試料との間に介在され周辺が該試料
の側面部に沿つて前記導電層の周辺部の全域に対
向するように延在する金属板と、 前記導電層の周辺部の全域と前記金属板との間
に介在された環状の電極接触用治具と、 前記試料の前記導電層形成領域を露呈させる孔
が設けられ少なくとも前記陽極電極の前記試料の
載置部分を覆うカバーとが備えられ、 このカバーは前記電極接触用治具を介して前記
金属板の前記導電層への押圧手段を兼ねているこ
とを特徴とするプラズマ陽極酸化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58207423A JPS60100468A (ja) | 1983-11-07 | 1983-11-07 | プラズマ陽極酸化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58207423A JPS60100468A (ja) | 1983-11-07 | 1983-11-07 | プラズマ陽極酸化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60100468A JPS60100468A (ja) | 1985-06-04 |
| JPH0530053B2 true JPH0530053B2 (ja) | 1993-05-07 |
Family
ID=16539506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58207423A Granted JPS60100468A (ja) | 1983-11-07 | 1983-11-07 | プラズマ陽極酸化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60100468A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63316479A (ja) * | 1987-06-19 | 1988-12-23 | Hitachi Ltd | 薄膜トランジスタおよびその製造方法 |
| JP2638868B2 (ja) * | 1988-01-22 | 1997-08-06 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2642423B2 (ja) * | 1988-07-01 | 1997-08-20 | 株式会社リコー | 半導体装置の製造方法 |
| JPH0221663A (ja) * | 1988-07-08 | 1990-01-24 | Sharp Corp | 薄膜トランジスタの製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5568636A (en) * | 1978-11-20 | 1980-05-23 | Nippon Telegr & Teleph Corp <Ntt> | Anodic oxidation method of compound semiconductor by plasma |
| JPS57134970A (en) * | 1981-02-13 | 1982-08-20 | Citizen Watch Co Ltd | Manufacture of thin film transistor |
| JPS5825266A (ja) * | 1981-08-07 | 1983-02-15 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型半導体装置およびその製造方法 |
| JPS5831575A (ja) * | 1981-08-19 | 1983-02-24 | Hitachi Ltd | 多結晶薄膜トランジスタ |
-
1983
- 1983-11-07 JP JP58207423A patent/JPS60100468A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60100468A (ja) | 1985-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3277895B2 (ja) | 薄膜トランジスタの製造方法 | |
| US5180690A (en) | Method of forming a layer of doped crystalline semiconductor alloy material | |
| US6225149B1 (en) | Methods to fabricate thin film transistors and circuits | |
| US5595944A (en) | Transistor and process for fabricating the same | |
| US5430320A (en) | Thin film transistor having a lightly doped drain and an offset structure for suppressing the leakage current | |
| US6261875B1 (en) | Transistor and process for fabricating the same | |
| JPS63194326A (ja) | 半導体装置の製造方法 | |
| JP3054862B2 (ja) | ダイヤモンド状炭素膜を含むゲート絶縁膜とこれを用いた薄膜トランジスタ及びゲート絶縁膜の形成方法並びにこれらの製造方法 | |
| JPH0530053B2 (ja) | ||
| JP3055782B2 (ja) | 薄膜トランジスタの製造方 | |
| KR940005290B1 (ko) | 유전체 박막을 형성하는 방법 및 그 박막을 포함하는 반도체 장치 | |
| JPS63119268A (ja) | 半導体装置の製造方法 | |
| KR100469503B1 (ko) | 비정질막을결정화하는방법 | |
| JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0888363A (ja) | 半導体装置及びその製造方法 | |
| JPH06112488A (ja) | 絶縁膜の製造方法及びこれを用いた薄膜トランジスター素子 | |
| JP2904984B2 (ja) | 表示装置の製造方法 | |
| JP3038898B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH0348670B2 (ja) | ||
| JPS58219768A (ja) | 半導体装置およびその製造方法 | |
| JP3130659B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0487340A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0653503A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6367780A (ja) | 薄膜トランジスタおよびその製造法 | |
| JP2648784B2 (ja) | 液晶表示パネル用絶縁ゲート型電界効果半導体装置 |