JPH053030B2 - - Google Patents
Info
- Publication number
- JPH053030B2 JPH053030B2 JP61004742A JP474286A JPH053030B2 JP H053030 B2 JPH053030 B2 JP H053030B2 JP 61004742 A JP61004742 A JP 61004742A JP 474286 A JP474286 A JP 474286A JP H053030 B2 JPH053030 B2 JP H053030B2
- Authority
- JP
- Japan
- Prior art keywords
- vector
- loops
- unit
- processing
- execution order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
- Devices For Executing Special Programs (AREA)
Description
〔概要〕
ベクトル処理機能をもつシステムにおいて、ソ
ースプログラム中のDOループの順序を可能な限
り入れ替えて複数のDOループを１つに融合さ
せ、ベクトル処理時の多重化度を上げるなどの効
率化を図る。 〔産業上の利用分野〕 本発明は、ベクトル処理機能をもつ情報処理装
置に関するものであり、特にプログラム中のDO
ループをベクトル処理するための方式に関する。 〔従来の技術〕 第５図は、本発明が対象とする従来のベクトル
処理機能をもつ情報処理装置の一般的なシステム
構成を示す。 図において、５１は主記憶装置、５２は記録制
御装置、５３はチヤネルプロセツサ、５４は外部
記憶装置、５５はベクトル処理装置、５６はスカ
ラユニツト、５７はベクトルユニツト、５８はベ
クトルレジスタ、５９はパイプライン機構を表
す。 パイプライン機構５９は、たとえば２本のメモ
リアクセスパイプライン、１本の加／減算パイプ
ライン、１本の乗算パイプライン、１本の除算パ
イプライン、１本のマスクパイプラインによつて
構成される。各パイプラインは、多重並行して動
作することができる。 ベクトル処理装置５５のスカラユニツト５６
は、プログラムの命令を順次フエツチし、それが
スカラ命令であれば自ユニツトで実行し、ベクト
ル命令であればベクトルユニツト５７に処理を依
頼する。 ベクトルユニツト５７は、ベクトル命令にした
がつて、処理に必要なベクトルデータ（オペラン
ド）を、主記憶装置５１から記憶制御装置５２を
介してロードパイプラインによりベクトルレジス
タ５８にロードし、また加算／減算、乗算、除算
等の演算パイプラインにより演算を実行して結果
をベクトルレジスタ５８に格納し、またストアパ
イプラインによりベクトルレジスタ５８のベクト
ルデータを主記憶装置５１へストアする動作を行
う。 ベクトルデータのロード／ストアにはかなりの
時間がかかるため、ベクトルレジスタに設定され
たベクトルデータを使用するベクトル命令は可能
な限りまとめて適切にチエイニング（命令実行の
スケジユーリング）することが望ましい。また各
パイプラインを多重化（並列実行）させる場合に
は、ベクトル長が等しいことが必要である。 ベクトル命令には、ベクトルロード、ベクトル
ストア、ベクトル加算等があり、それぞれ１つの
命令が発行されると、指定されたベクトル長
（VL）のベクトルデータの各エレメントに対し
て、指定されている同一の操作が繰り返し適用さ
れる。 次に、マスク付きベクトル加算命令の例につい
て説明する。 VAD（Vector ADd）〔with make〕 Ci＝ai＋bi：mi＝on ci：mi＝０ｉ＝１〜ｌ これは、次式 （a1，a2，……，al）＋（b1，b2，……，bl） →（c1，c2，……，cl）〔：（m1，m2，……，
ml）〕 で示されるように、ｌ個のベクトルエレメントを
もつオペランドaiとbiについて、マスクmiがON
のときにのみai＋biを計算し、結果をCiとする命
令である。 一般に第５図に示されるようなベクトル処理機
能をもつ情報処理装置でプログラムを実行する場
合には、たとえばFORTRANで記述されたソー
スプログラムをコンパイル処理する際に、DOル
ープのうち可能なものをベクトル処理に変換する
ベクトル化を行う。 第６図は、このようなベクトル処理装置用の
FORTRANコンパイラ処理機構の構成を示した
ものである。 図において、６１は外部記憶装置に格納された
ソースプログラム、６２は情報処理装置における
コンパイラ処理機構、６３はソース解釈部、６４
は記憶域割付部、６５はベクトル化部、６６は最
適化部、６７はレジスタ使用決定部、６８は目的
プログラム生成部、６９は外部記憶装置に格納さ
れた目的プログラムを表す。 ソースプログラム６１が入力されると、コンパ
イラ処理機構６２のソース解釈部６３は文解釈を
行い、中間コードに展開する。次に記憶域割付部
６４は、プログラム中に出現する各種データに記
憶域内番地に割り当てる。 ベクトル化部６５は、プログラム中のループ構
造を検出し、その際並列実行（多重化処理）可能
部分を認識するとともに、ベクトル命令に変換す
るための中間コード変更を行う。 最適化部６６は、中間コードのレベルでベクト
ル処理装置の機能を有効に利用して処理時間を短
縮させる最適化を行う。 レジスタ使用決定部６７は、中間コードに現れ
たデータに実際の資源（レジスタ）を割り当て
る。 目的プログラム生成部６８は、中間コードにし
たがつて機械命令語の目的プログラム６９を生成
し、出力する。その際、機械命令語レベルでの最
適化を行う。 ソースプログラムと中間コードとの対応例を次
に示す。
ースプログラム中のDOループの順序を可能な限
り入れ替えて複数のDOループを１つに融合さ
せ、ベクトル処理時の多重化度を上げるなどの効
率化を図る。 〔産業上の利用分野〕 本発明は、ベクトル処理機能をもつ情報処理装
置に関するものであり、特にプログラム中のDO
ループをベクトル処理するための方式に関する。 〔従来の技術〕 第５図は、本発明が対象とする従来のベクトル
処理機能をもつ情報処理装置の一般的なシステム
構成を示す。 図において、５１は主記憶装置、５２は記録制
御装置、５３はチヤネルプロセツサ、５４は外部
記憶装置、５５はベクトル処理装置、５６はスカ
ラユニツト、５７はベクトルユニツト、５８はベ
クトルレジスタ、５９はパイプライン機構を表
す。 パイプライン機構５９は、たとえば２本のメモ
リアクセスパイプライン、１本の加／減算パイプ
ライン、１本の乗算パイプライン、１本の除算パ
イプライン、１本のマスクパイプラインによつて
構成される。各パイプラインは、多重並行して動
作することができる。 ベクトル処理装置５５のスカラユニツト５６
は、プログラムの命令を順次フエツチし、それが
スカラ命令であれば自ユニツトで実行し、ベクト
ル命令であればベクトルユニツト５７に処理を依
頼する。 ベクトルユニツト５７は、ベクトル命令にした
がつて、処理に必要なベクトルデータ（オペラン
ド）を、主記憶装置５１から記憶制御装置５２を
介してロードパイプラインによりベクトルレジス
タ５８にロードし、また加算／減算、乗算、除算
等の演算パイプラインにより演算を実行して結果
をベクトルレジスタ５８に格納し、またストアパ
イプラインによりベクトルレジスタ５８のベクト
ルデータを主記憶装置５１へストアする動作を行
う。 ベクトルデータのロード／ストアにはかなりの
時間がかかるため、ベクトルレジスタに設定され
たベクトルデータを使用するベクトル命令は可能
な限りまとめて適切にチエイニング（命令実行の
スケジユーリング）することが望ましい。また各
パイプラインを多重化（並列実行）させる場合に
は、ベクトル長が等しいことが必要である。 ベクトル命令には、ベクトルロード、ベクトル
ストア、ベクトル加算等があり、それぞれ１つの
命令が発行されると、指定されたベクトル長
（VL）のベクトルデータの各エレメントに対し
て、指定されている同一の操作が繰り返し適用さ
れる。 次に、マスク付きベクトル加算命令の例につい
て説明する。 VAD（Vector ADd）〔with make〕 Ci＝ai＋bi：mi＝on ci：mi＝０ｉ＝１〜ｌ これは、次式 （a1，a2，……，al）＋（b1，b2，……，bl） →（c1，c2，……，cl）〔：（m1，m2，……，
ml）〕 で示されるように、ｌ個のベクトルエレメントを
もつオペランドaiとbiについて、マスクmiがON
のときにのみai＋biを計算し、結果をCiとする命
令である。 一般に第５図に示されるようなベクトル処理機
能をもつ情報処理装置でプログラムを実行する場
合には、たとえばFORTRANで記述されたソー
スプログラムをコンパイル処理する際に、DOル
ープのうち可能なものをベクトル処理に変換する
ベクトル化を行う。 第６図は、このようなベクトル処理装置用の
FORTRANコンパイラ処理機構の構成を示した
ものである。 図において、６１は外部記憶装置に格納された
ソースプログラム、６２は情報処理装置における
コンパイラ処理機構、６３はソース解釈部、６４
は記憶域割付部、６５はベクトル化部、６６は最
適化部、６７はレジスタ使用決定部、６８は目的
プログラム生成部、６９は外部記憶装置に格納さ
れた目的プログラムを表す。 ソースプログラム６１が入力されると、コンパ
イラ処理機構６２のソース解釈部６３は文解釈を
行い、中間コードに展開する。次に記憶域割付部
６４は、プログラム中に出現する各種データに記
憶域内番地に割り当てる。 ベクトル化部６５は、プログラム中のループ構
造を検出し、その際並列実行（多重化処理）可能
部分を認識するとともに、ベクトル命令に変換す
るための中間コード変更を行う。 最適化部６６は、中間コードのレベルでベクト
ル処理装置の機能を有効に利用して処理時間を短
縮させる最適化を行う。 レジスタ使用決定部６７は、中間コードに現れ
たデータに実際の資源（レジスタ）を割り当て
る。 目的プログラム生成部６８は、中間コードにし
たがつて機械命令語の目的プログラム６９を生成
し、出力する。その際、機械命令語レベルでの最
適化を行う。 ソースプログラムと中間コードとの対応例を次
に示す。
【表】
ベクトル処理装置では、ベクトルユニツトのパ
イプライン機構の各パイプラインは、設定された
ベクトルデータのエレメント数、すなわちベクト
ル長VLにしたがつて動作する。 ここであるベクトル長VLを１回設定したとき
に、そのVLを使用して実行されるベクトル命令
の範囲は、VL制御範囲（VLR）と呼ばれる。次
にVL制御範囲の例を示す。
イプライン機構の各パイプラインは、設定された
ベクトルデータのエレメント数、すなわちベクト
ル長VLにしたがつて動作する。 ここであるベクトル長VLを１回設定したとき
に、そのVLを使用して実行されるベクトル命令
の範囲は、VL制御範囲（VLR）と呼ばれる。次
にVL制御範囲の例を示す。
従来のベクトル処理方式では、ソースプログラ
ム中の複数のDOループ間に一部にでも実行順序
関係が存在している場合には、ベクトル長が同じ
でも、DOループを融合させることができなかつ
た。このため、最適化の処理単位となるVL制御
範囲が小さいままとなり、同一式の重複演算を除
去したり、パイプラインにおける多重化処理など
の実行を効率化する最適化の効果を十分に上げる
ことができないという問題があつた。 〔問題点を解決するための手段〕 本発明は、ソースプログラムのコンパイル処理
時に、DOループの実行順序関係を破壊しない範
囲でDOループを入れ替えることにより、ベクト
ル化処理時の多重度を向上させるものである。 それによる本発明の構成は、ベクトル処理機能
をそなえた情報処理装置において、ソースプログ
ラム中のDOループのうち可能なものをベクトル
処理化するベクトル化部１５と、最適化処理を行
う最適化部１６とを含み、目的プログラムを生成
するコンパイラ処理機構１２を設け、上記最適化
部１６は、さらに、ソースプログラム中のDOル
ープのうち同じベクトル長をもつ融合可能なもの
同士を検出する融合可能DOループ検出部１６１
と、DOループ間の実行順序関係を調べる実行順
序関係検出部１６２と、上記検出された融合可能
DOループおよび実行順序関係に基づいて、実行
順序関係が保持される範囲で融合可能DOループ
同士が隣接するようにソースプログラム中のDO
ループの位置を入れ替えるDOループ入れ替え部
１６３と、をそなえ、ベクトル処理を最適化する
ことを特徴とする。 第１図に本発明の原理的構成を示す。 図において、１１はソースプログラム、１２は
コンパイラ処理機構、１３はソース解釈部、１５
はベクトル化部、１６は最適化部、１６１は融合
可能DOループ検出部、１６２は実行順序関係検
出部、１６３はDOループ入れ替え部、１８は目
的プログラム生成部、１９は目的プログラムであ
る。 なお、第１図に示されている本発明の構成は、
第６図に示されている従来のコンパイラ処理機構
６２の構成６３ないし６８を一部省略して、１
３，１５，１６，１８として示すとともに、本発
明により改良が加えられた最適化部１６，６６の
内部構成を１６１，１６２，１６３として示した
ものである。 ソース解釈部１３は、入力されたソースプログ
ラム１１を解釈し、中間コード列を生成する。 ベクトル化部１５は、中間コード列中のループ
構造を検出し、そのうちベクトル化可能なものに
ついて、ベクトル化のための中間コード変更を行
う。 最適化部１６において、融合可能DOループ検
出部１６１は、ベクトル化可能なDOループの中
から、さらに融合可能な条件であるベクトル長
VLが等しく、かつ実行順序関係が定まつていな
いものを探索し、それらのDOループについて組
を作成する。 次に実行順序関係検出部１６２は、融合可能な
条件を満たすDOループについて、それと時系列
上での実行順序が定まつているDOループを検出
し、それらの組を作成する。 DOループ入れ替え部１６３は、融合可能な
DOループ同士をそれが他のDOループに対して
実行順序関係を破壊しないで移動できるかどうか
を調べ、可能な場合には、DOループの入れ替え
を中間コード上で行う。 このようにして、ベクトル化について最適化さ
れた中間コード列に基づき、目的プログラム生成
部１８は目的プログラム１９を生成し出力する。 〔作用〕 第２図により本発明の作用を説明する。 第２図のＡは本発明による最適化処理前のプロ
グラム、第２図のＢは最適化処理後のプログラム
である。DO１，DO２，DO３はDOループを表
す。 第１図の融合可能DOループ検出部１６１は、
第２図にＡ中の各DOループを調べ、ベクトル長
VLが等しいDOループを検出する。これらはVL
＝100をもつDO１とDO３であり、組として識別
される。 次に、第１図の実行順序関係検出部１６２は、
第２図のＡ中の各DOループについて実行順序関
係の有無を調べる。この場合、実行順序関係は、
２重矢線で示されており、DO１とDO２との間
に実行順序関係が存在することが識別される。 次に、第１図のDOループ入れ替え部１６３
は、融合可能なDOループを隣接させるため、
DO３をDO１の下に移動し、それとともに、DO
１の後に実行しなければならないDO２をDO３
の下に移動する。 これにより、第２図のＢに示すようにDOルー
プ間の実行順序関係を破壊することなく、DO１
およびDO３の２つのDOループの融合処理化が
実現される。すなわち、Ａの状態では、DO１と
DO３とを融合させることができないが、Ｂの状
態では、DO１とDO３の各ベクトル処理をチエ
イニングする際、ベクトルデータの参照／定義関
係によつては、多重化処理とする可能性を与える
ことができる。 〔実施例〕 次に、第１図の構成に基づく本発明の詳細を実
施例にしたがつて説明する。なお以下の説明で
は、DOループの代わりに、実際のコンパイル処
理で取り扱われるVL制御範囲を使用する。 ここで各VL制御範囲をVLRi（ｉ＝１、２、…
…）で表すものとして、たとえば同じVL＝49を
もつVLR１とVLR２との間に実行順序関係があ
り、VLR２に対してVLR１の定義／参照関係が
先行しているものとしたとき、第３図ａのように
表すものとする。なお矢印は実行順序を表す。 ここでVLR１ないしVLR６が第３図ｂに示す
ようなものであつた場合、第１図の融合可能DO
ループ検出部１６１は、この中から同一ベクトル
長VLのVLRを検出する。これらは次の３つのグ
ループに分けられる。 (a) グループ１＝VLR１，VLR４ (b) グループ２＝VLR２，VLR５ (c) グループ３＝VLR３，VLR６ 次に、第１図の実行順序関係検出部１６２は、
DOループ内の全配列を調査し、次のような２つ
の実行順序関係のグループがあることを識別す
る。 (a) VLR１→VLR２→VLR３ (b) VLR４→VLR５→VLR６ 次に第１図のDOループ入れ替え部１６３は、
上記したベクトル長によるグループと実行順序関
係によるグループとを総合し、たとえば実行順序
関係を損なわずに融合できるDOループの数が最
大となるVLRの流れを求め、第４図に示すＡか
らＢへの入れ替えを実行する。 このようにして、（VLR１，VLR４）→
（VLR２，VLR５）→（VLR３，VLR６）のよ
うに、融合と実行順序関係とを両方とも満足させ
たVLRの流れが得られる。このような最適化処
理は、任意のDOループ数と任意の実行順序関係
について適用できることは明らかである。 〔発明の効果〕 本発明によるDOループを入れ替えて融合する
ことにより、DOループ内の演算数が多くなるた
め、パイプラインの効率化や、共通の式を単一化
する最適化が可能となり、ベクトル処理装置の実
行効率を向上させることができる。
ム中の複数のDOループ間に一部にでも実行順序
関係が存在している場合には、ベクトル長が同じ
でも、DOループを融合させることができなかつ
た。このため、最適化の処理単位となるVL制御
範囲が小さいままとなり、同一式の重複演算を除
去したり、パイプラインにおける多重化処理など
の実行を効率化する最適化の効果を十分に上げる
ことができないという問題があつた。 〔問題点を解決するための手段〕 本発明は、ソースプログラムのコンパイル処理
時に、DOループの実行順序関係を破壊しない範
囲でDOループを入れ替えることにより、ベクト
ル化処理時の多重度を向上させるものである。 それによる本発明の構成は、ベクトル処理機能
をそなえた情報処理装置において、ソースプログ
ラム中のDOループのうち可能なものをベクトル
処理化するベクトル化部１５と、最適化処理を行
う最適化部１６とを含み、目的プログラムを生成
するコンパイラ処理機構１２を設け、上記最適化
部１６は、さらに、ソースプログラム中のDOル
ープのうち同じベクトル長をもつ融合可能なもの
同士を検出する融合可能DOループ検出部１６１
と、DOループ間の実行順序関係を調べる実行順
序関係検出部１６２と、上記検出された融合可能
DOループおよび実行順序関係に基づいて、実行
順序関係が保持される範囲で融合可能DOループ
同士が隣接するようにソースプログラム中のDO
ループの位置を入れ替えるDOループ入れ替え部
１６３と、をそなえ、ベクトル処理を最適化する
ことを特徴とする。 第１図に本発明の原理的構成を示す。 図において、１１はソースプログラム、１２は
コンパイラ処理機構、１３はソース解釈部、１５
はベクトル化部、１６は最適化部、１６１は融合
可能DOループ検出部、１６２は実行順序関係検
出部、１６３はDOループ入れ替え部、１８は目
的プログラム生成部、１９は目的プログラムであ
る。 なお、第１図に示されている本発明の構成は、
第６図に示されている従来のコンパイラ処理機構
６２の構成６３ないし６８を一部省略して、１
３，１５，１６，１８として示すとともに、本発
明により改良が加えられた最適化部１６，６６の
内部構成を１６１，１６２，１６３として示した
ものである。 ソース解釈部１３は、入力されたソースプログ
ラム１１を解釈し、中間コード列を生成する。 ベクトル化部１５は、中間コード列中のループ
構造を検出し、そのうちベクトル化可能なものに
ついて、ベクトル化のための中間コード変更を行
う。 最適化部１６において、融合可能DOループ検
出部１６１は、ベクトル化可能なDOループの中
から、さらに融合可能な条件であるベクトル長
VLが等しく、かつ実行順序関係が定まつていな
いものを探索し、それらのDOループについて組
を作成する。 次に実行順序関係検出部１６２は、融合可能な
条件を満たすDOループについて、それと時系列
上での実行順序が定まつているDOループを検出
し、それらの組を作成する。 DOループ入れ替え部１６３は、融合可能な
DOループ同士をそれが他のDOループに対して
実行順序関係を破壊しないで移動できるかどうか
を調べ、可能な場合には、DOループの入れ替え
を中間コード上で行う。 このようにして、ベクトル化について最適化さ
れた中間コード列に基づき、目的プログラム生成
部１８は目的プログラム１９を生成し出力する。 〔作用〕 第２図により本発明の作用を説明する。 第２図のＡは本発明による最適化処理前のプロ
グラム、第２図のＢは最適化処理後のプログラム
である。DO１，DO２，DO３はDOループを表
す。 第１図の融合可能DOループ検出部１６１は、
第２図にＡ中の各DOループを調べ、ベクトル長
VLが等しいDOループを検出する。これらはVL
＝100をもつDO１とDO３であり、組として識別
される。 次に、第１図の実行順序関係検出部１６２は、
第２図のＡ中の各DOループについて実行順序関
係の有無を調べる。この場合、実行順序関係は、
２重矢線で示されており、DO１とDO２との間
に実行順序関係が存在することが識別される。 次に、第１図のDOループ入れ替え部１６３
は、融合可能なDOループを隣接させるため、
DO３をDO１の下に移動し、それとともに、DO
１の後に実行しなければならないDO２をDO３
の下に移動する。 これにより、第２図のＢに示すようにDOルー
プ間の実行順序関係を破壊することなく、DO１
およびDO３の２つのDOループの融合処理化が
実現される。すなわち、Ａの状態では、DO１と
DO３とを融合させることができないが、Ｂの状
態では、DO１とDO３の各ベクトル処理をチエ
イニングする際、ベクトルデータの参照／定義関
係によつては、多重化処理とする可能性を与える
ことができる。 〔実施例〕 次に、第１図の構成に基づく本発明の詳細を実
施例にしたがつて説明する。なお以下の説明で
は、DOループの代わりに、実際のコンパイル処
理で取り扱われるVL制御範囲を使用する。 ここで各VL制御範囲をVLRi（ｉ＝１、２、…
…）で表すものとして、たとえば同じVL＝49を
もつVLR１とVLR２との間に実行順序関係があ
り、VLR２に対してVLR１の定義／参照関係が
先行しているものとしたとき、第３図ａのように
表すものとする。なお矢印は実行順序を表す。 ここでVLR１ないしVLR６が第３図ｂに示す
ようなものであつた場合、第１図の融合可能DO
ループ検出部１６１は、この中から同一ベクトル
長VLのVLRを検出する。これらは次の３つのグ
ループに分けられる。 (a) グループ１＝VLR１，VLR４ (b) グループ２＝VLR２，VLR５ (c) グループ３＝VLR３，VLR６ 次に、第１図の実行順序関係検出部１６２は、
DOループ内の全配列を調査し、次のような２つ
の実行順序関係のグループがあることを識別す
る。 (a) VLR１→VLR２→VLR３ (b) VLR４→VLR５→VLR６ 次に第１図のDOループ入れ替え部１６３は、
上記したベクトル長によるグループと実行順序関
係によるグループとを総合し、たとえば実行順序
関係を損なわずに融合できるDOループの数が最
大となるVLRの流れを求め、第４図に示すＡか
らＢへの入れ替えを実行する。 このようにして、（VLR１，VLR４）→
（VLR２，VLR５）→（VLR３，VLR６）のよ
うに、融合と実行順序関係とを両方とも満足させ
たVLRの流れが得られる。このような最適化処
理は、任意のDOループ数と任意の実行順序関係
について適用できることは明らかである。 〔発明の効果〕 本発明によるDOループを入れ替えて融合する
ことにより、DOループ内の演算数が多くなるた
め、パイプラインの効率化や、共通の式を単一化
する最適化が可能となり、ベクトル処理装置の実
行効率を向上させることができる。
第１図は本発明の原理的構成図、第２図は本発
明の作用の説明図、第３図は本発明の実施例動作
を説明するためのプログラムにおけるVL制御範
囲の例を示す説明図、第４図は本発明の実施例動
作におけるVLRの入れ替え処理例を示す説明図、
第５図はベクトル処理機能をもつ情報処理装置の
構成図、第６図はコンパイラ処理機構の構成図、
第７図は異なるVLR間における配列の参照／更
新と実行順序の説明図である。 第１図中、１１：ソースプログラム、１２：コ
ンパイラ処理機構、１３：ソース解釈部、１６：
最適化部、１６１：融合可能DOループ検出部、
１６２：実行順序関係検出部、１６３：DOルー
プ入れ替え部、１８：目的プログラム生成部、１
９：目的プログラム。
明の作用の説明図、第３図は本発明の実施例動作
を説明するためのプログラムにおけるVL制御範
囲の例を示す説明図、第４図は本発明の実施例動
作におけるVLRの入れ替え処理例を示す説明図、
第５図はベクトル処理機能をもつ情報処理装置の
構成図、第６図はコンパイラ処理機構の構成図、
第７図は異なるVLR間における配列の参照／更
新と実行順序の説明図である。 第１図中、１１：ソースプログラム、１２：コ
ンパイラ処理機構、１３：ソース解釈部、１６：
最適化部、１６１：融合可能DOループ検出部、
１６２：実行順序関係検出部、１６３：DOルー
プ入れ替え部、１８：目的プログラム生成部、１
９：目的プログラム。
Claims (1)
- 【特許請求の範囲】 １ ベクトル処理機能をそなえた情報処理装置に
おいて、 ソースプログラム中のDOループのうち可能な
ものをベクトル処理化するベクトル化部１５と、
最適化処理を行う最適化部１６とを含み、目的プ
ログラムを生成するコンパイラ処理機構１２を設
け、 上記最適化部１６は、さらに、ソースプログラ
ム中のDOループのうち同じベクトル長をもつ融
合可能なもの同士を検出する融合可能DOループ
検出部１６１と、 DOループ間の実行順序関係を調べる実行順序
関係検出部１６２と、 上記検出された融合可能DOループおよび実行
順序関係に基づいて、実行順序関係が保持される
範囲で融合可能DOループ同士が隣接するように
ソースプログラム中のDOループの位置を入れ替
えるDOループ入れ替え部１６３と、をそなえ、
ベクトル処理を最適化することを特徴とするベク
トル処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP474286A JPS62163168A (ja) | 1986-01-13 | 1986-01-13 | ベクトル処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP474286A JPS62163168A (ja) | 1986-01-13 | 1986-01-13 | ベクトル処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62163168A JPS62163168A (ja) | 1987-07-18 |
| JPH053030B2 true JPH053030B2 (ja) | 1993-01-13 |
Family
ID=11592367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP474286A Granted JPS62163168A (ja) | 1986-01-13 | 1986-01-13 | ベクトル処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62163168A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2844492B1 (fr) | 2002-09-12 | 2005-06-10 | Valeo Systemes Dessuyage | Agencement de fixation d'un balai d'essuie glace sur un bras |
| JP6555005B2 (ja) * | 2015-08-21 | 2019-08-07 | 日本電気株式会社 | 最適化装置、方法およびプログラム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58149567A (ja) * | 1982-02-27 | 1983-09-05 | Fujitsu Ltd | ベクトル・レングス制御範囲融合処理方式 |
-
1986
- 1986-01-13 JP JP474286A patent/JPS62163168A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62163168A (ja) | 1987-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5303377A (en) | Method for compiling computer instructions for increasing instruction cache efficiency | |
| US4251861A (en) | Cellular network of processors | |
| KR100290269B1 (ko) | 추론적명령에있어서의예외처리 | |
| US5619680A (en) | Methods and apparatus for concurrent execution of serial computing instructions using combinatorial architecture for program partitioning | |
| US5339429A (en) | Parallel processing system and compiling method used therefor | |
| US6721943B2 (en) | Compile-time memory coalescing for dynamic arrays | |
| EP0515016A2 (en) | Instruction scheduler for a computer | |
| US5247696A (en) | Method for compiling loops having recursive equations by detecting and correcting recurring data points before storing the result to memory | |
| Chamberlin | The" single-assignment" approach to parallel processing | |
| Stevens Jr | CFD—a Fortran-like language for the Illiac IV | |
| JPH04336378A (ja) | 情報処理装置 | |
| JPH053030B2 (ja) | ||
| Foley et al. | Efficient partitioning of fragment shaders for multiple-output hardware | |
| Dhamdhere et al. | Characterization of program loops in code optimization | |
| Amamiya | Data flow computing and parallel reduction machine | |
| Nicolau | Loop quantization: Unwinding for fine-grain parallelism exploitation | |
| JPH02132525A (ja) | コンパイル方法 | |
| JPS6319906B2 (ja) | ||
| JPH01123328A (ja) | 計算機方式 | |
| JPH046020B2 (ja) | ||
| Makino et al. | LiLFeS—practical unification-based programming system for typed feature structures | |
| Cui et al. | Multithreaded parallel computer model with performance evaluation | |
| Reif | Code motion | |
| JPS6321946B2 (ja) | ||
| Wang | Enhancing concurrent program execution with eager evaluation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |