JPH05303605A - 論理シミュレーション機能検証装置及び論理シミュレーション遅延検証装置 - Google Patents
論理シミュレーション機能検証装置及び論理シミュレーション遅延検証装置Info
- Publication number
- JPH05303605A JPH05303605A JP4109398A JP10939892A JPH05303605A JP H05303605 A JPH05303605 A JP H05303605A JP 4109398 A JP4109398 A JP 4109398A JP 10939892 A JP10939892 A JP 10939892A JP H05303605 A JPH05303605 A JP H05303605A
- Authority
- JP
- Japan
- Prior art keywords
- function
- delay
- input
- simulation
- delay value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 論理シミュレータの機能モデル、遅延モデル
の検証をあらかじめ用意した機能・遅延値記述ファイル
と比較することにより、同時に複数個の比較評価を行
う。 【構成】 各機能モデルごとに、入力パターン5とシミ
ュレーション結果14及び機能・遅延値記述ファイル1
を機能・遅延比較部10へ入力し、機能・遅延比較部1
0で、入力パターン5及びシミュレーション結果14か
ら求めた各機能モデル及び遅延モデルの機能及び遅延値
と機能・遅延値記述ファイル1から求めた機能及び遅延
値とを同時に複数個比較評価し比較結果を実行リスト1
3として出力する。 【効果】 複数個の論理シミュレータの機能及び遅延モ
デルが同時に短時間で検証できる。
の検証をあらかじめ用意した機能・遅延値記述ファイル
と比較することにより、同時に複数個の比較評価を行
う。 【構成】 各機能モデルごとに、入力パターン5とシミ
ュレーション結果14及び機能・遅延値記述ファイル1
を機能・遅延比較部10へ入力し、機能・遅延比較部1
0で、入力パターン5及びシミュレーション結果14か
ら求めた各機能モデル及び遅延モデルの機能及び遅延値
と機能・遅延値記述ファイル1から求めた機能及び遅延
値とを同時に複数個比較評価し比較結果を実行リスト1
3として出力する。 【効果】 複数個の論理シミュレータの機能及び遅延モ
デルが同時に短時間で検証できる。
Description
【0001】
【産業上の利用分野】この発明は、複数個の論理シミュ
レーションの機能モデル、遅延モデルの検証を同時に行
える論理シミュレーション機能・遅延検証装置に関する
ものである。
レーションの機能モデル、遅延モデルの検証を同時に行
える論理シミュレーション機能・遅延検証装置に関する
ものである。
【0002】
【従来の技術】論理シミュレーションの機能モデル、遅
延モデルを作成した場合、各機能モデルごとにそのモデ
ルの機能検証を行うために必要なテストパターンを作成
し、シミュレーションを実行する。そのシミュレーショ
ンの結果から各機能モデル及び遅延モデルの機能及び遅
延精度が正しいか手計算で評価する。
延モデルを作成した場合、各機能モデルごとにそのモデ
ルの機能検証を行うために必要なテストパターンを作成
し、シミュレーションを実行する。そのシミュレーショ
ンの結果から各機能モデル及び遅延モデルの機能及び遅
延精度が正しいか手計算で評価する。
【0003】
【発明が解決しようとする課題】従来は、論理シミュレ
ータの各機能モデル及び遅延モデルごとにシミュレーシ
ョンを行った結果から、手作業でそれらの機能モデルの
機能及び遅延モデルの遅延精度を求めていたため、大変
時間がかかるという問題があった。
ータの各機能モデル及び遅延モデルごとにシミュレーシ
ョンを行った結果から、手作業でそれらの機能モデルの
機能及び遅延モデルの遅延精度を求めていたため、大変
時間がかかるという問題があった。
【0004】この発明は上記のような問題点を解消する
ためになされたもので、論理シミュレータの機能モデル
及び遅延モデルの検証において、複数個の論理シミュレ
ータの機能モデル及び遅延モデルの検証を同時に行うこ
とのできる論理シミュレーション機能・遅延検証装置を
得ることを目的とする。
ためになされたもので、論理シミュレータの機能モデル
及び遅延モデルの検証において、複数個の論理シミュレ
ータの機能モデル及び遅延モデルの検証を同時に行うこ
とのできる論理シミュレーション機能・遅延検証装置を
得ることを目的とする。
【0005】
【課題を解決するための手段】この発明にかかる論理シ
ミュレータ機能検証装置又は論理シミュレーション遅延
検証装置は、各機能モデル又は遅延モデルごとにシミュ
レーションを行った結果を記憶したシミュレーション結
果ファイルと、各機能モデル又は遅延モデルごとにそれ
らのモデルの機能又は遅延値を記述した機能・遅延値記
述ファイル及び評価対象を指定したコントロールファイ
ルを入力し、シミュレーション結果ファイルから求めた
各モデルごとの機能又は遅延値と、機能又は遅延値を記
述した機能・遅延値記述ファイルから求めた機能又は遅
延値とを比較して比較結果を出力する機能・遅延比較部
を備える。
ミュレータ機能検証装置又は論理シミュレーション遅延
検証装置は、各機能モデル又は遅延モデルごとにシミュ
レーションを行った結果を記憶したシミュレーション結
果ファイルと、各機能モデル又は遅延モデルごとにそれ
らのモデルの機能又は遅延値を記述した機能・遅延値記
述ファイル及び評価対象を指定したコントロールファイ
ルを入力し、シミュレーション結果ファイルから求めた
各モデルごとの機能又は遅延値と、機能又は遅延値を記
述した機能・遅延値記述ファイルから求めた機能又は遅
延値とを比較して比較結果を出力する機能・遅延比較部
を備える。
【0006】
【作用】本発明にあっては、論理シミュレータの機能モ
デル又は遅延モデルの評価において、同時に、複数個の
入力パターン、シミュレーション結果、機能・遅延値記
述ファイルを入力し、シミュレータの機能モデル又は遅
延モデルの機能又は遅延モデルの遅延値と、機能・遅延
値記述ファイルから求めた機能又は遅延値とを複数個同
時に比較し検証することが可能となる。
デル又は遅延モデルの評価において、同時に、複数個の
入力パターン、シミュレーション結果、機能・遅延値記
述ファイルを入力し、シミュレータの機能モデル又は遅
延モデルの機能又は遅延モデルの遅延値と、機能・遅延
値記述ファイルから求めた機能又は遅延値とを複数個同
時に比較し検証することが可能となる。
【0007】
実施例1.図1は、本発明に係る論理シミュレーション
機能・遅延検証装置の構成及びこれに対する入、出力情
報を示すブロック図である。図において1は機能・遅延
値記述ファイル、2はこのファイル1を入力する機能・
遅延値記述ファイル入力部、3はシミュレーションを行
うセルを指定するためのコントロールファイル、4はフ
ァイル3を入力するコントロールファイル入力部、5は
テストするセルに与える入力パターン、6は入力パター
ン5を入力する入力パターン入力部、7はシミュレーシ
ョンを行うためのネットリスト、8はネットリスト7を
入力するネットリスト入力部、9はシミュレーションの
実行時に用いるシミュレーションライブラリー、10は
この実施例の特徴部分である機能・遅延比較部、11は
シミュレーションを実行する論理シミュレーション部、
12は機能・遅延比較部10の比較の結果を出力するた
めの実行リスト出力部、13は実行リスト出力部により
出力される実行リスト、14は論理シミュレーション部
から出力されるシミュレーション結果である。
機能・遅延検証装置の構成及びこれに対する入、出力情
報を示すブロック図である。図において1は機能・遅延
値記述ファイル、2はこのファイル1を入力する機能・
遅延値記述ファイル入力部、3はシミュレーションを行
うセルを指定するためのコントロールファイル、4はフ
ァイル3を入力するコントロールファイル入力部、5は
テストするセルに与える入力パターン、6は入力パター
ン5を入力する入力パターン入力部、7はシミュレーシ
ョンを行うためのネットリスト、8はネットリスト7を
入力するネットリスト入力部、9はシミュレーションの
実行時に用いるシミュレーションライブラリー、10は
この実施例の特徴部分である機能・遅延比較部、11は
シミュレーションを実行する論理シミュレーション部、
12は機能・遅延比較部10の比較の結果を出力するた
めの実行リスト出力部、13は実行リスト出力部により
出力される実行リスト、14は論理シミュレーション部
から出力されるシミュレーション結果である。
【0008】図2は機能・遅延値記述ファイル1の具体
的内容を示す図であり、図において、21はセルの名前
が記載されており、この例ではv01sというセルネー
ムが記載されている。22及び23は入力ピンに信号を
与えてから、出力ピンに出力されるまでの時間を示すデ
ータを記載したものである。Aは入力ピンを示し、Yは
出力ピンを示しており、PFとはプリホールの意味を示
しており、入力ピンAがローからハイに立ち上がった時
に出力ピンYが同様にローからハイに立ち上がる場合の
遅延を示すパラメータが記載されている。25はその遅
延値であり、ファンアウトが1の場合を示している。2
6はファンアウトが3の場合、27はファンアウトが5
の場合、28はファンアウトが20の場合を示してい
る。同様に23においてPRはプリライズを示してお
り、入力ピンAがハイからローに変化する場合、出力ピ
ンYがハイからローに変化する遅延値を示している。こ
のように機能・遅延値記述ファイル1は、他のセル(例
えばv01t)についてもそれぞれ機能とその機能を実
行するための遅延値を記憶しているものである。
的内容を示す図であり、図において、21はセルの名前
が記載されており、この例ではv01sというセルネー
ムが記載されている。22及び23は入力ピンに信号を
与えてから、出力ピンに出力されるまでの時間を示すデ
ータを記載したものである。Aは入力ピンを示し、Yは
出力ピンを示しており、PFとはプリホールの意味を示
しており、入力ピンAがローからハイに立ち上がった時
に出力ピンYが同様にローからハイに立ち上がる場合の
遅延を示すパラメータが記載されている。25はその遅
延値であり、ファンアウトが1の場合を示している。2
6はファンアウトが3の場合、27はファンアウトが5
の場合、28はファンアウトが20の場合を示してい
る。同様に23においてPRはプリライズを示してお
り、入力ピンAがハイからローに変化する場合、出力ピ
ンYがハイからローに変化する遅延値を示している。こ
のように機能・遅延値記述ファイル1は、他のセル(例
えばv01t)についてもそれぞれ機能とその機能を実
行するための遅延値を記憶しているものである。
【0009】図3はコントロールファイルの内容の一例
を示す図である。このコントロールファイルはシミュレ
ーションを実行するための条件,環境等を定義するため
のファイルであり、例えば図3において、ライン8以降
にコンデションタイプとして温度、入力ボルテージ等が
記載されている。又ライン19においては、シミュレー
ションを実行するセルの名前がこの場合はv01sとし
て定義されている。又ライン15においはテストしよう
とするセルに接続されている相手のセルの名前が記載さ
れている。この場合はテストするセルの名前が前述した
ようにv01sであるのに対し、ファンアウトとして接
続されるものは同じくv01sの入力ピンAであり、し
かもその数は1個である場合をライン15に示してい
る。
を示す図である。このコントロールファイルはシミュレ
ーションを実行するための条件,環境等を定義するため
のファイルであり、例えば図3において、ライン8以降
にコンデションタイプとして温度、入力ボルテージ等が
記載されている。又ライン19においては、シミュレー
ションを実行するセルの名前がこの場合はv01sとし
て定義されている。又ライン15においはテストしよう
とするセルに接続されている相手のセルの名前が記載さ
れている。この場合はテストするセルの名前が前述した
ようにv01sであるのに対し、ファンアウトとして接
続されるものは同じくv01sの入力ピンAであり、し
かもその数は1個である場合をライン15に示してい
る。
【0010】図3においては、v01sというセルをシ
ミュレーションする場合を示しているが、このコントロ
ールファイルには複数のセルネームを記載することが可
能である。
ミュレーションする場合を示しているが、このコントロ
ールファイルには複数のセルネームを記載することが可
能である。
【0011】図4は入力パターンの内容の一例を示す図
である。図において、41はシミュレーションを400
単位時間行うことを示しており、42はこの400とい
う時間を100づつの期間に区切って処理を行うことを
示している。43はシミュレーションを行うための入力
ピンはAとBがあることを示している。44はこの入力
ピンAとBに入力されるパターンを示しており、最初の
00はピンAとBに0を入力することを示している。こ
れらの入力パターンは42で定義された時間すなわち1
00の時間だけ入力されることになる。次の01という
入力パターンは101から200の時間だけ入力され、
次の10という入力パターンは201から300の時間
だけ入力されることになる。最後の11というパターン
は301から400の時間だけ入力されることになる。
である。図において、41はシミュレーションを400
単位時間行うことを示しており、42はこの400とい
う時間を100づつの期間に区切って処理を行うことを
示している。43はシミュレーションを行うための入力
ピンはAとBがあることを示している。44はこの入力
ピンAとBに入力されるパターンを示しており、最初の
00はピンAとBに0を入力することを示している。こ
れらの入力パターンは42で定義された時間すなわち1
00の時間だけ入力されることになる。次の01という
入力パターンは101から200の時間だけ入力され、
次の10という入力パターンは201から300の時間
だけ入力されることになる。最後の11というパターン
は301から400の時間だけ入力されることになる。
【0012】図5はシミュレーション結果の内容の一例
を示す場合であり、図4に示した入力パターンがAND
回路に入力された場合の結果を示す図である。図におい
て51はこのシミュレーションの実行が402単位時間
で終了したことを示しており、52はこの結果はアウト
プットピンYから出されたものであることを示してい
る。又53は図4に示した4種類の入力パターンに対す
る応答が出された時間を示しており、54はアウトプッ
トピンYの変化を示している。入力パターンはそれぞれ
100時間づつ入力されたのに対し、このシミュレーシ
ョン結果によれば、出力が変化した時間は、102,2
05,302というように、差を生じている。又最終的
に終了した時間は402であり、入力時間が400であ
るものに対して2単位時間だけずれた値を示している。
を示す場合であり、図4に示した入力パターンがAND
回路に入力された場合の結果を示す図である。図におい
て51はこのシミュレーションの実行が402単位時間
で終了したことを示しており、52はこの結果はアウト
プットピンYから出されたものであることを示してい
る。又53は図4に示した4種類の入力パターンに対す
る応答が出された時間を示しており、54はアウトプッ
トピンYの変化を示している。入力パターンはそれぞれ
100時間づつ入力されたのに対し、このシミュレーシ
ョン結果によれば、出力が変化した時間は、102,2
05,302というように、差を生じている。又最終的
に終了した時間は402であり、入力時間が400であ
るものに対して2単位時間だけずれた値を示している。
【0013】次に図1から図5を用いてこの実施例の動
作について説明する。先ず機能・遅延値の検証対象とな
るモデルのネットリスト7及び入力パターン(図4参
照)をそれぞれネットリスト入力部8及び入力パターン
入力部6から論理シミュレーション部11にそれぞれ入
力する。ここでいうネットリスク7というのは、様々な
論理図入力装置(例えばMentor,Validな
ど)で入力を行った論理図面から変換したネットリスト
を意味しており、各ツールにより様々なフォーマットが
あるが、特にこの発明の特徴的な部分ではないので説明
を省略する。
作について説明する。先ず機能・遅延値の検証対象とな
るモデルのネットリスト7及び入力パターン(図4参
照)をそれぞれネットリスト入力部8及び入力パターン
入力部6から論理シミュレーション部11にそれぞれ入
力する。ここでいうネットリスク7というのは、様々な
論理図入力装置(例えばMentor,Validな
ど)で入力を行った論理図面から変換したネットリスト
を意味しており、各ツールにより様々なフォーマットが
あるが、特にこの発明の特徴的な部分ではないので説明
を省略する。
【0014】論理シミュレーション部11は入力された
ネットリスク7から、シミュレーションを実行するため
に必要な機能モデル及び遅延モデルの情報をシミュレー
ションライブラリ9から抽出し、シミュレーションの実
行を行いシミュレーション結果14を出力する。ここ
で、シミュレーションライブラリ9は、各種のシミュレ
ータに対して提供しているライブラリを用いてあるいは
それをカスタマイズして用いているため、特に特徴的フ
ォーマットはないので説明を省略する。
ネットリスク7から、シミュレーションを実行するため
に必要な機能モデル及び遅延モデルの情報をシミュレー
ションライブラリ9から抽出し、シミュレーションの実
行を行いシミュレーション結果14を出力する。ここ
で、シミュレーションライブラリ9は、各種のシミュレ
ータに対して提供しているライブラリを用いてあるいは
それをカスタマイズして用いているため、特に特徴的フ
ォーマットはないので説明を省略する。
【0015】機能・遅延比較部10は、シミュレーショ
ン結果14(図5参照)、機能・遅延値記述ファイル入
力部2から機能・遅延値記述ファイル1(図2参照)、
及びコントロールファイル入力部4からコントロールフ
ァイル3(図3参照)を入力し、コントロールファイル
3に記述された機能モデル、遅延モデルの評価対象とな
るものについて、シミュレーション結果14から求め
た、おのおののモデルの機能及び遅延値と、機能・遅延
値記述ファイル1から求めた評価対象モデルの機能及び
遅延値とを比較しその結果を実行リスト13として実行
リスト出力部12から出力する。
ン結果14(図5参照)、機能・遅延値記述ファイル入
力部2から機能・遅延値記述ファイル1(図2参照)、
及びコントロールファイル入力部4からコントロールフ
ァイル3(図3参照)を入力し、コントロールファイル
3に記述された機能モデル、遅延モデルの評価対象とな
るものについて、シミュレーション結果14から求め
た、おのおののモデルの機能及び遅延値と、機能・遅延
値記述ファイル1から求めた評価対象モデルの機能及び
遅延値とを比較しその結果を実行リスト13として実行
リスト出力部12から出力する。
【0016】図6は実行リストの一例を示す図である。
この例では、セルがv01sとv01tの場合を示して
いる。図において、61はライズという機能を実行した
場合にシミュレーションの結果として0.300という
結果が得られたことを示している。25は図2に示した
ように、機能・遅延値記述ファイルに記録されているラ
イズという機能を実行する場合に予め遅延されるものと
記憶されていたパラメータ0.347である。63はこ
の61の値と25の値を比較したその差の値である。6
4は63の値を25の値で割った値を示している。65
はフォールという機能をシミュレーションで実行した結
果の値であり、29は図2に示したように機能・遅延値
記述ファイルに記録されているパラメータ値である。6
7は両者の差であり、68は67の値を29で割った値
である。又、69はライズとフォールの二つの機能のう
ちの絶対値の大きい方の値であり、この場合は0.04
7と0.050を比較し絶対値が大きい0.050が最
大の差として69に記録されている。同様に70は64
の値と68の値の絶対値の大きい方の値が記録されてい
る。以上述べたものはファンアウトが1の場合について
であり、以後ファンアウトが3,5,20の場合につい
ても同様のデータが記入されている。又、v01tのセ
ルについてもライズ機能とフォール機能につき、ファン
アウトが1,3,5,20の場合についてそれぞれの値
が実行リストとして出力されている。
この例では、セルがv01sとv01tの場合を示して
いる。図において、61はライズという機能を実行した
場合にシミュレーションの結果として0.300という
結果が得られたことを示している。25は図2に示した
ように、機能・遅延値記述ファイルに記録されているラ
イズという機能を実行する場合に予め遅延されるものと
記憶されていたパラメータ0.347である。63はこ
の61の値と25の値を比較したその差の値である。6
4は63の値を25の値で割った値を示している。65
はフォールという機能をシミュレーションで実行した結
果の値であり、29は図2に示したように機能・遅延値
記述ファイルに記録されているパラメータ値である。6
7は両者の差であり、68は67の値を29で割った値
である。又、69はライズとフォールの二つの機能のう
ちの絶対値の大きい方の値であり、この場合は0.04
7と0.050を比較し絶対値が大きい0.050が最
大の差として69に記録されている。同様に70は64
の値と68の値の絶対値の大きい方の値が記録されてい
る。以上述べたものはファンアウトが1の場合について
であり、以後ファンアウトが3,5,20の場合につい
ても同様のデータが記入されている。又、v01tのセ
ルについてもライズ機能とフォール機能につき、ファン
アウトが1,3,5,20の場合についてそれぞれの値
が実行リストとして出力されている。
【0017】次にこのような本実施例の装置の動作を図
7に示すフローチャートと共に説明する。先ず、機能モ
デル、遅延モデルの評価対象セル名を記述したコントロ
ールファイル3を機能・遅延比較部10へ入力する(ス
テップS1)。機能・遅延値比較部10において、ステ
ップS1で入力したコントロールファイル3に記述され
た機能モデル、遅延モデル評価対象セル名を抽出する
(ステップS2)。次に機能モデル及び遅延モデルごと
に全ての機能、遅延値を記述した機能・遅延値記述ファ
イル1を機能・遅延比較部10へ入力する(ステップS
3)。ステップS4では、ステップS2で抽出した評価
対象セル名に応じてシミュレーションに用いた入力パタ
ーン25及びシミュレーション結果ファイル14を機能
・遅延比較部10に入力する。次にステップS4で入力
した入力パターン5とシミュレーション結果14から評
価対象セルの機能、遅延値を抽出する(ステップS
5)。またステップS3で入力した機能・遅延値記述フ
ァイル1から評価対象セルの機能・遅延値を抽出し(ス
テップS6)、それらに対してステップS5で求めた機
能・遅延値が一致しているか比較を行う(ステップS
7)。ステップS7で比較を行った結果機能もしくは遅
延値に不一致があれば実行リスト13にその不一致箇所
を出力する(ステップS8)。ステップS9ではステッ
プS2で抽出した機能モデル遅延モデル評価対象セルが
終了したかどうか判断し、まだあればステップS4にも
どり、なければ終了する。
7に示すフローチャートと共に説明する。先ず、機能モ
デル、遅延モデルの評価対象セル名を記述したコントロ
ールファイル3を機能・遅延比較部10へ入力する(ス
テップS1)。機能・遅延値比較部10において、ステ
ップS1で入力したコントロールファイル3に記述され
た機能モデル、遅延モデル評価対象セル名を抽出する
(ステップS2)。次に機能モデル及び遅延モデルごと
に全ての機能、遅延値を記述した機能・遅延値記述ファ
イル1を機能・遅延比較部10へ入力する(ステップS
3)。ステップS4では、ステップS2で抽出した評価
対象セル名に応じてシミュレーションに用いた入力パタ
ーン25及びシミュレーション結果ファイル14を機能
・遅延比較部10に入力する。次にステップS4で入力
した入力パターン5とシミュレーション結果14から評
価対象セルの機能、遅延値を抽出する(ステップS
5)。またステップS3で入力した機能・遅延値記述フ
ァイル1から評価対象セルの機能・遅延値を抽出し(ス
テップS6)、それらに対してステップS5で求めた機
能・遅延値が一致しているか比較を行う(ステップS
7)。ステップS7で比較を行った結果機能もしくは遅
延値に不一致があれば実行リスト13にその不一致箇所
を出力する(ステップS8)。ステップS9ではステッ
プS2で抽出した機能モデル遅延モデル評価対象セルが
終了したかどうか判断し、まだあればステップS4にも
どり、なければ終了する。
【0018】実施例2.上記実施例においては、機能と
遅延値等を比較する場合を示したが、機能のみを比較す
る場合、あるいは遅延値のみを比較する場合において
も、この発明は適用することが出来、同様の効果を奏す
る。すなわち実施例1に述べた例を機能のみを検証する
装置とする場合には、複数個の論理シミュレータのマク
ロセルのシミュレーションモデルに対して、入力パター
ン、シミュレーション結果、機能記述ファイルとを機能
比較部に入力しそれらの入力ファイルから各マクロセル
ごとの動作(機能)を求め不一致があればそれらを実行
リストに出力することを特徴とする論理シミュレーショ
ン機能検証装置ということになる。又実施例1に述べた
ものを遅延のみを検証する装置として述べれば、複数個
の論理シミュレータのマクロセルのシミュレーションモ
デルに対して、入力パターン、シミュレーション結果、
遅延値記述ファイルとを遅延比較部に入力し、それらの
ファイルから各マクロセルごとに遅延値を求め不一致が
あれば、それらを実行リストに出力することを特徴とす
る論理シミュレーション遅延検証装置ということにな
る。
遅延値等を比較する場合を示したが、機能のみを比較す
る場合、あるいは遅延値のみを比較する場合において
も、この発明は適用することが出来、同様の効果を奏す
る。すなわち実施例1に述べた例を機能のみを検証する
装置とする場合には、複数個の論理シミュレータのマク
ロセルのシミュレーションモデルに対して、入力パター
ン、シミュレーション結果、機能記述ファイルとを機能
比較部に入力しそれらの入力ファイルから各マクロセル
ごとの動作(機能)を求め不一致があればそれらを実行
リストに出力することを特徴とする論理シミュレーショ
ン機能検証装置ということになる。又実施例1に述べた
ものを遅延のみを検証する装置として述べれば、複数個
の論理シミュレータのマクロセルのシミュレーションモ
デルに対して、入力パターン、シミュレーション結果、
遅延値記述ファイルとを遅延比較部に入力し、それらの
ファイルから各マクロセルごとに遅延値を求め不一致が
あれば、それらを実行リストに出力することを特徴とす
る論理シミュレーション遅延検証装置ということにな
る。
【0019】実施例3.上記実施例1,2においては、
セルを評価対象とする場合を示したが、この発明は、セ
ルを評価対象とする場合に限らず、シミュレーションを
行うことにより、機能を評価したり、あるいはシミュレ
ーションを行うことにより、その遅延を評価したりする
ような他の評価対象に対しても適用することが可能であ
る。
セルを評価対象とする場合を示したが、この発明は、セ
ルを評価対象とする場合に限らず、シミュレーションを
行うことにより、機能を評価したり、あるいはシミュレ
ーションを行うことにより、その遅延を評価したりする
ような他の評価対象に対しても適用することが可能であ
る。
【0020】
【発明の効果】以上のように、この発明によれば、シミ
ュレータの機能又は遅延値を同時に複数個比較部で比較
評価し結果を出力するように構成したので、複数個のシ
ミュレータの機能モデル又は遅延モデルの評価が同時に
短時間でできるという効果がある。
ュレータの機能又は遅延値を同時に複数個比較部で比較
評価し結果を出力するように構成したので、複数個のシ
ミュレータの機能モデル又は遅延モデルの評価が同時に
短時間でできるという効果がある。
【図1】本発明の一実施例の構成及びその入出力情報を
示すブロック図である。
示すブロック図である。
【図2】本発明の一実施例である機能・遅延値記述ファ
イルの一例を示す図である。
イルの一例を示す図である。
【図3】本発明の一実施例であるコントロールファイル
の一例を示す図である。
の一例を示す図である。
【図4】本発明の一実施例である入力パターンの一例を
示す図である。
示す図である。
【図5】本発明の一実施例であるシミュレーション結果
の一例を示す図である。
の一例を示す図である。
【図6】本発明の一実施例である実行リストの一例を示
す図である。
す図である。
【図7】本発明装置における主要処理過程を示すフロー
チャート図である。
チャート図である。
1 機能・遅延値記述ファイル 2 機能・遅延値記述ファイル入力部 3 コントロールファイル 4 コントロールファイル入力部 5 入力パターン 6 入力パターン入力部 7 ネットリスト 8 ネットリスト入力部 9 シミュレーションライブラリ 10 機能・遅延比較部 11 論理シミュレーション部 12 実行リスト出力部 13 実行リスト 14 シミュレーション結果
Claims (2)
- 【請求項1】 以下の要素を有する論理シミュレーショ
ン機能検証装置(a)評価対象を指定するコントロール
ファイル、(b)評価対象の機能を記述する機能記述フ
ァイル、(c)シミュレーションの結果を記憶するシミ
ュレーション結果ファイル、(d)上記コントロールフ
ァイルで指定された評価対象に基づいて、機能記述ファ
イルに記述された評価対象の機能とシミュレーション結
果ファイルに記憶された評価対象のシミュレーション結
果とを比較して、その比較結果を出力する機能比較部。 - 【請求項2】 以下の要素を有する論理シミュレーショ
ン遅延検証装置(a)評価対象を指定するコントロール
ファイル、(b)評価対象の遅延値を記述する遅延値記
述ファイル、(c)シミュレーションの結果を記憶する
シミュレーション結果ファイル、(d)上記コントロー
ルファイルで指定された評価対象に基づいて、遅延値記
述ファイルに記述された評価対象の遅延値とシミュレー
ション結果ファイルに記憶された評価対象のシミュレー
ション結果とを比較して、その比較結果を出力する遅延
比較部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4109398A JPH05303605A (ja) | 1992-04-28 | 1992-04-28 | 論理シミュレーション機能検証装置及び論理シミュレーション遅延検証装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4109398A JPH05303605A (ja) | 1992-04-28 | 1992-04-28 | 論理シミュレーション機能検証装置及び論理シミュレーション遅延検証装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05303605A true JPH05303605A (ja) | 1993-11-16 |
Family
ID=14509240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4109398A Pending JPH05303605A (ja) | 1992-04-28 | 1992-04-28 | 論理シミュレーション機能検証装置及び論理シミュレーション遅延検証装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05303605A (ja) |
-
1992
- 1992-04-28 JP JP4109398A patent/JPH05303605A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5278769A (en) | Automatic logic model generation from schematic data base | |
| JP3248753B2 (ja) | 組み合わせ論理回路の遷移表決定方法及び装置 | |
| JPH0458072B2 (ja) | ||
| US4922445A (en) | Logic circuit simulation method | |
| US5974241A (en) | Test bench interface generator for tester compatible simulations | |
| US8943450B1 (en) | Model based analog block coverage system | |
| US5774382A (en) | Method for generating a table model of a device | |
| KR102558036B1 (ko) | Python을 활용한 RTL 설계 검증 자동화 방법 및 시스템 | |
| US7051301B2 (en) | System and method for building a test case including a summary of instructions | |
| US7047173B1 (en) | Analog signal verification using digital signatures | |
| CN115983171A (zh) | 用于对片上系统进行后仿真的方法和仿真平台 | |
| JP3941336B2 (ja) | 論理回路検証装置 | |
| JPH0756976A (ja) | 論理回路のシミュレーション装置 | |
| CA1212770A (en) | Method for propagating unknown digital values in a hardware based complex circuit simulation system | |
| JPS6149702B2 (ja) | ||
| JP3144617B2 (ja) | 論理回路の検証方法 | |
| JP2891004B2 (ja) | 論理icのタイミングチェック方式 | |
| JPH09259170A (ja) | 集積回路用セルの波形情報ライブラリ作成装置 | |
| Miroshnyk et al. | Verification of FPGA control systems by analyzing the correctness of state diagrams | |
| JPS6398042A (ja) | シミユレ−シヨン方法 | |
| US6618838B1 (en) | Method and apparatus for processing an output of a design tool | |
| JP2972499B2 (ja) | 論理回路遅延シミュレータ装置 | |
| JP2797955B2 (ja) | 期待値照合装置および方法 | |
| JP3927263B2 (ja) | 集積回路の端子間遅延特性の測定方法 | |
| CN120471010A (zh) | 大规模芯片后仿功耗快速评估方法、装置、设备 |