JPH05303671A - 書込み可能なメモリカード - Google Patents
書込み可能なメモリカードInfo
- Publication number
- JPH05303671A JPH05303671A JP4108179A JP10817992A JPH05303671A JP H05303671 A JPH05303671 A JP H05303671A JP 4108179 A JP4108179 A JP 4108179A JP 10817992 A JP10817992 A JP 10817992A JP H05303671 A JPH05303671 A JP H05303671A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- write
- memory card
- area
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 全メモリ領域を、同一種類の半導体メモリ領
域により構成して、書込みと読みだしができるように
し、ＲＡＭとＲＯＭ混載カードにおけるＲＯＭ領域に相
当する書込機能を制御する回路を付加することによっ
て、その部分への誤書込みを防止する点。 【構成】書込み可能なメモリ領域に電気的に接続する書
込信号制御用回路と備える書込み可能なメモリカ−ドで
あり、誤まった書込みを防止すると共に、誤った書込み
を防止する。
域により構成して、書込みと読みだしができるように
し、ＲＡＭとＲＯＭ混載カードにおけるＲＯＭ領域に相
当する書込機能を制御する回路を付加することによっ
て、その部分への誤書込みを防止する点。 【構成】書込み可能なメモリ領域に電気的に接続する書
込信号制御用回路と備える書込み可能なメモリカ−ドで
あり、誤まった書込みを防止すると共に、誤った書込み
を防止する。
Description
【０００１】
【産業上の利用分野】本発明は、メモリカードの改良に
係わり、特に、記憶容量の一部に対する電気信号を制御
するのに好適なものである。
係わり、特に、記憶容量の一部に対する電気信号を制御
するのに好適なものである。
【０００２】
【従来の技術】一般的なメモリカードは、書き込み可能
なメモリＩＣ即ちメモリ領域を、基板上に多数個実装し
たものであり、ユーザの仕様に応じたメモリ構成になっ
ている。 しかし、最近の市場動向によれば、ＲＯＭと
ＲＡＭを混載したメモリカードの需要が増えている。即
ち、ＲＯＭは、システム制御用のソフトウエアなどに使
用するために、書き込み禁止領域に指定するのに対し
て、ＲＡＭはユーザが随時書き込みができる領域として
利用する方式である。
なメモリＩＣ即ちメモリ領域を、基板上に多数個実装し
たものであり、ユーザの仕様に応じたメモリ構成になっ
ている。 しかし、最近の市場動向によれば、ＲＯＭと
ＲＡＭを混載したメモリカードの需要が増えている。即
ち、ＲＯＭは、システム制御用のソフトウエアなどに使
用するために、書き込み禁止領域に指定するのに対し
て、ＲＡＭはユーザが随時書き込みができる領域として
利用する方式である。
【０００３】このような、目的に応じて対応できるメモ
リ領域を備えたメモリカードでは、ユーザによりＲＯＭ
とＲＡＭの構成比率を変えているのが実情である。
リ領域を備えたメモリカードでは、ユーザによりＲＯＭ
とＲＡＭの構成比率を変えているのが実情である。
【０００４】図６にこのような構造を示した。即ち書込
み信号１０２ａに接続するＲＡＭ１０１ａと１０１ｂ
と、読みだし機能を持ったＲＯＭ１０５ａ、１０５ｂに
信号１０２ｂを電気的に接続して、メモリカードの一部
を構成する。
み信号１０２ａに接続するＲＡＭ１０１ａと１０１ｂ
と、読みだし機能を持ったＲＯＭ１０５ａ、１０５ｂに
信号１０２ｂを電気的に接続して、メモリカードの一部
を構成する。
【０００５】
【発明が解決しようとする課題】ユーザの仕様に対応で
きるメモリ構成を備えたメモリカードを実現するには、
各メモリ構成の基板を設計することが不可欠であるの
で、製品コストがかさむ上に、開発に必要な期間が長く
なるなどの問題があった。
きるメモリ構成を備えたメモリカードを実現するには、
各メモリ構成の基板を設計することが不可欠であるの
で、製品コストがかさむ上に、開発に必要な期間が長く
なるなどの問題があった。
【０００６】また、ＲＯＭとＲＡＭを混載したメモリカ
ードでは、客先が必要とするメモリ構成によって未使用
の領域が生ずる。と言うのは、全体として例えば１２８
ＫＢのメモリ領域がある場合、ＲＯＭが３２ＫＢだとＲ
ＡＭが９６ＫＢとなるが、このような製品は存在せず当
然未使用の領域が発生してしまい、この無駄な領域のた
めに製品単価が上がってしまうことになる。
ードでは、客先が必要とするメモリ構成によって未使用
の領域が生ずる。と言うのは、全体として例えば１２８
ＫＢのメモリ領域がある場合、ＲＯＭが３２ＫＢだとＲ
ＡＭが９６ＫＢとなるが、このような製品は存在せず当
然未使用の領域が発生してしまい、この無駄な領域のた
めに製品単価が上がってしまうことになる。
【０００７】本発明は、このような事情により成された
もので、特に、複数のメモリ領域を完全に使用するよう
に配慮したメモリカードを提供することを目的とする。
もので、特に、複数のメモリ領域を完全に使用するよう
に配慮したメモリカードを提供することを目的とする。
【０００８】
【課題を解決するための手段】機能が違うメモリ領域を
備える書込み可能なメモリカ−ドにおいて，前記メモリ
領域に電気的に接続する書込み信号制御用回路とを具備
することを特徴とする書込み可能なメモリカード
備える書込み可能なメモリカ−ドにおいて，前記メモリ
領域に電気的に接続する書込み信号制御用回路とを具備
することを特徴とする書込み可能なメモリカード
【０００９】
【作用】本発明に係わるメモリカードでは、内外のいず
れかに設置するスイッチを利用してメモリ領域に対する
書込み制御用回路を付加することにより、誤った書込み
を防止する。
れかに設置するスイッチを利用してメモリ領域に対する
書込み制御用回路を付加することにより、誤った書込み
を防止する。
【００１０】
【実施例】本発明に係わる実施例を図１乃至図６を参照
して説明する。図１の回路に示す信号線２ａは、書込信
号制御用回路端子であり、スイッチ３ａを経て読みだし
書込み可能なメモリＩＣ即ちメモリ領域１ａ〜１ｄに振
り分ける。書込機能専用であるスイッチ３ａをＡの位置
に接続する場合、１ａ〜１ｄの４メモリ領域には、２ａ
の信号が振り分けられ、Ｂの位置に接続するには、１
ａ、１ｂの書込制御信号は、プルアップ抵抗４によりプ
ルアップして、１ｃ，１ｄのメモリ領域だけに書込制御
信号２ａを伝搬する。
して説明する。図１の回路に示す信号線２ａは、書込信
号制御用回路端子であり、スイッチ３ａを経て読みだし
書込み可能なメモリＩＣ即ちメモリ領域１ａ〜１ｄに振
り分ける。書込機能専用であるスイッチ３ａをＡの位置
に接続する場合、１ａ〜１ｄの４メモリ領域には、２ａ
の信号が振り分けられ、Ｂの位置に接続するには、１
ａ、１ｂの書込制御信号は、プルアップ抵抗４によりプ
ルアップして、１ｃ，１ｄのメモリ領域だけに書込制御
信号２ａを伝搬する。
【００１１】このような構造であればメモリ領域１ａ、
１ｂに書込んだ内容に、誤った書込みをする可能性がな
く、メモリ領域１ａ、１ｄだけをユーザ側で随時書込領
域として利用することができる。メモリ領域１ａ〜１ｄ
は、読みだし機能と書込み機能ならびにデータ保持がで
きるメモリ領域即ちＳＲＡＭやＥ2 ＰＲＯＭなどが利用
できる。
１ｂに書込んだ内容に、誤った書込みをする可能性がな
く、メモリ領域１ａ、１ｄだけをユーザ側で随時書込領
域として利用することができる。メモリ領域１ａ〜１ｄ
は、読みだし機能と書込み機能ならびにデータ保持がで
きるメモリ領域即ちＳＲＡＭやＥ2 ＰＲＯＭなどが利用
できる。
【００１２】このＳＲＡＭのタイミングチャートを図２
〜図４に明らかにした。即ち図２に、リードサイクル、
図３がライトサイクル１（Ｒ／Ｗ信号コントロールライ
ト）
〜図４に明らかにした。即ち図２に、リードサイクル、
図３がライトサイクル１（Ｒ／Ｗ信号コントロールライ
ト）
【外１】 の斜線が書かれた部分は、各信号が動作しないタイミン
グを示している。また、各図のＡＣテスト条件を以下に
示す。
グを示している。また、各図のＡＣテスト条件を以下に
示す。
【００１３】出力負荷：ＩＴＴＬ ゲート＆ＣL ＝３０
p Ｆ、 入力パルス：０．４５Ｖｔｏ２．４Ｖ（Ａ０〜Ａ１４、
Ｄ０〜Ｄ７）、０．４
p Ｆ、 入力パルス：０．４５Ｖｔｏ２．４Ｖ（Ａ０〜Ａ１４、
Ｄ０〜Ｄ７）、０．４
【外２】 タイミング測定比較レベル：入力０．８Ｖと２．２Ｖ 出力０．８Ｖａｎｄ２．０Ｖ 入力立上がり、立下り時間：１０ｎｓ（Ｍａｘ）であ
る。
る。
【００１４】各図には、一般的な記号を記載したが、一
応説明すると、紙面の左側に記載した記号は、メモリカ
ードの端子名である。即ちＣＥ２は、チップのイネイブ
ル入力２、ＣＥ２：チップのイネイブル入力２、Ａn ：
アドレス信号、Ｄn ：データ入出力信号、
応説明すると、紙面の左側に記載した記号は、メモリカ
ードの端子名である。即ちＣＥ２は、チップのイネイブ
ル入力２、ＣＥ２：チップのイネイブル入力２、Ａn ：
アドレス信号、Ｄn ：データ入出力信号、
【外３】 Ｒ／Ｗ：リードライト入力、ＯＥ：アウトプットイネイ
ブル入力、ＶD D ：電源（＋５ｖ）、Ａｄｒｅｓｓ：ア
ドレス信号である。
ブル入力、ＶD D ：電源（＋５ｖ）、Ａｄｒｅｓｓ：ア
ドレス信号である。
【００１５】また、タイミングチャートに記載した記号
に付けたｔは、タイムの略で、図２における、t ＲＣ：
リードサイクルタイム、t ＡＣＣ：アドレスアクセスタ
イム
に付けたｔは、タイムの略で、図２における、t ＲＣ：
リードサイクルタイム、t ＡＣＣ：アドレスアクセスタ
イム
【外４】
【外５】
【外６】 力データホールドタイムである。
【００１６】図３では、t ＷＣ：ライトサイクルタイ
ム、t ＷＰ：ライトパルス幅、t ＣＷ：チップセレクシ
ョンからライトエンドまで、t ＡＳ：アドレスセットア
ップタイム、t ＷＲ：ライトリカバリータイム、t ＯＤ
Ｗ：Ｒ／Ｗ出力ディセーブルタイム、t ＯＥＷ：Ｒ／Ｗ
出力イネーブルタイム、t ＤＳ：データセットアップタ
イム、t ＤＨ：データホールドタイムを示す。
ム、t ＷＰ：ライトパルス幅、t ＣＷ：チップセレクシ
ョンからライトエンドまで、t ＡＳ：アドレスセットア
ップタイム、t ＷＲ：ライトリカバリータイム、t ＯＤ
Ｗ：Ｒ／Ｗ出力ディセーブルタイム、t ＯＥＷ：Ｒ／Ｗ
出力イネーブルタイム、t ＤＳ：データセットアップタ
イム、t ＤＨ：データホールドタイムを示す。
【００１７】次に図４のタイミングチャートにおける記
号については、図２と図３に記載しているので省略す
る。
号については、図２と図３に記載しているので省略す
る。
【００１８】以上のタイミングチャートにより稼働する
構造を備えたメモリカードは、制御用信号２ａは、スイ
ッチ３ａ〜３ｄにより制御され、スイッチの接続位置
Ａ、Ｂにより書込みができるメモリを選択できる。
構造を備えたメモリカードは、制御用信号２ａは、スイ
ッチ３ａ〜３ｄにより制御され、スイッチの接続位置
Ａ、Ｂにより書込みができるメモリを選択できる。
【００１９】図５の構造では、メモリＩＣ即ちメモリ領
域１ａと１ｃをユーザが随時書込みを行う領域として使
用しかつ、メモリ領域１ｂと１ｄをシステム制御用のソ
フトウェア、その他のソフトウェアを記憶するために書
込み禁止領域として使用する。 このような例は、メモ
リ領域４個による回路接続に関して詳述したものである
が、これより多いメモリ領域を用いた回路でも同様な接
続とする。
域１ａと１ｃをユーザが随時書込みを行う領域として使
用しかつ、メモリ領域１ｂと１ｄをシステム制御用のソ
フトウェア、その他のソフトウェアを記憶するために書
込み禁止領域として使用する。 このような例は、メモ
リ領域４個による回路接続に関して詳述したものである
が、これより多いメモリ領域を用いた回路でも同様な接
続とする。
【００２０】
【発明の効果】以上詳述したように本発明では、書込信
号制御用回路として書込信号制御用信号線に信号制御用
スイッチを設けて、書込信号制御信号をプルアップとす
るか、を選択できるような回路接続を形成することによ
り、全体のメモリエリアをユーザが随時書込みを行える
ようにメモリ領域を設ける。更に、その他のソフトウェ
アを記憶できる書込み禁止メモリ領域をユーザが使い分
けることができる。
号制御用回路として書込信号制御用信号線に信号制御用
スイッチを設けて、書込信号制御信号をプルアップとす
るか、を選択できるような回路接続を形成することによ
り、全体のメモリエリアをユーザが随時書込みを行える
ようにメモリ領域を設ける。更に、その他のソフトウェ
アを記憶できる書込み禁止メモリ領域をユーザが使い分
けることができる。
【００２１】従来は、客先の要求によりＲＯＭ＋ＲＡＭ
混載カードを開発するのに際して、客先の仕様としてト
ータルメモリ容量が同じでもＲＯＭとＲＡＭの比率が違
う場合（例えばＡ社はＲＯＭ３：ＲＡＭ７、Ｂ社はＲＯ
Ｍ７：ＲＡＭ３等）は、夫々の製品に対応する半導体基
板即ち半導体チップを開発する必要があった。
混載カードを開発するのに際して、客先の仕様としてト
ータルメモリ容量が同じでもＲＯＭとＲＡＭの比率が違
う場合（例えばＡ社はＲＯＭ３：ＲＡＭ７、Ｂ社はＲＯ
Ｍ７：ＲＡＭ３等）は、夫々の製品に対応する半導体基
板即ち半導体チップを開発する必要があった。
【００２２】
【外字７】 ップ抵抗を備えるスイッチを設置するだけで、同一種類
のメモリ領域（ＳＲＡＭ、Ｅ2 ＰＲＯＭ等）には、随時
書込みができるメモリ領域と、書込禁止メモリ領域を設
置可能とする。これには、システムのプログラムの変更
とスイッチの切替えにより分配可能になる。
のメモリ領域（ＳＲＡＭ、Ｅ2 ＰＲＯＭ等）には、随時
書込みができるメモリ領域と、書込禁止メモリ領域を設
置可能とする。これには、システムのプログラムの変更
とスイッチの切替えにより分配可能になる。
【００２３】従って、半導体チップの設計・開発コスト
の低減と、メモリカード開発スケジュールの短縮化や使
用する半導体メモリ領域を同一種類にすることにより、
製品単価の低減を実現することができる。
の低減と、メモリカード開発スケジュールの短縮化や使
用する半導体メモリ領域を同一種類にすることにより、
製品単価の低減を実現することができる。
【図１】発明に係わる実施例を示す回路図である。
【図２】図１に適用するメモリ領域のタイミングチャー
トである。
トである。
【図３】図１に適用するメモリ領域の他のタイミングチ
ャートである。
ャートである。
【図４】図１に適用するメモリ領域の更に他のタイミン
グチャートである。
グチャートである。
【図５】本発明に係わる他の実施例を示す回路図であ
る。
る。
【図６】従来のメモリカードに使用する回路図である。
１ａ〜１ｄ：メモリ領域、 ２ａ：制御用信号、 ３ａ〜３ｄ：スイッチ、 ４：プルアップ信号。
Claims (1)
- 【請求項１】 書込み可能なメモリ領域を備えるメモリ
カードにおいて，前記メモリ領域に電気的に接続する書
込信号制御用回路とを具備することを特徴とする書込み
可能なメモリカード
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4108179A JPH05303671A (ja) | 1992-04-28 | 1992-04-28 | 書込み可能なメモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4108179A JPH05303671A (ja) | 1992-04-28 | 1992-04-28 | 書込み可能なメモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05303671A true JPH05303671A (ja) | 1993-11-16 |
Family
ID=14478001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4108179A Pending JPH05303671A (ja) | 1992-04-28 | 1992-04-28 | 書込み可能なメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05303671A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006277266A (ja) * | 2005-03-29 | 2006-10-12 | Seiko Epson Corp | 非接触タグ |
-
1992
- 1992-04-28 JP JP4108179A patent/JPH05303671A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006277266A (ja) * | 2005-03-29 | 2006-10-12 | Seiko Epson Corp | 非接触タグ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5384747A (en) | Circuit for placing a memory device into low power mode | |
| US5245582A (en) | Memory card circuit with power-down control of access buffer | |
| US5248908A (en) | 3-state bidirectional buffer and portable semiconductor storage device incorporating the same | |
| JP2744738B2 (ja) | 半導体記憶装置 | |
| JP2539012B2 (ja) | メモリカ―ド | |
| EP1074991B1 (en) | Semiconductor memory device | |
| JPH05303671A (ja) | 書込み可能なメモリカード | |
| JPH087930B2 (ja) | フロッピーディスク装置 | |
| JP3406444B2 (ja) | データ転送システムのバス制御装置 | |
| US6385073B1 (en) | Integrated circuit device with expandable nonvolatile memory | |
| US5786885A (en) | Image processing system | |
| KR920003271B1 (ko) | 마이컴의 제어에 의한 메모리 라이트 방지회로 | |
| JPH04313891A (ja) | Ｉｃカード | |
| JPH11149334A (ja) | バス信号制御回路 | |
| JPH0430720Y2 (ja) | ||
| KR940008120Y1 (ko) | 디스플레이용 메모리 제어회로 | |
| KR20010063912A (ko) | 마스터 및 슬레이브 기능 변환장치 | |
| JPH11203874A (ja) | アドレスカウンタを内蔵したメモリモジュール | |
| JP3052882B2 (ja) | プログラマブル半導体集積回路装置 | |
| JPS6225797Y2 (ja) | ||
| JP3245903B2 (ja) | 半導体周辺デバイス | |
| JPH0754450B2 (ja) | 半導体記憶装置のインターフェイス回路 | |
| JPS63141118A (ja) | パツケ−ジレビジヨン管理機構 | |
| JPH0427571B2 (ja) | ||
| JPH06195477A (ja) | Ｃｐｕ組込みｌｓｉ |