JPH05304473A - Ｐｗｍ方式ａ／ｄ変換器 - Google Patents
Ｐｗｍ方式ａ／ｄ変換器Info
- Publication number
- JPH05304473A JPH05304473A JP10651492A JP10651492A JPH05304473A JP H05304473 A JPH05304473 A JP H05304473A JP 10651492 A JP10651492 A JP 10651492A JP 10651492 A JP10651492 A JP 10651492A JP H05304473 A JPH05304473 A JP H05304473A
- Authority
- JP
- Japan
- Prior art keywords
- time
- signal
- pwm
- fractional
- pwm signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】従来の構成におけるクロック周波数もしくは回
路定数を変更することなく、短時間での計測が可能な帰
還型ＰＷＭ方式Ａ／Ｄ変換器を実現すること。 【構成】ＰＷＭ方式Ａ／Ｄ変換器において、ＰＷＭ信号
のパルス幅をカウンタと、ＰＷＭ信号のパルス幅を前記
クロックパルスに同期した遅延ＰＷＭ信号として出力す
る時間転送手段と、コンパレータからの出力と時間転送
手段からの出力を選択して入力部の加算器にフィードバ
ックする手段と、遅延ＰＷＭ信号のうちクロックパルス
に非同期の端数のパルス幅Δｔ１，Δｔ２を検出する端
数時間検出装置と、端数時間検出装置により検出された
端数時間のそれぞれを時間的にＭ倍に拡張するタイムイ
クスパンダ手段と、時間的に拡張された端数時間を計数
する端数時間測定装置と、ＰＷＭ信号のうちクロックパ
ルスに非同期の端数時間との全体のパルス幅Ｔ2 を求め
る演算手段とで構成されたことを特徴とするＰＷＭ方式
Ａ／Ｄ変換器である。
路定数を変更することなく、短時間での計測が可能な帰
還型ＰＷＭ方式Ａ／Ｄ変換器を実現すること。 【構成】ＰＷＭ方式Ａ／Ｄ変換器において、ＰＷＭ信号
のパルス幅をカウンタと、ＰＷＭ信号のパルス幅を前記
クロックパルスに同期した遅延ＰＷＭ信号として出力す
る時間転送手段と、コンパレータからの出力と時間転送
手段からの出力を選択して入力部の加算器にフィードバ
ックする手段と、遅延ＰＷＭ信号のうちクロックパルス
に非同期の端数のパルス幅Δｔ１，Δｔ２を検出する端
数時間検出装置と、端数時間検出装置により検出された
端数時間のそれぞれを時間的にＭ倍に拡張するタイムイ
クスパンダ手段と、時間的に拡張された端数時間を計数
する端数時間測定装置と、ＰＷＭ信号のうちクロックパ
ルスに非同期の端数時間との全体のパルス幅Ｔ2 を求め
る演算手段とで構成されたことを特徴とするＰＷＭ方式
Ａ／Ｄ変換器である。
Description
【０００１】
【産業上の利用分野】本発明は、Ａ／Ｄ変換器に関し、
詳しくはＰＷＭ方式（パルス幅変調）Ａ／Ｄ変換器の改
良に関する。
詳しくはＰＷＭ方式（パルス幅変調）Ａ／Ｄ変換器の改
良に関する。
【０００２】
【従来の技術】Ａ／Ｄ変換方式としては、従来より種々
の方法が知られており、高速形の逐次比較方式や低速形
の積分方式がある。本発明にかかる帰還型ＰＷＭ方式Ａ
／Ｄ変換器は、積分方式のＡ／Ｄ変換器の１種であり、
出願人の発明に斯かるものである。以下、帰還型ＰＷＭ
方式Ａ／Ｄ変換器について具体的に説明する。
の方法が知られており、高速形の逐次比較方式や低速形
の積分方式がある。本発明にかかる帰還型ＰＷＭ方式Ａ
／Ｄ変換器は、積分方式のＡ／Ｄ変換器の１種であり、
出願人の発明に斯かるものである。以下、帰還型ＰＷＭ
方式Ａ／Ｄ変換器について具体的に説明する。
【０００３】図４は従来のＰＷＭ方式Ａ／Ｄ変換器の一
例の構成図である。この従来例では、１はクロック発生
器で、入力信号の現実の時間計測のための計数クロック
を発生する。２は分周器で、前記クロック発生器１から
出力される計数クロックを分周する。３はキャリア発生
器で、分周器２からのクロックからデューティー50％の
測定用クロックＥC （＋ＥC ，−ＥC ）を生成し、加算
器４に供給する。加算器４は入力信号（直流電圧）ＶX
と測定用クロックＥC （＋ＥC ，−ＥC）と帰還信号発
生部７から出力される帰還信号ＥS （＋ＥS ，−ＥS ）
を加算し、積分器５に出力する。積分器５の出力信号は
コンパレータ６を介して、コントローラ８と端数時間検
出手段１１に入力される。帰還信号発生部７は、コンパ
レータ６から出力されるＰＷＭ信号の極性に合わせて極
性の異なる２つの基準電圧を交互に切り換えた帰還信号
ＥS （＋ＥS ，−ＥS ）を出力する。コントローラ８
は、クロック発生器１からの計数クロックをＰＷＭ信号
でゲートコントロールする。カウンタ９では、コントロ
ーラ８の出力パルスをのカウントをする。端数時間検出
手段１１では、入力されたＰＷＭ信号と計数クロックの
非同期な端数時間を検出する。タイムイクスパンダ手段
１２はこの端数時間検出装置１１により検出された端数
時間を時間的にＭ倍に拡張する。端数時間測定装置１３
は、カウンタ９のカウント値と端数時間検出装置１１に
より検出された端数時間乃至その拡張値をカウントする
ことでＡ／Ｄ変換値（カウント結果）を得る。演算装置
１４はカウンタ９のカウント結果と端数時間測定装置１
３のカウント結果とを総合して入力信号ＶXの直流電圧
を求める。
例の構成図である。この従来例では、１はクロック発生
器で、入力信号の現実の時間計測のための計数クロック
を発生する。２は分周器で、前記クロック発生器１から
出力される計数クロックを分周する。３はキャリア発生
器で、分周器２からのクロックからデューティー50％の
測定用クロックＥC （＋ＥC ，−ＥC ）を生成し、加算
器４に供給する。加算器４は入力信号（直流電圧）ＶX
と測定用クロックＥC （＋ＥC ，−ＥC）と帰還信号発
生部７から出力される帰還信号ＥS （＋ＥS ，−ＥS ）
を加算し、積分器５に出力する。積分器５の出力信号は
コンパレータ６を介して、コントローラ８と端数時間検
出手段１１に入力される。帰還信号発生部７は、コンパ
レータ６から出力されるＰＷＭ信号の極性に合わせて極
性の異なる２つの基準電圧を交互に切り換えた帰還信号
ＥS （＋ＥS ，−ＥS ）を出力する。コントローラ８
は、クロック発生器１からの計数クロックをＰＷＭ信号
でゲートコントロールする。カウンタ９では、コントロ
ーラ８の出力パルスをのカウントをする。端数時間検出
手段１１では、入力されたＰＷＭ信号と計数クロックの
非同期な端数時間を検出する。タイムイクスパンダ手段
１２はこの端数時間検出装置１１により検出された端数
時間を時間的にＭ倍に拡張する。端数時間測定装置１３
は、カウンタ９のカウント値と端数時間検出装置１１に
より検出された端数時間乃至その拡張値をカウントする
ことでＡ／Ｄ変換値（カウント結果）を得る。演算装置
１４はカウンタ９のカウント結果と端数時間測定装置１
３のカウント結果とを総合して入力信号ＶXの直流電圧
を求める。
【０００４】まず従来例における動作を説明する。図５
に各点に於ける電圧の時間変化を示したタイムチャート
を表す。にはキャリア発生器３から出力されるデュー
ティー50％の測定用クロックＥC （＋ＥC ，−ＥC ）を
示す。には帰還信号発生部７から出力される帰還信号
ＥS （＋ＥS ，−ＥS ）を示す。には積分器５の出力
を示す。は、コンパレータ６の出力を示す。はコン
トローラ８にて、コンパレータ６の出力をカウンタ９に
出力するイネーブル信号を示す。はコントローラ８か
ら出力される周期（Ｔ0）を持つ計数クロックとＰＷ
Ｍ信号のＬレベルとのアンドであり、以下クロックパル
スと呼ぶ。は測定の開始に対する端数時間信号、は
測定の終了に対する端数時間である。は計数クロック
でクロック発生器１から出力されるものである。加算器
４の入力端子に入力信号ＶX と測定用クロックＥC 及
び帰還信号ＥSが供給される。 これらの電圧が積分
器５に入力されることにより、１規定サイクル中に、ｔ
１，ｔ２，ｔ３，ｔ４の各積分期間が発生する。入力信
号ＶXが正の場合、ｔ１期間中は（−ＥC ＋ＥS ＋
ＶX ）で、ｔ２期間中は（＋ＥC −Ｅ S ＋ＶX ）で、ｔ
３期間中は（＋ＥC −ＥS ＋ＶX ）で、ｔ４期間中は
（−ＥC−ＥS ＋ＶX ）でそれぞれ積分することにな
る。コンパレータ６を介した積分器５の出力は、パルス
幅Ｔ2のＰＷＭ信号となる。まず、このパルス幅Ｔ2の期
間をイネーブル信号がＨレベルの間、クロックパルス
でカウントする。このカウントはｎ回繰替えされるも
のとする。ＰＷＭ信号のうちクロックパルスに同期し
た時間ｎＴ0が計数される。この際、ＰＷＭ信号の変化
はかならずしもクロックパルスの立ち上がりと等しい
ものではないため、ＰＷＭ信号はクロックパルスに対
し端数時間およびがが端数時間検出手段１１で検出
される。このクロックパルスに非同期の端数時間を、タ
イムイクスパンダ１２にて時間／電圧変換等してパルス
幅をＭ倍に拡張する。このようにして拡張された端数時
間ｎ１（ＭΔｔ１）（図５に示す），ｎ２（ＭΔｔ
２）（図５に示す）が端数時間測定装置１３により測
定される。ちなみに、この時間幅拡張の概念は一般的に
知られたものである。カウンタ９で及び端数時間測定装
置１３のカウント結果は演算装置１４に出力される。
に各点に於ける電圧の時間変化を示したタイムチャート
を表す。にはキャリア発生器３から出力されるデュー
ティー50％の測定用クロックＥC （＋ＥC ，−ＥC ）を
示す。には帰還信号発生部７から出力される帰還信号
ＥS （＋ＥS ，−ＥS ）を示す。には積分器５の出力
を示す。は、コンパレータ６の出力を示す。はコン
トローラ８にて、コンパレータ６の出力をカウンタ９に
出力するイネーブル信号を示す。はコントローラ８か
ら出力される周期（Ｔ0）を持つ計数クロックとＰＷ
Ｍ信号のＬレベルとのアンドであり、以下クロックパル
スと呼ぶ。は測定の開始に対する端数時間信号、は
測定の終了に対する端数時間である。は計数クロック
でクロック発生器１から出力されるものである。加算器
４の入力端子に入力信号ＶX と測定用クロックＥC 及
び帰還信号ＥSが供給される。 これらの電圧が積分
器５に入力されることにより、１規定サイクル中に、ｔ
１，ｔ２，ｔ３，ｔ４の各積分期間が発生する。入力信
号ＶXが正の場合、ｔ１期間中は（−ＥC ＋ＥS ＋
ＶX ）で、ｔ２期間中は（＋ＥC −Ｅ S ＋ＶX ）で、ｔ
３期間中は（＋ＥC −ＥS ＋ＶX ）で、ｔ４期間中は
（−ＥC−ＥS ＋ＶX ）でそれぞれ積分することにな
る。コンパレータ６を介した積分器５の出力は、パルス
幅Ｔ2のＰＷＭ信号となる。まず、このパルス幅Ｔ2の期
間をイネーブル信号がＨレベルの間、クロックパルス
でカウントする。このカウントはｎ回繰替えされるも
のとする。ＰＷＭ信号のうちクロックパルスに同期し
た時間ｎＴ0が計数される。この際、ＰＷＭ信号の変化
はかならずしもクロックパルスの立ち上がりと等しい
ものではないため、ＰＷＭ信号はクロックパルスに対
し端数時間およびがが端数時間検出手段１１で検出
される。このクロックパルスに非同期の端数時間を、タ
イムイクスパンダ１２にて時間／電圧変換等してパルス
幅をＭ倍に拡張する。このようにして拡張された端数時
間ｎ１（ＭΔｔ１）（図５に示す），ｎ２（ＭΔｔ
２）（図５に示す）が端数時間測定装置１３により測
定される。ちなみに、この時間幅拡張の概念は一般的に
知られたものである。カウンタ９で及び端数時間測定装
置１３のカウント結果は演算装置１４に出力される。
【０００５】演算装置１４では、 ｎＴ0＋（Ｔ0／Ｍ）（ｎ１−ｎ２） … （ａ） という演算が行われ、ＰＷＭ信号のうちクロックパルス
に同期した時間とＰＷＭ信号のうちクロックパルスに非
同期の端数時間と全体のパルス幅Ｔ2が求められる。こ
のような帰還型ＰＷＭ方式Ａ／Ｄ変換器においても、同
一の直流入力信号を複数回測定することにより測定精度
を上げることは一般的な手法である。従ってパルス幅Ｔ
2を求める演算（ａ）を図５に示すように繰り返し行う
ことで測定精度が上がるものと考えられる。例えば、こ
の測定をｉ回繰り返したもの平均化すれば、（ｉ1/2）
ビット分精度があがるはずである。なお、この場合帰還
信号発生部７に帰還されるのはＰＷＭ信号そのものであ
るから、ここにおいて精度があがると称しているものは
周期（Ｔ0）以上の時間幅分以上の変動が入力信号ＶXに
生じたような場合にたいして精度の向上が図られるとい
う意味になる。
に同期した時間とＰＷＭ信号のうちクロックパルスに非
同期の端数時間と全体のパルス幅Ｔ2が求められる。こ
のような帰還型ＰＷＭ方式Ａ／Ｄ変換器においても、同
一の直流入力信号を複数回測定することにより測定精度
を上げることは一般的な手法である。従ってパルス幅Ｔ
2を求める演算（ａ）を図５に示すように繰り返し行う
ことで測定精度が上がるものと考えられる。例えば、こ
の測定をｉ回繰り返したもの平均化すれば、（ｉ1/2）
ビット分精度があがるはずである。なお、この場合帰還
信号発生部７に帰還されるのはＰＷＭ信号そのものであ
るから、ここにおいて精度があがると称しているものは
周期（Ｔ0）以上の時間幅分以上の変動が入力信号ＶXに
生じたような場合にたいして精度の向上が図られるとい
う意味になる。
【０００６】
【発明が解決しようとする課題】このため、従来の構成
においては、ｉ回の測定で（ｉ1/2）ビット分しか精度
が向上せず、また、端数時間をフィードバックさせない
から周期以下の量子化誤差を解消して精度を向上させる
ことが困難である。本発明はこのような点に着目してな
されたものであり、その目的はクロック周波数や回路定
数を更新することなく、高分解能の計測が可能な帰還型
のＰＷＭ方式Ａ／Ｄ変換器を提供することにある。
においては、ｉ回の測定で（ｉ1/2）ビット分しか精度
が向上せず、また、端数時間をフィードバックさせない
から周期以下の量子化誤差を解消して精度を向上させる
ことが困難である。本発明はこのような点に着目してな
されたものであり、その目的はクロック周波数や回路定
数を更新することなく、高分解能の計測が可能な帰還型
のＰＷＭ方式Ａ／Ｄ変換器を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、積分器の入力
端にＡ／Ｄ変換すべきアナログ信号を入力し、このアナ
ログ信号とは別に入力端に測定用キャリアとフィードバ
ックしたＰＷＭ信号等を供給し、ＰＷＭ信号のパルス幅
をカウントすることでアナログ信号をデジタル信号に変
換するＰＷＭ方式Ａ／Ｄ変換器において、ＰＷＭ信号の
パルス幅をクロックパルス（周期Ｔ0 ）で計数するカウ
ンタ（９）と、ＰＷＭ信号のパルス幅を、前記クロック
パルス（周期Ｔ0 ）に同期させ、遅延ＰＷＭ信号として
出力する時間転送手段（１０）と、コンパレータ（６）
からの出力と時間転送手段（１０）からの出力を選択し
て帰還信号発生部（７）に入力する信号切り換え手段
（１５）と、遅延ＰＷＭ信号のうちクロックパルスに非
同期の端数のパルス幅Δｔ１，Δｔ２を検出する端数時
間検出装置（１１）と、端数時間検出装置（１１）によ
り検出された端数時間のそれぞれを時間的にＭ倍に拡張
するタイムイクスパンダ手段（１２）と、時間的に拡張
された端数時間を計数する端数時間測定装置（１３）
と、カウンタ（１０）の計数値ｎと端数時間測定装置
（１３）の計数値ｎ１，ｎ２に基づいてＴ2 ＝ｎＴ0 ＋
（Ｔ0 ／Ｍ）×（ｎ１−ｎ２）で表される演算を行い、
ＰＷＭ信号のうちクロックパルスに同期した時間とＰＷ
Ｍ信号のうちクロックパルスに非同期の端数時間との全
体のパルス幅Ｔ2 を求める演算手段（１４）とで構成さ
れたことを特徴とするＰＷＭ方式Ａ／Ｄ変換器である。
端にＡ／Ｄ変換すべきアナログ信号を入力し、このアナ
ログ信号とは別に入力端に測定用キャリアとフィードバ
ックしたＰＷＭ信号等を供給し、ＰＷＭ信号のパルス幅
をカウントすることでアナログ信号をデジタル信号に変
換するＰＷＭ方式Ａ／Ｄ変換器において、ＰＷＭ信号の
パルス幅をクロックパルス（周期Ｔ0 ）で計数するカウ
ンタ（９）と、ＰＷＭ信号のパルス幅を、前記クロック
パルス（周期Ｔ0 ）に同期させ、遅延ＰＷＭ信号として
出力する時間転送手段（１０）と、コンパレータ（６）
からの出力と時間転送手段（１０）からの出力を選択し
て帰還信号発生部（７）に入力する信号切り換え手段
（１５）と、遅延ＰＷＭ信号のうちクロックパルスに非
同期の端数のパルス幅Δｔ１，Δｔ２を検出する端数時
間検出装置（１１）と、端数時間検出装置（１１）によ
り検出された端数時間のそれぞれを時間的にＭ倍に拡張
するタイムイクスパンダ手段（１２）と、時間的に拡張
された端数時間を計数する端数時間測定装置（１３）
と、カウンタ（１０）の計数値ｎと端数時間測定装置
（１３）の計数値ｎ１，ｎ２に基づいてＴ2 ＝ｎＴ0 ＋
（Ｔ0 ／Ｍ）×（ｎ１−ｎ２）で表される演算を行い、
ＰＷＭ信号のうちクロックパルスに同期した時間とＰＷ
Ｍ信号のうちクロックパルスに非同期の端数時間との全
体のパルス幅Ｔ2 を求める演算手段（１４）とで構成さ
れたことを特徴とするＰＷＭ方式Ａ／Ｄ変換器である。
【０００８】
【作用】本発明において、その測定している周期に対し
同期したＰＷＭ信号をフィードバックするため、少ない
回数で、量子化誤差まで加味した高精度の測定を行うこ
とが可能となる。
同期したＰＷＭ信号をフィードバックするため、少ない
回数で、量子化誤差まで加味した高精度の測定を行うこ
とが可能となる。
【０００９】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００１０】図１は本発明の一実施例を示す構成図であ
り、図２は図１に示した構成の発明の要点となる部分の
回路図、図３は、図１の構成の動作を示したタイムチャ
ートである。
り、図２は図１に示した構成の発明の要点となる部分の
回路図、図３は、図１の構成の動作を示したタイムチャ
ートである。
【００１１】更に図４に示した従来例において説明した
ものについては同一番号を付し、再度の説明は省略す
る。構成が異なる点は、コンパレータ６を時間転送手段
１０で測定するクロックに同期した信号を生成する。フ
ィードバック信号切換手段１５では、コンパレータ６か
らの信号と時間転送手段１０からの信号を切り換えて出
力する。このため、ｉ〜（ｉ−１）回までのフィートバ
ックは、クロックパルスに同期した遅延ＰＷＭ信号を加
算器４に返すから、各周期での量子化誤差は、前後の周
期と相関を持つ。すなわち、フィードバックにより、前
後周期の量子化誤差を最小にするように制御されるとい
える。具体的には、（ｉ−１）回測定を行うことで量子
化誤差は、全体の計数に対して（１／（ｉ−１））に縮
小されることになる。さらに、（ｉ−１）回目の測定に
おいて発生した量子化誤差は、ｉ回目の周期に持ち込ま
れる。よって、最終的にｉ回測定を行うことでｉ〜（ｉ
−１）回までの量子化誤差は、ｉ回目の周期に集約され
ることになる。したがって、ｉ回目の周期の端数時間の
測定精度がＡ／Ｄ変換全体の分解能の向上に直接的につ
ながることになる。以下、図２の回路図及び図３のタイ
ムチャートも参照して本実施例装置の動作を詳細に説明
する。
ものについては同一番号を付し、再度の説明は省略す
る。構成が異なる点は、コンパレータ６を時間転送手段
１０で測定するクロックに同期した信号を生成する。フ
ィードバック信号切換手段１５では、コンパレータ６か
らの信号と時間転送手段１０からの信号を切り換えて出
力する。このため、ｉ〜（ｉ−１）回までのフィートバ
ックは、クロックパルスに同期した遅延ＰＷＭ信号を加
算器４に返すから、各周期での量子化誤差は、前後の周
期と相関を持つ。すなわち、フィードバックにより、前
後周期の量子化誤差を最小にするように制御されるとい
える。具体的には、（ｉ−１）回測定を行うことで量子
化誤差は、全体の計数に対して（１／（ｉ−１））に縮
小されることになる。さらに、（ｉ−１）回目の測定に
おいて発生した量子化誤差は、ｉ回目の周期に持ち込ま
れる。よって、最終的にｉ回測定を行うことでｉ〜（ｉ
−１）回までの量子化誤差は、ｉ回目の周期に集約され
ることになる。したがって、ｉ回目の周期の端数時間の
測定精度がＡ／Ｄ変換全体の分解能の向上に直接的につ
ながることになる。以下、図２の回路図及び図３のタイ
ムチャートも参照して本実施例装置の動作を詳細に説明
する。
【００１２】図２は本発明の主要部の一実施例の回路で
ある。図において、１１１，１１２はフリップフロップ
である。１５１，１５２，１５３はナンド回路、１５４
はインバータ回路、１５５はアンド回路である。時間転
送手段１１はフリップフロップ１１１，１１２から構成
され、このフリップフロップ１１１及び１１２でクロッ
クパルスによりラッチされることで、クロックパルスに
同期する。フィードバック信号切換手段１５はナンド回
路１５１，１５２，１５３、インバータ回路１５４、ア
ンド回路１５５により構成される。コントローラ８から
入力されるＡ／Ｄスタート信号と最終サイクル信号の論
理積によりｉ回目の測定のみコンパレータ６から出力さ
れたＰＷＭ信号が選択されて、直接加算器４にフィード
バックされる。
ある。図において、１１１，１１２はフリップフロップ
である。１５１，１５２，１５３はナンド回路、１５４
はインバータ回路、１５５はアンド回路である。時間転
送手段１１はフリップフロップ１１１，１１２から構成
され、このフリップフロップ１１１及び１１２でクロッ
クパルスによりラッチされることで、クロックパルスに
同期する。フィードバック信号切換手段１５はナンド回
路１５１，１５２，１５３、インバータ回路１５４、ア
ンド回路１５５により構成される。コントローラ８から
入力されるＡ／Ｄスタート信号と最終サイクル信号の論
理積によりｉ回目の測定のみコンパレータ６から出力さ
れたＰＷＭ信号が選択されて、直接加算器４にフィード
バックされる。
【００１３】次に、図３に示すタイムチャートを用いて
説明する。基本的な動作原理は実施例に述べたものであ
る。このとき、図５と同一のものは同符号をつける。こ
こで、コントローラ８内のイネーブル信号としている
ものは、Ａ／Ｄスタート信号とし、’は最終サイク
ル信号とする。従って、図２の回路図からも理解される
ように、Ａ／Ｄ変換がされているときは、最終サイクル
を除いては遅延ＰＷＭ信号が積分器４にフィードバック
される。また端数時間検出手段１１で端数時間の検出を
行い時間拡張及び端数時間の測定が行われるのは、最終
サイクルにおける、クロックパルスに非同期の端数のパ
ルス幅Δｔ１，Δｔ２である。
説明する。基本的な動作原理は実施例に述べたものであ
る。このとき、図５と同一のものは同符号をつける。こ
こで、コントローラ８内のイネーブル信号としている
ものは、Ａ／Ｄスタート信号とし、’は最終サイク
ル信号とする。従って、図２の回路図からも理解される
ように、Ａ／Ｄ変換がされているときは、最終サイクル
を除いては遅延ＰＷＭ信号が積分器４にフィードバック
される。また端数時間検出手段１１で端数時間の検出を
行い時間拡張及び端数時間の測定が行われるのは、最終
サイクルにおける、クロックパルスに非同期の端数のパ
ルス幅Δｔ１，Δｔ２である。
【００１４】このような動作における、本発明の効果を
説明する。図３内の実線は従来の方法によるフィードバ
ック信号である。破線が本発明の効果の一部である。例
えば、１回目のサイクルに着目して考える。１サイクル
目における積分器４の出力は従来のＰＭＷ信号の出力と
なる。しかしながら、時間転送手段１０でクロックパル
スに同期させた遅延ＰＷＭ信号が、フィードバック信号
切換手段１５を介して帰還信号発生部７に入力される。
したがって、帰還信号発生部７から出力される帰還信号
ＥS （＋ＥS ，−ＥS ）の立ち上がりはその端数時間
分ずれることになる。従って、このずれは、積分時間の
ずれに影響を与え、ひいてはＰＷＭ信号の変化をもたら
す。たとえば、パルス幅Δｔ１の時間幅が比較的長けれ
ば、次のＰＷＭ信号は短いものとなり、前回のずれの分
だけ補正が行われることになる。従って、サイクル間の
相関関係が生じる事が理解される。このため最後のΔｔ
１及びΔｔ２の端数時間を測定すればｉ回の測定で、ｉ
2回の測定を行ったのと同じ効果が統計的に得られる。
このことを、式であらわすと、 Ａ／Ｄ変換値（ｎ０）＝ｎ１＋ｎ２＋ｎ３…＋ｎｉ＋Δ
ｔ１−Δｔ２ となる。
説明する。図３内の実線は従来の方法によるフィードバ
ック信号である。破線が本発明の効果の一部である。例
えば、１回目のサイクルに着目して考える。１サイクル
目における積分器４の出力は従来のＰＭＷ信号の出力と
なる。しかしながら、時間転送手段１０でクロックパル
スに同期させた遅延ＰＷＭ信号が、フィードバック信号
切換手段１５を介して帰還信号発生部７に入力される。
したがって、帰還信号発生部７から出力される帰還信号
ＥS （＋ＥS ，−ＥS ）の立ち上がりはその端数時間
分ずれることになる。従って、このずれは、積分時間の
ずれに影響を与え、ひいてはＰＷＭ信号の変化をもたら
す。たとえば、パルス幅Δｔ１の時間幅が比較的長けれ
ば、次のＰＷＭ信号は短いものとなり、前回のずれの分
だけ補正が行われることになる。従って、サイクル間の
相関関係が生じる事が理解される。このため最後のΔｔ
１及びΔｔ２の端数時間を測定すればｉ回の測定で、ｉ
2回の測定を行ったのと同じ効果が統計的に得られる。
このことを、式であらわすと、 Ａ／Ｄ変換値（ｎ０）＝ｎ１＋ｎ２＋ｎ３…＋ｎｉ＋Δ
ｔ１−Δｔ２ となる。
【００１５】以上詳細に説明したように、従来例では単
なる一周期の測定に対する量子化誤差でしかなかったｉ
回目の周期の端数時間を精度よく測定することで、Ａ／
Ｄ変換器全体の分解能向上を簡単に実行できる。また、
端数時間測定を一回おこなえばよいので、同一時間内の
測定できる分解能があがり、Ａ／Ｄ変換器におけるＡ／
Ｄ変換にかかる時間が短縮される。
なる一周期の測定に対する量子化誤差でしかなかったｉ
回目の周期の端数時間を精度よく測定することで、Ａ／
Ｄ変換器全体の分解能向上を簡単に実行できる。また、
端数時間測定を一回おこなえばよいので、同一時間内の
測定できる分解能があがり、Ａ／Ｄ変換器におけるＡ／
Ｄ変換にかかる時間が短縮される。
【００１６】
【発明の効果】従って、本発明によれば、クロック周波
数もしくは回路定数を変更することなく、短時間での計
測が可能な帰還型ＰＷＭ方式Ａ／Ｄ変換器を実現でき
る。
数もしくは回路定数を変更することなく、短時間での計
測が可能な帰還型ＰＷＭ方式Ａ／Ｄ変換器を実現でき
る。
【図１】本発明の基本的構成図である。
【図２】本発明の主要部分の一実施例の回路図である。
【図３】本発明の動作の説明図である。
【図４】従来例の基本的構成図である。
【図５】従来例の動作の説明図である。
１ クロック発生器 ２ 分周器 ３ キャリア発生器 ４ 加算器 ５ 積分器 ６ コンパレータ ７ 帰還信号発生部 ８ コントローラ ９ カウンタ １０ 時間転送手段 １１ 端数時間検出手段 １２ タイムイクスパンダ １３ 端数時間測定装置 １４ 演算装置 １５ フィードバック信号切換手段
Claims (1)
- 【請求項１】積分器の入力端にＡ／Ｄ変換すべきアナロ
グ信号を入力し、このアナログ信号とは別に入力端に測
定用キャリアとフィードバックしたＰＷＭ信号等を供給
し、ＰＷＭ信号のパルス幅をカウントすることでアナロ
グ信号をデジタル信号に変換するＰＷＭ方式Ａ／Ｄ変換
器において、 ＰＷＭ信号のパルス幅をクロックパルス（周期Ｔ0 ）で
計数するカウンタ（９）と、 ＰＷＭ信号のパルス幅を、前記クロックパルス（周期Ｔ
0 ）に同期させ、遅延ＰＷＭ信号として出力する時間転
送手段（１０）と、 コンパレータ（６）からの出力と時間転送手段（１０）
からの出力を選択して帰還信号発生部（７）に入力する
フィードバック信号切り換え手段（１５）と、 遅延ＰＷＭ信号のうちクロックパルスに非同期の端数の
パルス幅Δｔ１，Δｔ２を検出する端数時間検出装置
（１１）と、 端数時間検出装置（１１）により検出された端数時間の
それぞれを時間的にＭ倍に拡張するタイムイクスパンダ
手段（１２）と、 時間的に拡張された端数時間を計数する端数時間測定装
置（１３）と、 カウンタ（１０）の計数値ｎと端数時間測定装置（１
３）の計数値ｎ１，ｎ２に基づいてＴ2 ＝ｎＴ0 ＋（Ｔ
0 ／Ｍ）×（ｎ１−ｎ２）で表される演算を行い、ＰＷ
Ｍ信号のうちクロックパルスに同期した時間とＰＷＭ信
号のうちクロックパルスに非同期の端数時間との全体の
パルス幅Ｔ2 を求める演算手段（１４）とで構成された
ことを特徴とするＰＷＭ方式Ａ／Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10651492A JPH05304473A (ja) | 1992-04-24 | 1992-04-24 | Ｐｗｍ方式ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10651492A JPH05304473A (ja) | 1992-04-24 | 1992-04-24 | Ｐｗｍ方式ａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05304473A true JPH05304473A (ja) | 1993-11-16 |
Family
ID=14435531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10651492A Pending JPH05304473A (ja) | 1992-04-24 | 1992-04-24 | Ｐｗｍ方式ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05304473A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005031964A1 (ja) * | 2003-09-25 | 2005-04-07 | Mitsubishi Denki Kabushiki Kaisha | 車両用交流発電機の制御装置 |
| KR100878250B1 (ko) * | 2007-01-05 | 2009-01-12 | (주)위더스비젼 | 시그마-델타 펄스 폭 변조기 및 시그마-델타 변조기 |
-
1992
- 1992-04-24 JP JP10651492A patent/JPH05304473A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005031964A1 (ja) * | 2003-09-25 | 2005-04-07 | Mitsubishi Denki Kabushiki Kaisha | 車両用交流発電機の制御装置 |
| US7161328B2 (en) | 2003-09-25 | 2007-01-09 | Mitsubishi Denki Kabushiki Kaisha | Controller of alternator for vehicle |
| KR100878250B1 (ko) * | 2007-01-05 | 2009-01-12 | (주)위더스비젼 | 시그마-델타 펄스 폭 변조기 및 시그마-델타 변조기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6771202B2 (en) | Analog-to-digital conversion method and device | |
| KR20050006885A (ko) | 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및그 방법 | |
| US20070296396A1 (en) | Phase Difference Measurement Circuit | |
| JP2004198393A (ja) | 周波数測定回路およびそれを用いた振動センサ式差圧・圧力伝送器 | |
| JP5472243B2 (ja) | Ａｄ変換装置 | |
| JP3639000B2 (ja) | 位相合わせ装置及び遅延制御回路 | |
| US7391353B2 (en) | Analog/digital converter | |
| JPH0682573A (ja) | 時間間隔検出回路 | |
| US4728764A (en) | Apparatus for detecting discharge gap in electric discharge machining | |
| JPH05304473A (ja) | Ｐｗｍ方式ａ／ｄ変換器 | |
| JPWO2007097465A1 (ja) | 信号比較回路および電力変換装置 | |
| US20040114469A1 (en) | Multi-phase clock time stamping | |
| JP5294718B2 (ja) | 周波数変換器 | |
| JP3271323B2 (ja) | 時間測定回路 | |
| US4694234A (en) | Apparatus for compensating a quantization error | |
| JP2012124774A (ja) | Ａｄ変換装置およびｄａ変換装置 | |
| JPS62299786A (ja) | 時間計測装置 | |
| JPH04297131A (ja) | Ｐｗｍ方式ａ／ｄ変換器 | |
| RU2185634C1 (ru) | Устройство для измерения теплового сопротивления транзисторов | |
| EP1322969B1 (en) | Rf power measurement | |
| JP2008309756A (ja) | パルス幅測定方法および回路 | |
| KR19990007166A (ko) | 측정 결과가 원하는 측정정확도 내에 있는지 여부를 판별할 수 있는 시간측정시스템 및 시간측정방법 | |
| JPH0585132U (ja) | Ｐｗｍ方式ａ／ｄ変換器 | |
| JP2001033489A (ja) | サンプリングスコープ | |
| JPH02119591A (ja) | モータ速度制御装置 |