JPH05308085A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPH05308085A JPH05308085A JP4080159A JP8015992A JPH05308085A JP H05308085 A JPH05308085 A JP H05308085A JP 4080159 A JP4080159 A JP 4080159A JP 8015992 A JP8015992 A JP 8015992A JP H05308085 A JPH05308085 A JP H05308085A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor element
- semiconductor device
- ausn
- ceramic case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】化合物半導体素子をマウントする時に使用する
ＡｕＳｎソルダーの酸化を防ぐ。 【構成】あらかじめ化合物半導体素子の裏面にＡｕＳｎ
を蒸着しておき、ソルダーを使用しないで素子をマウン
トする。これによりＡｕＳｎソルダーを使用する時に生
ずる酸化が防止出来る。
ＡｕＳｎソルダーの酸化を防ぐ。 【構成】あらかじめ化合物半導体素子の裏面にＡｕＳｎ
を蒸着しておき、ソルダーを使用しないで素子をマウン
トする。これによりＡｕＳｎソルダーを使用する時に生
ずる酸化が防止出来る。
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体装置に関
する。
する。
【０００２】
【従来の技術】従来の化合物半導体装置は、図２に示す
ように、セラミックケース１上にメタライズで形成され
たマウントアイランド２上に金錫（以下ＡｕＳｎ）３
を、セラミックケース１を３００〜３３０℃程度の高温
に加熱した状態でマウントし、さらに裏面に金５がスパ
ッタされた化合物半導体素子４を載置し、セラミックケ
ース１と化合物半導体素子４を溶融されたＡｕＳｎにて
接着し常温に戻し固定する工程を経て製造されていた。
ように、セラミックケース１上にメタライズで形成され
たマウントアイランド２上に金錫（以下ＡｕＳｎ）３
を、セラミックケース１を３００〜３３０℃程度の高温
に加熱した状態でマウントし、さらに裏面に金５がスパ
ッタされた化合物半導体素子４を載置し、セラミックケ
ース１と化合物半導体素子４を溶融されたＡｕＳｎにて
接着し常温に戻し固定する工程を経て製造されていた。
【０００３】
【発明が解決しようとする課題】この従来の化合物半導
体装置では、マウントソルダーとしてＡｕＳｎ３を使用
しているので、高温に加熱されたセラミックケース１上
にＡｕＳｎ３を載置した時にすぐに溶融するのである
が、化合物半導体素子４を載置する前に酸化し、セラミ
ックケース１上のマウントアイランド２と化合物半導体
素子４との間の接着強度を得るのに多量のＡｕＳｎを使
用しなければならないという問題点と、多量にＡｕＳｎ
を使用するので余分なＡｕＳｎが化合物半導体素子４の
まわりに盛り上がり、ボンディングワイヤ６と接触する
おそれがあるという不具合点があった。
体装置では、マウントソルダーとしてＡｕＳｎ３を使用
しているので、高温に加熱されたセラミックケース１上
にＡｕＳｎ３を載置した時にすぐに溶融するのである
が、化合物半導体素子４を載置する前に酸化し、セラミ
ックケース１上のマウントアイランド２と化合物半導体
素子４との間の接着強度を得るのに多量のＡｕＳｎを使
用しなければならないという問題点と、多量にＡｕＳｎ
を使用するので余分なＡｕＳｎが化合物半導体素子４の
まわりに盛り上がり、ボンディングワイヤ６と接触する
おそれがあるという不具合点があった。
【０００４】
【課題を解決するための手段】本発明の化合物半導体装
置に搭載されている化合物半導体素子の裏面にはあらか
じめＡｕＳｎが蒸着されている。
置に搭載されている化合物半導体素子の裏面にはあらか
じめＡｕＳｎが蒸着されている。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１（Ａ）は本発明の化合物半導体装置の断面概略
図である。さらに図１（Ｂ）は化合物半導体素子の断面
概略図である。この化合物半導体素子の製造にあたって
は、拡散，メタライズなど主要工程が終ったウェーハの
裏面を研磨して所望の厚さにし、この裏面に金の層５を
スパッタリングにより形成したのち、ＡｕＳｎ３を蒸着
法により３〜４μｍ付ける。さらにダイシングソーによ
りウェーハをカッティングし個別の化合物半導体素子４
（図１（Ｂ））を得る。得られた化合物半導体素子４を
加熱されたセラミックケース１のマウントアイランド２
に載置すればＡｕＳｎが溶融すると同時に接着される。
さらにボンディングワイヤー６にてワイヤボンディング
を行ない図１（Ａ）に示す化合物半導体装置が得られ
る。
る。図１（Ａ）は本発明の化合物半導体装置の断面概略
図である。さらに図１（Ｂ）は化合物半導体素子の断面
概略図である。この化合物半導体素子の製造にあたって
は、拡散，メタライズなど主要工程が終ったウェーハの
裏面を研磨して所望の厚さにし、この裏面に金の層５を
スパッタリングにより形成したのち、ＡｕＳｎ３を蒸着
法により３〜４μｍ付ける。さらにダイシングソーによ
りウェーハをカッティングし個別の化合物半導体素子４
（図１（Ｂ））を得る。得られた化合物半導体素子４を
加熱されたセラミックケース１のマウントアイランド２
に載置すればＡｕＳｎが溶融すると同時に接着される。
さらにボンディングワイヤー６にてワイヤボンディング
を行ない図１（Ａ）に示す化合物半導体装置が得られ
る。
【０００６】図１（Ｃ）は第２の実施例であり、化合物
半導体素子４とＡｕとの間にＴｉとＰｔをスパッタリン
グしてＴｉ／Ｐｔ／Ａｕ層７を形成して化合物半導体素
子とＡｕとの接着強度をあげたものである。この他は先
の実施例と同じである。
半導体素子４とＡｕとの間にＴｉとＰｔをスパッタリン
グしてＴｉ／Ｐｔ／Ａｕ層７を形成して化合物半導体素
子とＡｕとの接着強度をあげたものである。この他は先
の実施例と同じである。
【０００７】
【発明の効果】以上説明したように本発明は、化合物半
導体素子裏面にあらかじめソルダとなるＡｕＳｎを蒸着
してあるので、化合物半導体素子を、加熱されたセラミ
ックケースに載置すると同時にＡｕＳｎが溶融し、化合
物半導体素子がセラミックケースに接着されるので、Ａ
ｕＳｎが酸化することがなく、十分な接着強度が得られ
ると同時にＡｕＳｎの量が非常に少なくてすむので余分
なソルダーがなくなり、ボンディングワイヤとの接触の
おそれもなくなるという効果を有する。
導体素子裏面にあらかじめソルダとなるＡｕＳｎを蒸着
してあるので、化合物半導体素子を、加熱されたセラミ
ックケースに載置すると同時にＡｕＳｎが溶融し、化合
物半導体素子がセラミックケースに接着されるので、Ａ
ｕＳｎが酸化することがなく、十分な接着強度が得られ
ると同時にＡｕＳｎの量が非常に少なくてすむので余分
なソルダーがなくなり、ボンディングワイヤとの接触の
おそれもなくなるという効果を有する。
【図１】（Ａ）は本発明のボンディング済化合物半導体
装置の断面概略図、（Ｂ）は本発明の化合物半導体素子
の断面概略図、（Ｃ）は本発明の第２の実施例の化合物
半導体素子の断面概略図。
装置の断面概略図、（Ｂ）は本発明の化合物半導体素子
の断面概略図、（Ｃ）は本発明の第２の実施例の化合物
半導体素子の断面概略図。
【図２】従来の化合物半導体装置の断面概略図。
１ セラミックケース ２ マウントアイランド ３ ＡｕＳｎ ４ 化合物半導体素子 ５ Ａｕ（層） ６ ボンディングワイヤ ７ Ｔｉ／Ｐｔ／Ａｕ層
Claims (1)
- 【請求項１】 化合物半導体素子をセラミックケースの
マウントアイランド上に金錫合金にて接着して半導体装
置を製造する方法において、前記化合物半導体素子の裏
面に金錫合金を形成し、この金錫合金が形成された半導
体素子を、加熱された前記セラミックケースのマウント
アイランド上に載置して接着することを特徴とする化合
物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4080159A JPH05308085A (ja) | 1992-04-02 | 1992-04-02 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4080159A JPH05308085A (ja) | 1992-04-02 | 1992-04-02 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05308085A true JPH05308085A (ja) | 1993-11-19 |
Family
ID=13710529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4080159A Withdrawn JPH05308085A (ja) | 1992-04-02 | 1992-04-02 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05308085A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7442582B2 (en) | 1997-07-14 | 2008-10-28 | Infineon Technologies Ag | Method for producing a chip-substrate connection |
-
1992
- 1992-04-02 JP JP4080159A patent/JPH05308085A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7442582B2 (en) | 1997-07-14 | 2008-10-28 | Infineon Technologies Ag | Method for producing a chip-substrate connection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4023725A (en) | Semiconductor device manufacture | |
| EP0253691B1 (en) | Silicon die bonding process | |
| KR100940164B1 (ko) | 서브마운트 및 반도체 장치 | |
| US5217922A (en) | Method for forming a silicide layer and barrier layer on a semiconductor device rear surface | |
| EP0606522B1 (en) | Semiconductor device and methods for producing and mounting the semiconductor device | |
| WO2004015756A1 (ja) | サブマウントおよび半導体装置 | |
| JPH1012507A (ja) | ろう材料層を有する半導体基体 | |
| US6309965B1 (en) | Method of producing a semiconductor body with metallization on the back side that includes a titanium nitride layer to reduce warping | |
| JPH0222540B2 (ja) | ||
| US4702941A (en) | Gold metallization process | |
| US5332695A (en) | Method of manufacturing semi conductor device mounted on a heat sink | |
| JP2003124590A (ja) | 回路基板とその製造方法及び高出力モジュール | |
| JP2001127375A (ja) | 光半導体素子搭載用サブマウント | |
| JPH05308085A (ja) | 化合物半導体装置の製造方法 | |
| JP4822155B2 (ja) | サブマウント及びその製造方法 | |
| JPS59159583A (ja) | 半導体発光装置 | |
| CA1153128A (en) | Electrical circuit assemblies | |
| JPH0697107A (ja) | ｎ型炭化ケイ素の電極形成方法 | |
| JPS59189625A (ja) | 半導体装置の製造方法 | |
| JPS61181136A (ja) | ダイボンデイング方法 | |
| JPH0793329B2 (ja) | 半導体ペレツトの固定方法 | |
| JPH038346A (ja) | ろう付け材料 | |
| JPH02244689A (ja) | 半導体レーザ素子放熱体のサブマウントの製造方法 | |
| JPH05211374A (ja) | 光半導体装置の製造方法 | |
| JPS5917860B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |