JPH05315538A

JPH05315538A - 半導体素子およびその半導体素子を用いたモジュール型半導体装置

Info

Publication number: JPH05315538A
Application number: JP11453492A
Authority: JP
Inventors: Kunihiko Kanazawa; 邦彦金澤; Masanori Hirose; 正則広瀬; Hidetoshi Furukawa; 秀利古川; Akihisa Sugimura; 昭久杉村; Seiichi Yokoyama; 成一横山
Original assignee: Matsushita Electronics Corp
Current assignee: Panasonic Holdings Corp
Priority date: 1992-05-07
Filing date: 1992-05-07
Publication date: 1993-11-26

Abstract

(57)【要約】【目的】ニューメディアである携帯電話、自動車電
話、コードレステレホン等通信機器に用いられる高周波
あるいは高出力の半導体素子の小型化を図る。【構成】半導体チップ２を取り囲み、その半導体チッ
プ２の主表面に垂直な断面形状の高さ方向の寸法より幅
方向の寸法が短いセラミック枠体１を少なくとも有する
半導体素子と、その半導体素子を少なくとも一つ以上有
し、かつ抵抗素子および容量素子等からなる回路を併せ
て有するモジュール型半導体装置よりなり、セラミック
枠体１が小型になるので、セラミックパッケージの小型
化とモジュールの小型化が可能になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高周波通信機器の送
信、受信用に不可欠な小型化セラミック・パッケージ入
り半導体素子およびその半導体素子を用いたモジュール
型半導体装置に関する。

【０００２】

【従来の技術】近年、ニューメディアが普及し、携帯電
話、自動車電話、コードレステレホン等通信機器の高性
能化が進められている。

【０００３】特に、携帯電話やコードレス・テレホンで
は、システムの小型化が望まれており、半導体素子の小
型化が望まれている。

【０００４】従来、これらの高周波半導体素子または高
出力半導体素子には、シリコン・バイポーラ・トランジ
スタやガリウムヒ素電界効果トランジスタ（以後、Ｇａ
ＡｓＦＥＴと呼ぶ）やＭＯＳＦＥＴまたはそれらトラン
ジスタのＩＣやそれら能動素子と受動素子を用いたモジ
ュールがその優れた高周波特性を生かして使われてい
る。

【０００５】図６と図７に従来の高出力ＧａＡｓＦＥＴ
半導体素子のそれぞれ断面図と平面図を示す図を示す。
セラミック２１内に、金属製ヒートシンク３上に取り付
けられたＧａＡｓＦＥＴ２を収め、入力側リード４から
信号を入力し、出力側リード５から信号を取り出す。信
号は、ワイヤー７で、リード４，５とＧａＡｓＦＥＴ２
間を伝送される。従来、セラミック２１の断面は、チッ
プ表面に対して、平行な方向の長さが垂直方向より長い
特徴を有していた。なぜなら、このアルミナ・セラミッ
クを形成する際、グリーン・シート状態でセラミックを
金型で打ち抜く際、厚みより細い幅の形を打ち抜くとね
じれたり、切れたりするからである。このとき、この厚
みより太い幅のセラミック・パッケージを用いると、厚
さ約０．６mmに対し、幅約０．８mm以上となり、セラミ
ックのパッケージの大きさが大きくなるとともに、同じ
パッケージ・サイズでも縦横方向とも約０．４mm以上小
さいチップ・サイズの半導体素子しか実装できない欠点
を有していた。特に、１Ｗ以上の高周波出力の半導体素
子では、そのセラミック・パッケージサイズが大きくな
る欠点を有していた。

【０００６】その他の従来例としては図８，図９，図１
０に示すようなものがある。図８〜図１０において、２
２は接地用リード、２３は金属パターン、２４はセラミ
ック製ふた、２５はセラミック基板である。すなわちセ
ラミック・パッケージ２１内に、底面のセラミック基板
２５上に取り付けられたＧａＡｓＦＥＴ２を収め、入力
側リード４から信号を入力し、出力側リード５から信号
を取り出す。信号は、ワイヤー７で、リード４，５とＧ
ａＡｓＦＥＴ２間を伝送される。図６と同じように図９
においてもセラミック２１の断面は、チップ表面に対し
て、平行な方向の長さが垂直方向より長くなっている。
図１０に示すように、接地用リード２２がセラミック基
板２５の底面や表面についていず、セラミック２１では
さみこんだ積層タイプのセラミック・パッケージでも、
個々のセラミック２１の断面はやはり、チップの表面方
向の長さがその垂直方向の長さより長い特徴を有してい
た。このため、パッケージの大きさが大きくなるととも
に、小さいチップ・サイズのものしか実装できない欠点
を有していた。

【０００７】この説明では、ＧａＡｓＦＥＴを用いた
が、ＧａＡｓＩＣやシリコン・バイポーラ・トランジス
タ、バイポーラ・トランジスタＩＣ、ＭＯＳＦＥＴやＭ
ＯＳＩＣでも全く同様であることは言うまでもない。

【０００８】また、これら、従来のセラミック・パッケ
ージに入った半導体素子と受動体素子である抵抗や容量
よりなる回路のモジュールも、従来のセラミックの特徴
を有するセラミック・パッケージ入り半導体素子を複数
個使用していたために、モジュール・サイズも２−３mm
以上大きくなる欠点を有していた。

【０００９】

【発明が解決しようとする課題】上記のように、従来の
半導体素子では、パッケージ・サイズが半導体素子のサ
イズを決めており、特に、セラミック・パッケージの場
合、セラミックの層ごとのセラミックの厚さに対して、
チップ表面方向のセラミックの幅が太いため、半導体素
子が非常に大きくなったり、小さい半導体素子しか用い
られない欠点を有していた。

【００１０】本発明は上記課題を解決するもので、同じ
パッケージ・サイズでも大きなサイズのチップが入り、
小型のセラミック・パッケージ入り半導体素子およびそ
の半導体素子を用いたモジュール型半導体装置を提供す
ることを目的としている。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に本発明の高出力半導体素子では、半導体チップを取り
囲み、その半導体チップの主表面に垂直な断面形状の高
さ方向の寸法より、幅方向の寸法が短いセラミック枠体
を少なくとも有する半導体素子とその半導体素子を少な
くとも一つ以上有し、かつ抵抗素子および容量素子等か
らなる回路を併せて有するモジュール型半導体装置より
なる。

【００１２】

【作用】上記構成により、セラミック枠体が小さくな
り、同じパッケーシ・サイズでも大きなサイズのチップ
が入り、パッケージ全体が小型になる。

【００１３】

【実施例】以下に、本発明の一実施例について図を参照
しながら説明する。

【００１４】本発明の第１の実施例におけるセラミック
・パッケージ入りＧａＡｓＦＥＴ半導体素子のそれぞれ
断面図と平面図を図１および図２に示す。図において、
１はセラミック、２はＧａＡｓＦＥＴ、３はヒートシン
ク、４は入力側リード、５は出力側リード、６は樹脂、
７はワイヤーである。すなわちセラミック１内に、金属
製ヒートシンク３上に取り付けられたＧａＡｓＦＥＴ２
を収め、入力側リード４から信号を入力し、出力側リー
ド５から信号を取り出す。信号は、ワイヤー７で、リー
ド４，５とＧａＡｓＦＥＴ２間を伝送される。セラミッ
ク１の断面は、チップ表面に対して、平行な方向の長さ
が垂直方向より短い特徴を有している。本特徴のアルミ
ナ・セラミックの形成には、グリーン・シート状態でセ
ラミック１を金型で打ち抜く際、厚みより細い幅の形を
打ち抜くとねじれたり、切れたりしやすいので、これを
避けるため、一度にロの字型に切らずに、まず、縦方向
のみ切り、次に横方向に切る。このようにすると、グリ
ーン・シート状のセラミックがねじれたり、切れたりし
にくく、厚みより細い幅のセラミック・パッケージを実
現できる。本発明のセラミックパッケージ入り半導体素
子では、セラミック１の厚さ約０．６mmに対し、幅約
０．４mm以下となり、セラミックのパッケージの大きさ
が０．４mm以上小さくなるとともに、同じパッケージ・
サイズでも、従来と比較して縦横方向とも約０．４mm以
上大きいサイズのチップが実装できる特徴を有してい
る。

【００１５】また、本発明は、特に高出力な半導体素子
に効果があり、これまで高周波出力強度１Ｗ以上を出す
ＧａＡｓＦＥＴ２では、かならずセラミック・パッケー
ジが使用されており、ＧａＡｓＦＥＴ２として、１Ｗ以
上の高周波出力のチップが用いられる。この１Ｗ以上の
出力を実現するために、ゲート幅が従来３０mm以下なの
に対して、本実施例では、１チップの小型化をめざし
て、本実施例では、ゲート幅が３０mm以上であることを
特徴としている。

【００１６】この説明では、ＧａＡｓＦＥＴ２を用いた
が、ＧａＡｓＩＣやシリコン・バイポーラ・トランジス
タ、バイポーラ・トランジスタＩＣ、ＭＯＳＦＥＴやＭ
ＯＳＩＣでも全く同様であることは言うまでもない。

【００１７】本発明の第２の実施例のセラミック・パッ
ケージ入り半導体素子の平面図を図３に示す。セラミッ
ク１内に、金属製ヒートシンク３上に取り付けられたＧ
ａＡｓＩＣ８を収め、リード９から信号を入出力する。
信号は、ワイヤー７で、リード９とＧａＡｓＩＣ８間を
伝送される。セラミック１の断面は、チップ表面に対し
て、平行な方向の長さが垂直方向より短い特徴を有して
いる。この第２の実施例では、チップがＩＣ（集積回
路）となり、セラミック・パッケージのリード９が３ピ
ン以上の多ピンになっていることが特徴である。本特徴
のアルミナ・セラミックの形成には、第１の本発明の実
施例と同様に、グリーン・シート状態でセラミックを金
型で打ち抜く際、厚みより細い幅の形を打ち抜くとねじ
れたり、切れたりしやすいので、これを避けるため、一
度にロの字型に切らずに、まず、縦方向のみ切り、次に
横方向に切る。このようにすると、グリーン・シート状
のセラミックがねじれたり、切れたりしにくく、この厚
みより細い幅のセラミック・パッケージを実現できる。
本発明のセラミックパッケージ入り半導体素子では、セ
ラミックの厚さ約０．６mmに対し、幅約０．４mm以下と
なり、セラミックのパッケージの大きさで０．４mm以上
小さくなるとともに、同じパッケージ・サイズでも、従
来と比較して縦横方向とも約０．４mm以上大きいサイズ
のチップが実装できる特徴を有している。

【００１８】この説明では、ＧａＡｓＩＣ８を用いた
が、ＧａＡｓＦＥＴやシリコン・バイポーラ・トランジ
スタ、バイポーラ・トランジスタＩＣ、ＭＯＳＦＥＴや
ＭＯＳＩＣでも全く同様であることは言うまでもない。

【００１９】本発明の第３の実施例のセラミック・パッ
ケージ入り半導体素子を用いたモジュール型半導体装置
の平面図を図４に示す。セラミック１内に、おさめられ
た半導体素子を１個あるいは複数個用いて、信号に対す
る整合回路や半導体素子のバイアス回路を受動素子と能
動素子で領域１０に形成し、モジュールのリード１１
で、信号の入出力やバイアス供給を行なう。通常、領域
１０に形成されたモジュール回路は、アルミナ基板やガ
ラスファイバー基板やエポキシ系の基板が用いられる。
また、モジュールのシャーシ１２は、通常ブリキ等の金
属ケースが用いられる。本発明のモジュール半導体素子
は、セラミック・パッケージ入り半導体素子の特徴を生
かして、セラミック・パッケージ入り半導体素子を複数
個使用するために、モジュール・サイズも２−３mm以上
小型化される特徴を有し、従来モジュールサイズは、１
０mm程度であるので、その効果は、非常に大きい。

【００２０】図５は、本発明の第４の実施例におけるＧ
ａＡｓＦＥＴ半導体素子を示す断面図である。セラミッ
ク１内に、セラミック基板１３上に取り付けられたＧａ
ＡｓＦＥＴ２を収め、入力側リード４から信号を入力
し、出力側リード５から信号を取り出す。信号は、ワイ
ヤー７で、リード４，５とＧａＡｓＦＥＴ２間を伝送さ
れる。この実施例のように、セラミックが積層のタイプ
でも、単層のセラミック１ごとに、その断面は、チップ
表面に対して、平行な方向の長さが垂直方向より短い特
徴を有している。本特徴のアルミナ・セラミックの形成
には、グリーン・シート状態でセラミックを金型で打ち
抜く際、厚みより細い幅の形を打ち抜くとねじれたり、
切れたりしやすいので、これを避けるため、一度にロの
字型に切らずに、まず、縦方向のみ切り、次に横方向に
切る。このようにすると、グリーン・シート状のセラミ
ックがねじれたり、切れたりしにくく、この厚みより細
い幅のセラミック・パッケージを実現できる。本発明の
セラミックパッケージ入り半導体素子では、セラミック
の厚さ約０．６mmに対し、幅約０．４mm以下となり、セ
ラミックのパッケージの大きさが０．４mm以上小さくな
るとともに、同じパッケージ・サイズでも、従来と比較
して縦横方向とも約０．４mm以上大きいサイズのチップ
が実装できる特徴を有している。特に、第１の実施例と
同様に、ＧａＡｓＦＥＴ２として、１Ｗ以上の高周波出
力のチップが用いられる。この１Ｗ以上の出力を実現す
るために、ゲート幅が従来３０mm以下なのに対して、本
実施例では、１チップの小型化をめざして、本実施例で
は、ゲート幅が３０mm以上であることを特徴としてい
る。

【００２１】この説明では、ＧａＡｓＦＥＴを用いた
が、ＧａＡｓＩＣやシリコン・バイポーラ・トランジス
タ、バイポーラ・トランジスタＩＣ、ＭＯＳＦＥＴやＭ
ＯＳＩＣでも全く同様であることは言うまでもない。

【００２２】

【発明の効果】以上の実施例から明らかなように本発明
は半導体チップを取り囲み、その半導体チップの主表面
に垂直な断面形状の高さ方向の寸法より幅方向の寸法が
短いセラミック枠体を少なくとも有する半導体素子と、
その半導体素子を少なくとも一つ以上有し、かつ抵抗素
子および容量素子等からなる回路を併せて有するモジュ
ール型半導体装置よりなり、同じパッケージサイズでも
大きなサイズのチップが入り、小型のセラミックパッケ
ージ入り半導体素子と、その半導体素子を用いた小型の
モジュール型半導体装置とを提供できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における半導体素子の断
面図

【図２】図１の半導体素子の平面図

【図３】本発明の第２の実施例における半導体素子の平
面図

【図４】本発明の第３の実施例におけるモジュール型半
導体装置の平面図

【図５】本発明の第４の実施例における半導体素子の断
面図

【図６】従来の第１の半導体素子の断面図

【図７】図６の半導体素子の平面図

【図８】従来の第２の半導体素子の平面図

【図９】図８の半導体素子の断面図

【図１０】従来の第３の半導体素子の断面図

【符号の説明】

１セラミック（セラミック枠体）２ＧａＡｓＦＥＴ３ヒートシンク４入力側リード５出力側リード６樹脂７ワイヤー

───────────────────────────────────────────────────── フロントページの続き (72)発明者杉村昭久大阪府門真市大字門真1006番地松下電子工業株式会社内 (72)発明者横山成一大阪府門真市大字門真1006番地松下電子工業株式会社内

Claims

【特許請求の範囲】

【請求項１】半導体チップを取り囲み、前記半導体チッ
プの主表面に垂直な断面形状の高さ方向の寸法より幅方
向の寸法が短いセラミック枠体を少なくとも有すること
を特徴とする半導体素子。
【請求項２】半導体チップがＧａＡｓＦＥＴで、そのＧ
ａＡｓＦＥＴ上を樹脂で封止したことを特徴とする請求
項１記載の半導体素子。
【請求項３】ＧａＡｓＦＥＴが１Ｗ以上の高周波出力特
性を有することを特徴とする請求項２記載の半導体素
子。
【請求項４】ＧａＡｓＦＥＴのゲート幅が３０mm以上で
あることを特徴とする請求項２記載の半導体素子。
【請求項５】半導体チップがＧａＡｓＩＣで、そのＧａ
ＡｓＩＣ上を樹脂で封止したことを特徴とする請求項１
記載の半導体素子。
【請求項６】ＧａＡｓＩＣが１Ｗ以上の高周波出力特性
を有することを特徴とする請求項５記載の半導体素子。
【請求項７】半導体チップがバイポーラ・トランジスタ
で、そのバイポーラ・トランジスタ上を樹脂で封止した
ことを特徴とする請求項１記載の半導体素子。
【請求項８】バイポーラ・トランジスタが１Ｗ以上の高
周波出力特性を有することを特徴とする請求項７記載の
半導体素子。
【請求項９】半導体チップがバイポーラ・トランジスタ
ＩＣで、そのバイポーラ・トランジスタ上を樹脂で封止
したことを特徴とする請求項１記載の半導体素子。
【請求項１０】バイポーラ・トランジスタＩＣが１Ｗ以
上の高周波出力特性を有することを特徴とする請求項９
記載の半導体素子。
【請求項１１】半導体チップがＭＯＳＦＥＴで、そのＭ
ＯＳＦＥＴ上を樹脂で封止したことを特徴とする請求項
１記載の半導体素子。
【請求項１２】ＭＯＳＦＥＴが１Ｗ以上の高周波出力特
性を有することを特徴とする請求項１１記載の半導体素
子。
【請求項１３】半導体チップがＭＯＳＩＣで、そのＭＯ
ＳＩＣ上を樹脂で封止したことを特徴とする請求項１記
載の半導体素子。
【請求項１４】ＭＯＳＩＣが１Ｗ以上の高周波出力特性
を有することを特徴とする請求項１３記載の半導体素
子。
【請求項１５】請求項１記載の半導体素子を少なくとも
一つ以上有し、かつ抵抗素子および容量素子等からなる
回路を併せて有することを特徴とするモジュール型半導
体装置。
【請求項１６】半導体素子上を樹脂で封止し、その半導
体素子が１Ｗ以上の高周波出力特性を有することを特徴
とする請求項１５記載のモジュール型半導体装置。