JPH05315566A - 半導体素子におけるキャパシタ電極の製造方法 - Google Patents
半導体素子におけるキャパシタ電極の製造方法Info
- Publication number
- JPH05315566A JPH05315566A JP4119086A JP11908692A JPH05315566A JP H05315566 A JPH05315566 A JP H05315566A JP 4119086 A JP4119086 A JP 4119086A JP 11908692 A JP11908692 A JP 11908692A JP H05315566 A JPH05315566 A JP H05315566A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon film
- polysilicon
- silicon nitride
- capacitor electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 229920005591 polysilicon Polymers 0.000 claims abstract description 40
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置、特にＤＲＡＭなどに
おけるキャパシタ電極の形成方法に関するもので、その
電極の表面を凹凸形状にするに当たり、工程を短縮する
とともにばらつきの少ない凹凸形状を得ることを目的と
するものである。 【構成】 前記目的達成のため本発明は、半導体基板１
上に形成した絶縁膜２の上に、ポリシリコン膜（あるい
はアモルファスシリコン膜）３を堆積して、その処理に
おける処理装置（チャンバー）から基板を取り出すこと
なく同一処理装置内で、その上にシリコン窒化膜（シリ
コン酸窒化膜でもよい）４を形成し、引き続いてやはり
同一処理装置内でその上に表面が凹凸形状のポリシリコ
ン膜５を形成して、電極とするようにしたものである。
おけるキャパシタ電極の形成方法に関するもので、その
電極の表面を凹凸形状にするに当たり、工程を短縮する
とともにばらつきの少ない凹凸形状を得ることを目的と
するものである。 【構成】 前記目的達成のため本発明は、半導体基板１
上に形成した絶縁膜２の上に、ポリシリコン膜（あるい
はアモルファスシリコン膜）３を堆積して、その処理に
おける処理装置（チャンバー）から基板を取り出すこと
なく同一処理装置内で、その上にシリコン窒化膜（シリ
コン酸窒化膜でもよい）４を形成し、引き続いてやはり
同一処理装置内でその上に表面が凹凸形状のポリシリコ
ン膜５を形成して、電極とするようにしたものである。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置、特にＤ
ＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＮＤＡＭ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）などにおけるキャパシタ部の電極の形
成方法に関するものである。
ＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＮＤＡＭ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）などにおけるキャパシタ部の電極の形
成方法に関するものである。
【０００２】
【従来の技術】半導体素子、特にキャパシタを必要とす
るＤＲＡＭなどにおいて、表面に凹凸を有する粗面ポリ
シリコン膜をキャパシタの下部電極に使用すると、従来
のポリシリコン膜を使用した時に較べ表面の面積が増
え、２．５倍もの容量（Ｃs ）が得られる。
るＤＲＡＭなどにおいて、表面に凹凸を有する粗面ポリ
シリコン膜をキャパシタの下部電極に使用すると、従来
のポリシリコン膜を使用した時に較べ表面の面積が増
え、２．５倍もの容量（Ｃs ）が得られる。
【０００３】そのような粗面ポリシリコン膜の形成の従
来例を図２に示す。
来例を図２に示す。
【０００４】まず、図２（ａ）に示すように、半導体基
板１上に形成されたワード線や絶縁膜などの上にストレ
ージ電極としての第２ポリシリコン５を形成し、そのポ
リシリコン５をＣＶＤ（化学的気相成長）法で表面を粗
面化すると図２（ｂ）に示すようにポリシリコン５上に
微小な凹凸が形成される。しかる後、この凹凸ポリシリ
コン５をストレージ電極へとパターニングし、さらにこ
の上にキャパシタ誘電膜を形成することにより、キャパ
シタ誘電膜の面積Ｓが増加し、凹凸がない場合に比較し
て２倍程度のＣs が得られる。
板１上に形成されたワード線や絶縁膜などの上にストレ
ージ電極としての第２ポリシリコン５を形成し、そのポ
リシリコン５をＣＶＤ（化学的気相成長）法で表面を粗
面化すると図２（ｂ）に示すようにポリシリコン５上に
微小な凹凸が形成される。しかる後、この凹凸ポリシリ
コン５をストレージ電極へとパターニングし、さらにこ
の上にキャパシタ誘電膜を形成することにより、キャパ
シタ誘電膜の面積Ｓが増加し、凹凸がない場合に比較し
て２倍程度のＣs が得られる。
【０００５】以上の製法において、ポリシリコン５を形
成したらその処理装置（チャンバー）から一旦基板を取
り出し、次にＣＶＤ装置内にその基板を入れて前述した
ようにその表面を粗面化する。つまり、デポジションを
２回行う。これを通称２段デポと称している。
成したらその処理装置（チャンバー）から一旦基板を取
り出し、次にＣＶＤ装置内にその基板を入れて前述した
ようにその表面を粗面化する。つまり、デポジションを
２回行う。これを通称２段デポと称している。
【０００６】
【発明が解決しようとする課題】しかしながら、以上に
述べた粗面ポリシリコン膜の２段デポにおいては、下層
のポリシリコン膜あるいはアモルファスシリコン膜成膜
後、前述したように一度その処理装置であるＬＰＣＶＤ
（減圧ＣＶＤ）炉から取り出し、その後再度ＬＰＣＶＤ
炉で粗面ポリシリコン膜を成膜しなければならなかっ
た。
述べた粗面ポリシリコン膜の２段デポにおいては、下層
のポリシリコン膜あるいはアモルファスシリコン膜成膜
後、前述したように一度その処理装置であるＬＰＣＶＤ
（減圧ＣＶＤ）炉から取り出し、その後再度ＬＰＣＶＤ
炉で粗面ポリシリコン膜を成膜しなければならなかっ
た。
【０００７】また粗面ポリシリコン膜表面の凹凸の形状
は熱処理により変化するので、ＬＰＣＶＤ炉から取り出
す時のバッチ内での熱処理の不均一性が凹凸の変化をも
たらし、キャパシタ容量のバラツキが大きくなると云う
問題があった。
は熱処理により変化するので、ＬＰＣＶＤ炉から取り出
す時のバッチ内での熱処理の不均一性が凹凸の変化をも
たらし、キャパシタ容量のバラツキが大きくなると云う
問題があった。
【０００８】この発明は以上述べた粗面ポリシリコン膜
の２段デポのスループットの問題点と、凹凸の不均一性
の問題点を向上させることを目的とする。
の２段デポのスループットの問題点と、凹凸の不均一性
の問題点を向上させることを目的とする。
【０００９】
【課題を解決するための手段】この発明は前記目的達成
のため、粗面ポリシリコン膜形成において、ＬＰＣＶＤ
法にて膜としてすき間のない、アモルファスシリコン膜
あるいはポリシリコン膜を成膜し、同一チャンバー内で
前記アモルファスシリコン膜あるいはポリシリコン膜上
にシリコン窒化膜、あるいはシリコン酸窒化膜を形成
し、この膜の上に同一炉内で粗面ポリシリコン膜を成膜
するようにした。
のため、粗面ポリシリコン膜形成において、ＬＰＣＶＤ
法にて膜としてすき間のない、アモルファスシリコン膜
あるいはポリシリコン膜を成膜し、同一チャンバー内で
前記アモルファスシリコン膜あるいはポリシリコン膜上
にシリコン窒化膜、あるいはシリコン酸窒化膜を形成
し、この膜の上に同一炉内で粗面ポリシリコン膜を成膜
するようにした。
【００１０】また粗面ポリシリコン成膜後、粗面ポリシ
リコン膜上にシリコン窒化膜あるいはシリコン酸窒化膜
を形成し、その後炉の真空引き、Ｎ2 パージ、常圧復
帰、アンロードするようにしたものである。
リコン膜上にシリコン窒化膜あるいはシリコン酸窒化膜
を形成し、その後炉の真空引き、Ｎ2 パージ、常圧復
帰、アンロードするようにしたものである。
【００１１】
【作用】この発明は、前述したように、同一炉内でシリ
コン窒化膜を堆積するようにしたので、従来の粗面ポリ
シリコン膜２段デポにくらべ、一度炉から出す必要がな
くなり、約３時間のスループット向上が期待できる。ま
た下層ポリシリコン膜の膜厚を変化させることにより、
上部粗面ポリシリコン膜形成条件に依存せず所望の膜厚
の下部電極形成が可能となる。
コン窒化膜を堆積するようにしたので、従来の粗面ポリ
シリコン膜２段デポにくらべ、一度炉から出す必要がな
くなり、約３時間のスループット向上が期待できる。ま
た下層ポリシリコン膜の膜厚を変化させることにより、
上部粗面ポリシリコン膜形成条件に依存せず所望の膜厚
の下部電極形成が可能となる。
【００１２】
【実施例】本発明の実施例の製造工程を図１に示し、以
下に説明する。
下に説明する。
【００１３】まず、図１（ａ）に示すように、シリコン
基板１を９５０℃、ＷｅｔＯ2 雰囲気中で絶縁膜である
酸化膜２を形成する。その上にＳｉＨ4 を用いたＬＰＣ
ＶＤ法にて反応温度６２０℃、反応圧力０．２Ｔｏｒｒ
でポリシリコン膜３を堆積する。これはアモルファスシ
リコン膜でもかまわない。次に同一チャンバー内にＳｉ
Ｈ2 Ｃｌ2 ／ＮＨ3 ガスを導入し、ポリシリコン膜３の
表面にシリコン窒化膜４を１０〜２０Åの厚さ形成す
る。
基板１を９５０℃、ＷｅｔＯ2 雰囲気中で絶縁膜である
酸化膜２を形成する。その上にＳｉＨ4 を用いたＬＰＣ
ＶＤ法にて反応温度６２０℃、反応圧力０．２Ｔｏｒｒ
でポリシリコン膜３を堆積する。これはアモルファスシ
リコン膜でもかまわない。次に同一チャンバー内にＳｉ
Ｈ2 Ｃｌ2 ／ＮＨ3 ガスを導入し、ポリシリコン膜３の
表面にシリコン窒化膜４を１０〜２０Åの厚さ形成す
る。
【００１４】次に図１（ｂ）のように、前記工程で使用
した同一チャンバー内に再びＳｉＨ4 ガスを導入し反応
温度５７０℃、反応圧力０．２Ｔｏｒｒでアモルファス
シリコン膜（粗面ポリシリコン膜５とするため）を堆積
する。この時シリコン窒化膜４が存在するので堆積した
アモルファスシリコン膜は下地のポリシリコン膜３ある
いはアモルファスシリコン膜の結晶性の影響を受けるこ
とはない。
した同一チャンバー内に再びＳｉＨ4 ガスを導入し反応
温度５７０℃、反応圧力０．２Ｔｏｒｒでアモルファス
シリコン膜（粗面ポリシリコン膜５とするため）を堆積
する。この時シリコン窒化膜４が存在するので堆積した
アモルファスシリコン膜は下地のポリシリコン膜３ある
いはアモルファスシリコン膜の結晶性の影響を受けるこ
とはない。
【００１５】次に同一炉内で熱処理を５〜８０分行うこ
とにより、アモルファスシリコン膜表面に結晶粒が形成
され、凹凸をもった粗面ポリシリコン膜５となる。次に
前記炉内にＳｉＨ2 Ｃｌ2 ／ＮＨ3 ガスを導入し、粗面
ポリシリコン膜５表面にシリコン窒化膜６を１０〜１０
０Å形成する。
とにより、アモルファスシリコン膜表面に結晶粒が形成
され、凹凸をもった粗面ポリシリコン膜５となる。次に
前記炉内にＳｉＨ2 Ｃｌ2 ／ＮＨ3 ガスを導入し、粗面
ポリシリコン膜５表面にシリコン窒化膜６を１０〜１０
０Å形成する。
【００１６】次に図１（ｃ）のように、真空引き、Ｎ2
パージ、大気圧復帰を行いチャンバーから取り出す。粗
面ポリシリコン膜５表面のシリコン窒化膜６をチャンバ
ーから取り出した後ＨＦ処理で除去する。次にｎ型不純
物を導入、拡散し、導電性をもたせキャパシタ下部電極
とする。
パージ、大気圧復帰を行いチャンバーから取り出す。粗
面ポリシリコン膜５表面のシリコン窒化膜６をチャンバ
ーから取り出した後ＨＦ処理で除去する。次にｎ型不純
物を導入、拡散し、導電性をもたせキャパシタ下部電極
とする。
【００１７】ここでシリコン窒化膜４は１０〜２０Åと
薄いので、キャパシタ電極の抵抗および容量に影響を及
ぼすことはない。
薄いので、キャパシタ電極の抵抗および容量に影響を及
ぼすことはない。
【００１８】上記において、ＳｉＨ2 Ｃｌ2 ／ＮＨ3 ガ
スの代りに、Ｓｉ2 Ｈ2 Ｃｌ2 ／ＮＨ3 ／Ｎ2 Ｏを用
い、４および６の部分をシリコン酸窒化膜で形成しても
同等の結果が得られる。
スの代りに、Ｓｉ2 Ｈ2 Ｃｌ2 ／ＮＨ3 ／Ｎ2 Ｏを用
い、４および６の部分をシリコン酸窒化膜で形成しても
同等の結果が得られる。
【００１９】
【発明の効果】以上説明したようにこの発明によれば、
同一炉内でシリコン窒化膜を堆積するようにしたので、
従来の粗面ポリシリコン膜２段デポにくらべ、一度炉か
ら出す必要がなくなり、約３時間のスループット向上が
期待できる。また下層ポリシリコン膜の膜厚を変化させ
ることにより、上部粗面ポリシリコン膜形成条件に依存
せず所望の膜厚の下部電極形成が可能となる。
同一炉内でシリコン窒化膜を堆積するようにしたので、
従来の粗面ポリシリコン膜２段デポにくらべ、一度炉か
ら出す必要がなくなり、約３時間のスループット向上が
期待できる。また下層ポリシリコン膜の膜厚を変化させ
ることにより、上部粗面ポリシリコン膜形成条件に依存
せず所望の膜厚の下部電極形成が可能となる。
【００２０】また、アモルファスシリコン堆積、熱処理
による粗面ポリシリコン形成後、同一炉内で膜表面にシ
リコン窒化膜を形成するようにしたので、粗面ポリシリ
コン膜における表面からの結晶化が安定し（ストップす
る）、後工程での熱処理の影響がなく、特にチャンバー
から取り出す時の影響がなくなり、ウェハー間で均一性
のすぐれた粗面ポリシリコン膜形成が可能となる。
による粗面ポリシリコン形成後、同一炉内で膜表面にシ
リコン窒化膜を形成するようにしたので、粗面ポリシリ
コン膜における表面からの結晶化が安定し（ストップす
る）、後工程での熱処理の影響がなく、特にチャンバー
から取り出す時の影響がなくなり、ウェハー間で均一性
のすぐれた粗面ポリシリコン膜形成が可能となる。
【図１】本発明の実施例
【図２】従来例
１ シリコン基板 ２ 酸化膜 ３ ポリシリコン膜あるいはアモルファスシリコン膜 ４、６ シリコン窒化膜 ５ 粗面ポリシリコン膜
Claims (2)
- 【請求項１】 （ａ）半導体基板上に絶縁膜を形成し、
その上にポリシリコン膜あるいはアモルファスシリコン
膜からなる第１の膜を形成する工程、 （ｂ）前記工程の処理装置から前記第１の膜が形成され
た半導体基板を取り出すことなく、同一処理装置内にて
前記第１の膜上にシリコン窒化膜からなる第２の膜を形
成する工程、 （ｃ）さらに前記工程に引き続き同一処理装置内で前記
第２の膜の上に、アモルファスシリコン膜からなる第３
の膜を堆積して熱処理を行なうことにより、該第３の膜
をその表面が凹凸形状となるポリシリコン膜にする工
程、 以上の工程を含むことを特徴とする半導体素子における
キャパシタ電極の製造方法。 - 【請求項２】 前記第２の膜として、シリコン窒化膜の
代わりにシリコン酸窒化膜を形成することを特徴とする
請求項１記載の半導体素子におけるキャパシタ電極の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4119086A JP3034377B2 (ja) | 1992-05-12 | 1992-05-12 | 半導体素子におけるキャパシタ電極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4119086A JP3034377B2 (ja) | 1992-05-12 | 1992-05-12 | 半導体素子におけるキャパシタ電極の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05315566A true JPH05315566A (ja) | 1993-11-26 |
| JP3034377B2 JP3034377B2 (ja) | 2000-04-17 |
Family
ID=14752549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4119086A Expired - Fee Related JP3034377B2 (ja) | 1992-05-12 | 1992-05-12 | 半導体素子におけるキャパシタ電極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3034377B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5763286A (en) * | 1994-09-14 | 1998-06-09 | Micron Semiconductor, Inc. | Process for manufacturing a DRAM capacitor having an annularly-grooved, cup-shaped storage-node plate which stores charge on inner and outer surfaces |
| US6482689B2 (en) | 2000-11-09 | 2002-11-19 | Micron Technology, Inc. | Stacked local interconnect structure and method of fabricating same |
| US6524927B1 (en) | 1998-09-04 | 2003-02-25 | Hitachi, Ltd. | Semiconductor device and method of fabricating the same |
-
1992
- 1992-05-12 JP JP4119086A patent/JP3034377B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5763286A (en) * | 1994-09-14 | 1998-06-09 | Micron Semiconductor, Inc. | Process for manufacturing a DRAM capacitor having an annularly-grooved, cup-shaped storage-node plate which stores charge on inner and outer surfaces |
| US6524927B1 (en) | 1998-09-04 | 2003-02-25 | Hitachi, Ltd. | Semiconductor device and method of fabricating the same |
| US6717202B2 (en) | 1998-09-04 | 2004-04-06 | Renesas Technology Corp. | HSG semiconductor capacitor with migration inhibition layer |
| US6482689B2 (en) | 2000-11-09 | 2002-11-19 | Micron Technology, Inc. | Stacked local interconnect structure and method of fabricating same |
| US6498088B1 (en) | 2000-11-09 | 2002-12-24 | Micron Technology, Inc. | Stacked local interconnect structure and method of fabricating same |
| US6544881B2 (en) | 2000-11-09 | 2003-04-08 | Micron Technology, Inc. | Stacked local interconnect structure and method of fabricating same |
| US6555478B2 (en) | 2000-11-09 | 2003-04-29 | Micron Technology, Inc. | Stacked local interconnect structure and method of fabricating same |
| US6831001B2 (en) | 2000-11-09 | 2004-12-14 | Micron Technology, Inc. | Method of fabricating a stacked local interconnect structure |
| US7314822B2 (en) | 2000-11-09 | 2008-01-01 | Micron Technology, Inc. | Method of fabricating stacked local interconnect structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3034377B2 (ja) | 2000-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6580111B2 (en) | Metal-insulator-metal capacitor | |
| US7238613B2 (en) | Diffusion-enhanced crystallization of amorphous materials to improve surface roughness | |
| JPH08250665A (ja) | 凹凸の表面形状を有するタングステン膜の形成方法及びこれを用いた半導体装置の製造方法 | |
| US5877063A (en) | Method of forming rough polysilicon surfaces | |
| JP2002110572A (ja) | マルチデポジションｓａｃｖｄリアクタ | |
| JPH09298284A (ja) | 半導体容量素子の形成方法 | |
| US5455204A (en) | Thin capacitor dielectric by rapid thermal processing | |
| JPH10135155A (ja) | 障壁金属膜の形成方法 | |
| US20020081864A1 (en) | Ultra thin TCS (SiCL4) cell nitride for dram capacitor with DCS (SiH2Cl2) interface seeding layer | |
| US6635568B2 (en) | Refractory metal roughness reduction using high temperature anneal in hydrides or organo-silane ambients | |
| US6852136B2 (en) | Method for manufacturing tantalum oxy nitride capacitors | |
| CN1172360C (zh) | 采用Ta2O5薄膜作为电介质膜的Ta2O5电容器的制造方法 | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JP3071284B2 (ja) | 半導体素子の製造方法 | |
| US6531372B2 (en) | Method of manufacturing capacitor of semiconductor device using an amorphous TaON | |
| JP3159796B2 (ja) | 半導体素子の製造方法 | |
| KR100325439B1 (ko) | 고ε유전 또는 강유전 코팅의 제조 방법 | |
| JP3034377B2 (ja) | 半導体素子におけるキャパシタ電極の製造方法 | |
| US6362044B1 (en) | Method of forming on a semiconductor substrate a capacitor electrode having hemispherical grains | |
| KR100243275B1 (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
| US6329237B1 (en) | Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma | |
| JP3078070B2 (ja) | 半導体素子の製造方法 | |
| KR20010088207A (ko) | 탄탈륨산화막-티타늄산화막 복합유전막 형성방법 | |
| JPH0590490A (ja) | 半導体素子の製造方法 | |
| KR100492901B1 (ko) | 반도체장치의고유전체캐패시터제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |