JPH05315731A - 配線基板の接続パッドの製造方法 - Google Patents

配線基板の接続パッドの製造方法

Info

Publication number
JPH05315731A
JPH05315731A JP4114987A JP11498792A JPH05315731A JP H05315731 A JPH05315731 A JP H05315731A JP 4114987 A JP4114987 A JP 4114987A JP 11498792 A JP11498792 A JP 11498792A JP H05315731 A JPH05315731 A JP H05315731A
Authority
JP
Japan
Prior art keywords
film
gold
connection pad
wiring board
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4114987A
Other languages
English (en)
Other versions
JP2708322B2 (ja
Inventor
Tetsuya Watanabe
哲也 渡辺
Akira Tomizawa
明 富沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4114987A priority Critical patent/JP2708322B2/ja
Publication of JPH05315731A publication Critical patent/JPH05315731A/ja
Application granted granted Critical
Publication of JP2708322B2 publication Critical patent/JP2708322B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】接続パッドの最上層の欠陥を無くし、半田によ
る接続、あるいはワイヤボンディングによる接続を信頼
性良く確実に行なうことのできる接続パッドを形成す
る。 【構成】基板1上に形成された配線2上に、下地膜3を
形成し、前記下地膜3上に、置換型無電解めっき法によ
り、第1の金膜5を積層し、前記基板1上の配線領域に
金箔を置いて圧着処理をすることにより、前記第1の金
膜5上に第2の金膜6を形成することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、配線基板において、半
導体チップ等を搭載するためのパッドの金属膜形成に係
り、特にニッケルめっき上の厚付けの金膜形成方法に関
する。
【0002】
【従来の技術】配線基板上の接続パッドは、半導体チッ
プ等の部品と、配線とを、半田やボンディングにより接
続するために備えられている。接続パッドは、半導体チ
ップや入出力端子との半田接続のために、また、ワイヤ
ボンディングによる配線変更を可能にするために、最表
層にAu被膜を備えた複数種類の金属皮膜層によって構
成される。
【0003】特に、ワイヤボンディング用のパッドは、
部品と配線との接続信頼性を保証するために最表層に
0.5μm以上厚さの金被膜が必要とされる。従来、膜
厚0.5μm以上の金被膜を有する接続パッドは、例え
ば特開平1−268876号公報等に記載されているよ
うに、セラミック基板上の金属配線膜上に、ニッケル膜
を設け、ニッケル膜上に、置換型めっき法で、金の薄膜
を形成した後、さらに、還元型めっき法を用いて、0.
5μm以上の厚さまで金膜を積層していた。その後、金
属配線層と、金膜の密着性向上のために、加熱処理を施
して、ニッケル膜を金膜に拡散させていた。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
技術に用いられる還元型めっき法は、めっきを行なう表
面の汚染や、めっき液内異物により、局所的に金めっき
膜が析出せず、接続パッドの最表層の金膜に欠陥が生じ
てしまうという問題があった。近年の配線基板は、高密
度化、高集積化に伴い、表面配線パターンの微細化が進
んでいるため、このような接続パッド最表層の欠陥は、
たとえ軽微なものであっても、接続信頼性を低下させる
原因となる。
【0005】また、金属配線層と金膜の密着性向上のた
めの加熱処理の際に、還元型めっき法によって生じた欠
陥によって、金属配線層を構成する材料や下地膜である
ニッケル膜が、金膜表面へ過度に拡散してしまうため、
半田濡れ不良や、ワイヤボンディング接続不良を引き起
こし、問題となっていた。
【0006】本発明の目的は、前述した従来技術の問題
点を解決し、接続パッドの最上層の欠陥を無くし、半田
による接続、あるいはワイヤボンディングによる接続を
信頼性良く確実に行なうことのできる接続パッドを形成
する方法を提供することにある。
【0007】
【課題を解決するための手段】上記問題を解決するため
に、本発明によれば、基板上に形成された配線上に、下
地膜を形成し、前記下地膜上に、置換型めっき法によ
り、第1の金膜を積層し、前記基板上の配線領域に金箔
を置いて圧着処理をすることにより、前記第1の金膜上
に第2の金膜を形成することを特徴とする配線基板の接
続パッドの製造方法が提供される。
【0008】
【作用】本発明では、配線パターン上に、下地膜を形成
し、その上に、置換型無電解めっき法で金膜を形成し、
さらにその上に、別途作製した金箔を圧着することによ
り、金の厚膜を有する接続パッドを形成する。無電解め
っき法には、置換型と還元型とがある。置換型は、欠陥
のない金膜を形成することができるが、厚膜を形成する
のには適しないという特徴がある。また、還元型は、金
の厚膜を形成可能であるが、めっきを行なう表面の汚染
や、めっき液内異物により、欠陥が生じやすい。本発明
では、金膜と金箔の圧着が容易に行ない得ることに着目
し、還元型無電解めっき法を用いずに、金の厚膜を形成
することを可能にしている。
【0009】その後、熱処理することにより、配線を形
成する金属膜と下地膜間、及び、下地膜と金膜間に相互
拡散が生じさせ、各膜界面の密着力を向上させることが
できる。熱処理は、還元もしくは不活性ガス雰囲気で、
650℃〜850℃、10±5分間行なった場合、接続
パッドの表面まで拡散してきたニッケルの酸化を防ぐこ
とができ、半田濡れ或いはワイヤボンディング強度を向
上させることができる。
【0010】また、配線パッド間の余分な金箔は、研磨
剤を吹き付けるブラストによって容易に除去でき、配線
パターン間のショートを引き起こすこともない。
【0011】
【実施例】以下、本発明によるセラミック配線基板の接
続パッド製造方法の実施例を図面により詳細に説明す
る。
【0012】(実施例1)本発明により形成される接続
パッドは、図1のように、セラミック基板1上に、タン
グステン(W)膜2と、ニッケル(Ni)膜3と、第1
の金(Au)膜5、第2の金(Au)膜6とを有してい
る。W膜2は、セラミック基板1上に配線パターンを構
成する。Ni膜3は、W膜2と、第1のAu膜5および
第2のAu膜6との密着性を向上させるために配置され
ている。
【0013】つぎに、本実施例のセラミック配線基板の
各膜の形成方法を説明する。
【0014】まず、図2に示すように、セラミック基板
1上に、基板1と同時に焼結することによって、W膜2
を形成する。つぎに、W膜2の表面を機械研磨し、さら
に、純水に研磨剤を分散した研磨液で液体ホーニングを
施して、W膜2の表面を平滑化する。平滑化したW膜2
表面を、さらに、化学的エッチングにより、エッチング
して、清浄面を出す。W膜2の清浄面上に、つぎに行な
うNiめっきの触媒として、Pd膜を形成する。
【0015】つぎに、ジメチルアミンボランを還元剤と
した無電解めっきにより、Ni膜3を厚さ2〜3μm形
成する。つぎに、軽く水洗浄し、すぐに、シアン化金カ
リを金塩とする置換型金めっき液(EJA社製のベクト
ロレス)により、第1のAu膜5を厚さ約0.1μm形
成し、イソプロピルアルコール(IPA)を用い乾燥す
る。
【0016】セラミック基板1と、形成したNi膜3の
表面を覆うように、第2のAu膜6となる厚さ2〜3μ
mの金箔をかぶせ、図5のように、ゴムローラ30によ
り、Au箔を、第1のAu膜5上に圧着する。連続式加
熱雰囲気炉により、H2:N2=1:1の雰囲気中で、7
50℃、10分間、各膜を形成した基板1の熱処理を行
なう。これにより、Ni膜3が、W膜2と、第1のAu
膜5および第2のAu膜6とに、相互拡散し、各膜間の
密着力が向上する。加熱処理を、H2/N2の還元雰囲気
中で行なうので、第2のAu膜6の表面に拡散したNi
めっきの酸化も防止できる。
【0017】つぎに、基板1の表面に、研磨剤を高圧で
吹き付けるサンドブラストを施し、図2(b)ように、
配線パターンの間に残った金箔を除去し、図2(c)の
ように、セラミック基板1上に、W膜2とNi膜3と第
1のAu膜5と第2のAu膜6から構成から、配線パタ
ーンおよび接続パッドを完成させる。配線パターン間の
金箔は、セラミック基板1に直接接触しており、熱処理
を施してもセラミック基板1に拡散することがないの
で、サンドブラストによって容易に取り除くことができ
る。
【0018】このように本実施例の接続パッド製造方法
では、第2のAu膜6を、金箔を圧着させることによっ
て、従来の様に還元型無電解めっき法を用いることなく
形成することを可能にしている。従来の還元型めっき法
では、めっきを行なう表面の汚染や、めっき液内異物に
より、局所的にAuめっき膜が析出せず、接続パッドの
最表層のAu膜に欠陥が生じてしまうという問題があっ
た。本実施例では、欠陥のない金箔を用いることによ
り、第2のAu膜6に欠陥のない接続信頼性の高い接続
パッドを形成することができる。このような、欠陥のな
い金箔を製造する技術は、古くから十分に研究されてお
り、本実施例に用いる厚さ1〜2μm程度の欠陥のない
金箔を、容易に入手することができる。
【0019】また、本実施例の製造方法では、別の手段
で形成された金箔を、予め検査して、欠陥のないことを
確認してから、接続パッドの形成に用いることができる
ので、接続パッドの歩留まりを向上させることができ
る。
【0020】本実施例では、750℃で10分間加熱処
理を施して、各膜間を相互拡散させて、密着性を向上さ
せたが、この温度と時間に限定されるものではない。本
実施例の接続パッドの製造方法においては、約650℃
〜850℃で5分から15分間の加熱処理が適してい
る。加熱温度は、Niの拡散スピードに密接に関係して
いる。750℃で10分間加熱処理した場合、W膜2と
Ni膜3の間に、Ni膜とW膜とが相互拡散した層が、
約0.8μm形成される。温度が650度より低い場合
には、拡散速度が低下するので、加熱処理時間を長くす
ることによって、密着性を向上させることができる。ま
た、加熱温度が850度より高くなると、Niの拡散速
度が高くなり、第2のAu膜6の表面すなわち接続パッ
ドの表面に過度にNiが拡散するので、Niの酸化等の
問題を引き起こしやすくなる。
【0021】また、図1、および、図2(b)(c)で
は、各膜間の境界を明確に描いているが、加熱処理によ
り、第1のAu膜5と第2のAu膜6とは、密着するの
で、実際の接続パッドを切断した断面を目視で観察した
場合、1つのAu膜のようにみえる。また、Ni膜3と
第1のAu膜5との境界、および、W膜2とNi膜3と
の境界には、それぞれ相互拡散層が観察される。
【0022】(実施例2)つぎに、図4を用いて、本発
明の別の実施例である接続パッド製造方法を示す。
【0023】セラミック基板1上に、W膜2と、Ni膜
3と、第1のAu膜5を形成する方法までは、前述の実
施例と同一であるので説明を省略する。本実施例では、
Au膜5を施した後、チオ尿素を還元剤とした還元型無
電解めっき法により、厚付けAu膜7を施す。
【0024】厚付けAuめっき膜5には、めっき前ある
いはめっき中の異物により局部的にAuめっき膜の形成
されない欠陥を生じる部分がある。この部分にあらかじ
め欠陥の大きさに加工した金箔8をのせ、ゴムローラに
より圧着する。その後は、前述の実施例と同様の熱処理
を施し配線パターン金属膜が完成する。
【0025】このように、本実施例の接続パッドの製造
方法を用いることにより、従来の還元型無電解めっきに
よって生じたAu膜の欠陥に補修を施し、欠陥のない接
続パッドを形成することができる。したがって本実施例
の接続パッド製造方法を用いることにより、歩留まりを
向上させることができる。
【0026】(実施例3)つぎに、上述の実施例1、2
により形成したセラミック基板1および接続パッド9を
用いた電子部品の実装例を図4を用いて説明する。
【0027】セラミック基板1は、配線パターンをタン
グステンにより印刷したグリーンシートを積層して焼結
した内層とスルーホールとを有するものを用いた。基板
1の両面に接続パッド9を形成した。接続パッド9の製
造方法は実施例1および2で説明したので、説明を省略
する。
【0028】基板1の上面の接続パッド9に、Sn−A
g半田10aにより、半導体チップ12を接続する。ま
た、基板1の裏面の接続パッド9に、Au−Geろう材
10bにより入出力ピン13を接続する。その後、設計
変更に伴う回路の一部変更を行なうための配線パターン
にボンディングワイヤ11を接続する。その後、半導体
チップ12を気密封止するために、基板1の端部の接続
パッド9上に、Pb−Sn半田10cにより封止キャッ
プ14を接続する。
【0029】実施例1または2により、形成した接続パ
ッドは、最上層のAu膜に欠陥がないので、半田やろう
材やボンディングによる接続において、接続不良が発生
せず、信頼性が高く、かつ、歩留まり良く、電子部品を
実装することができる。
【0030】上述の実施例1、2では、置換型無電解め
っき法により、第1のAu膜5を形成したが、この方法
に限定されるものではなく、蒸着等の気相成長法で、第
1のAu膜5を形成しても良い。この場合、第1のAu
膜5を形成したくない部分には、予めレジストを塗布し
ておくか、または基板全面にAu膜を形成した後、リソ
グラフィ法により不要なAu膜を取り除く工程を加え
る。
【0031】また、実施例1、2では、ゴムローラによ
って、金箔を圧着したが、熱を加えながら、金箔を圧着
することも可能である。
【0032】
【発明の効果】本発明により、セラミック配線基板の接
続パッドの表面層である金膜の欠陥を無くし、接続信頼
性の高い接続パッドを形成することができる。
【図面の簡単な説明】
【図1】本発明の一実施例によるセラミック配線基板の
接続パッドの断面図。
【図2】本発明の一実施例の接続パッドの製造方法の手
順を示す断面図。
【図3】本発明の別の実施例によるセラミック配線基板
の接続パッドの断面図。
【図4】本発明によるセラミック配線基板を用いた実相
例を示す断面図。
【図5】本発明の一実施例における金箔の圧着方法を示
す説明図。
【符号の説明】
1…セラミック基板、2…W膜、3…Ni膜、5…第1
のAu膜、6…第2のAu膜、7…還元型無電解めっき
により形成したAu膜、8…金箔を圧着して形成した金
膜セラミック基板、9…表面配線パターン、10a、
b、c…部品接続用ろう材、11…ボンディングワイ
ヤ、12…半導体チップ、13…入出力ピン、14…封
止キャップ。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】基板上に形成された配線上に、下地膜を形
    成し、 前記下地膜上に、置換型無電解めっき法により、第1の
    金膜を積層し、 前記基板上の配線領域に金箔を置いて圧着処理をするこ
    とにより、前記第1の金膜上に第2の金膜を形成するこ
    とを特徴とする配線基板の接続パッドの製造方法。
  2. 【請求項2】請求項1において、さらに、加熱処理を施
    すことを特徴とする配線基板の接続パッドの製造方法。
  3. 【請求項3】請求項2において、前記金箔のうち、前記
    第1の金膜に圧着されていない部分を取り除くことを特
    徴とする配線基板の接続パッド製造方法。
  4. 【請求項4】請求項3において、サンドブラスト法を用
    いて、前記金箔を取り除くことを特徴とする配線基板の
    接続パッド製造方法。
  5. 【請求項5】請求項1において、前記下地膜は、ニッケ
    ル膜であることを特徴とする配線基板の接続パッド製造
    方法。
  6. 【請求項6】基板上に形成された配線上に、下地膜を形
    成し、 前記下地膜上に、置換型無電解めっき法により、第1の
    金膜を積層し、 前記第1の金膜上に還元型無電解めっき法により、めっ
    き金膜を積層し、 前記めっき金膜が析出しなかった部分のみに、金箔を置
    いて圧着処理をすることにより、前記めっき金膜のめっ
    き金膜が析出しなかった部分を補修することを特徴とす
    る配線基板の接続パッドの製造方法。
JP4114987A 1992-05-07 1992-05-07 配線基板の接続パッドの製造方法 Expired - Fee Related JP2708322B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4114987A JP2708322B2 (ja) 1992-05-07 1992-05-07 配線基板の接続パッドの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4114987A JP2708322B2 (ja) 1992-05-07 1992-05-07 配線基板の接続パッドの製造方法

Publications (2)

Publication Number Publication Date
JPH05315731A true JPH05315731A (ja) 1993-11-26
JP2708322B2 JP2708322B2 (ja) 1998-02-04

Family

ID=14651538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4114987A Expired - Fee Related JP2708322B2 (ja) 1992-05-07 1992-05-07 配線基板の接続パッドの製造方法

Country Status (1)

Country Link
JP (1) JP2708322B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335602A (ja) * 1995-06-08 1996-12-17 Ngk Spark Plug Co Ltd セラミック基板及びその製造方法
JPH09232392A (ja) * 1996-02-22 1997-09-05 Rohm Co Ltd 半導体チップを具備する半導体装置及びその半導体チップ並びに同チップの機能試験痕跡補修方法
JPH1050751A (ja) * 1996-07-30 1998-02-20 Kyocera Corp ワイヤボンディング細線の接合方法
JPH10242327A (ja) * 1997-02-27 1998-09-11 Sumitomo Kinzoku Electro Device:Kk セラミックパッケージの電極構造及びその製造方法
JPH10242205A (ja) * 1997-03-03 1998-09-11 Hitachi Chem Co Ltd ワイヤボンディング端子とその形成方法
JP2000307091A (ja) * 1999-04-19 2000-11-02 Sharp Corp 光又は放射線検出素子ならびに二次元画像検出器の製造方法
US6998714B2 (en) * 1999-08-25 2006-02-14 Micron Technology, Inc. Selectively coating bond pads
JP2016156034A (ja) * 2015-02-23 2016-09-01 三菱マテリアル株式会社 無電解Niめっき方法
JP2018142665A (ja) * 2017-02-28 2018-09-13 株式会社村田製作所 構造体の修正方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335602A (ja) * 1995-06-08 1996-12-17 Ngk Spark Plug Co Ltd セラミック基板及びその製造方法
JPH09232392A (ja) * 1996-02-22 1997-09-05 Rohm Co Ltd 半導体チップを具備する半導体装置及びその半導体チップ並びに同チップの機能試験痕跡補修方法
JPH1050751A (ja) * 1996-07-30 1998-02-20 Kyocera Corp ワイヤボンディング細線の接合方法
JPH10242327A (ja) * 1997-02-27 1998-09-11 Sumitomo Kinzoku Electro Device:Kk セラミックパッケージの電極構造及びその製造方法
JPH10242205A (ja) * 1997-03-03 1998-09-11 Hitachi Chem Co Ltd ワイヤボンディング端子とその形成方法
JP2000307091A (ja) * 1999-04-19 2000-11-02 Sharp Corp 光又は放射線検出素子ならびに二次元画像検出器の製造方法
US6998714B2 (en) * 1999-08-25 2006-02-14 Micron Technology, Inc. Selectively coating bond pads
JP2016156034A (ja) * 2015-02-23 2016-09-01 三菱マテリアル株式会社 無電解Niめっき方法
JP2018142665A (ja) * 2017-02-28 2018-09-13 株式会社村田製作所 構造体の修正方法

Also Published As

Publication number Publication date
JP2708322B2 (ja) 1998-02-04

Similar Documents

Publication Publication Date Title
US4188438A (en) Antioxidant coating of copper parts for thermal compression gang bonding of semiconductive devices
US4675243A (en) Ceramic package for semiconductor devices
US4504322A (en) Re-work method for removing extraneous metal from cermic substrates
WO1997018584A1 (en) Method for forming bump of semiconductor device
JP2708322B2 (ja) 配線基板の接続パッドの製造方法
JP2529294B2 (ja) 多層めつき方法
US4501768A (en) Thin film floating zone metal coating technique
JPH04263462A (ja) 半導体装置及びその製造方法
JP3675407B2 (ja) 電子装置
JPH03101234A (ja) 半導体装置の製造方法
JPH03218644A (ja) 回路基板の接続構造
JP3823457B2 (ja) セラミックス配線基板の製造方法
JPH09148331A (ja) 半導体集積回路装置およびその製造方法
JP2953163B2 (ja) 半導体装置実装用基板の製造方法
JP3443870B2 (ja) プリント配線板及びその製造方法
JP3362574B2 (ja) バリアメタルの形成方法
JPS6086840A (ja) 半導体装置の製造方法
JPH10289973A (ja) リードフレームの表面処理方法
KR0167373B1 (ko) 전자회로장치
JP6557814B2 (ja) 半導体素子搭載用基板及びその製造方法、並びに半導体装置の製造方法
JPS60198761A (ja) ろう付け方法
JPH09186190A (ja) 突起電極の構造およびその形成方法
JPH0715909B2 (ja) 半導体装置の製造方法
JP2003298007A (ja) 半導体装置およびその製造方法
JPH09148697A (ja) 回路基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees