JPH053168A - 半導体電極の形成方法 - Google Patents
半導体電極の形成方法Info
- Publication number
- JPH053168A JPH053168A JP15210991A JP15210991A JPH053168A JP H053168 A JPH053168 A JP H053168A JP 15210991 A JP15210991 A JP 15210991A JP 15210991 A JP15210991 A JP 15210991A JP H053168 A JPH053168 A JP H053168A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tan
- electrode
- gaas
- specific resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 耐熱性に優れ、かつ比抵抗の低減された構造
の電極の形成方法を提供する。 【構成】 ＧａＡｓ半導体基板主面１０１の一部に窒素
原子数とタンタル原子数との比の値を０．１５ないし
０．２５の範囲内に設定してＴａＮ層１１を形成し、こ
のＴａＮ層上に良導電性金属層たるＡｕ層１２を被着す
る。
の電極の形成方法を提供する。 【構成】 ＧａＡｓ半導体基板主面１０１の一部に窒素
原子数とタンタル原子数との比の値を０．１５ないし
０．２５の範囲内に設定してＴａＮ層１１を形成し、こ
のＴａＮ層上に良導電性金属層たるＡｕ層１２を被着す
る。
Description
【０００１】
【産業上の利用分野】本発明は熱的に安定性の優れた半
導体装置の電極形成に関する。
導体装置の電極形成に関する。
【０００２】
【従来の技術】近年、III−Ｖ族化合物半導体、特にＧ
ａＡｓ半導体デバイスの高性能化、高信頼化が急速に進
められており、それに関連して、要素技術としてのショ
ットキ電極形成技術に対する要求が高度かつ複雑化して
いる。
ａＡｓ半導体デバイスの高性能化、高信頼化が急速に進
められており、それに関連して、要素技術としてのショ
ットキ電極形成技術に対する要求が高度かつ複雑化して
いる。
【０００３】最近、所謂“自己整合型ＦＥＴ”が特性の
均一性、再現性その他で有望視され開発が進められ、そ
のゲート電極に使用される材料として高融点遷移金属の
ナイトライドやシリサイド等がある。しかし、一般にこ
れらの材料は耐熱性に優れる反面、電気抵抗が通常の金
属に比較して大きいという欠点がある。特殊の場合を除
いて比抵抗が小さいということは電極材料に対する基本
的要求の一つで、前記自己整合ゲート電極形成技術を例
えばマイクロ波ＩＣのＦＥＴに適用する場合、耐熱性と
同時に、ゲート抵抗の低減が重要な課題となる。
均一性、再現性その他で有望視され開発が進められ、そ
のゲート電極に使用される材料として高融点遷移金属の
ナイトライドやシリサイド等がある。しかし、一般にこ
れらの材料は耐熱性に優れる反面、電気抵抗が通常の金
属に比較して大きいという欠点がある。特殊の場合を除
いて比抵抗が小さいということは電極材料に対する基本
的要求の一つで、前記自己整合ゲート電極形成技術を例
えばマイクロ波ＩＣのＦＥＴに適用する場合、耐熱性と
同時に、ゲート抵抗の低減が重要な課題となる。
【０００４】本発明者は、上記耐熱性と抵抗の低減とい
う二つの要求を満たすショットキ接合金属として、Ｇａ
Ａｓ半導体上にまずＴａＮ層を被着し、さらにこれに良
導電性金属、例えばＡｕ層を積層すれば良いとの結果を
得た。
う二つの要求を満たすショットキ接合金属として、Ｇａ
Ａｓ半導体上にまずＴａＮ層を被着し、さらにこれに良
導電性金属、例えばＡｕ層を積層すれば良いとの結果を
得た。
【０００５】しかしながらこのＴａＮ／Ａｕ電極をゲー
トするＧａＡｓ ＦＥＴを試作しショットキ接合の電気
的、機械的特性を測定したところ、ＧａＡｓとＴａＮ層
との反応の度合、電極の比抵抗及びＴａＮ層とＡｕ層と
の密着性は被着せしめるＴａＮ層中の窒素含有量に強く
依存することが判明した。この結果より、本発明は実用
に供しうるショットキ接合を形成するためにはＴａＮ層
中の窒素含有量を所定の範囲に制御することが重要であ
ることを見出し、本発明を案出するに到った。
トするＧａＡｓ ＦＥＴを試作しショットキ接合の電気
的、機械的特性を測定したところ、ＧａＡｓとＴａＮ層
との反応の度合、電極の比抵抗及びＴａＮ層とＡｕ層と
の密着性は被着せしめるＴａＮ層中の窒素含有量に強く
依存することが判明した。この結果より、本発明は実用
に供しうるショットキ接合を形成するためにはＴａＮ層
中の窒素含有量を所定の範囲に制御することが重要であ
ることを見出し、本発明を案出するに到った。
【０００６】
【発明が解決しようとする課題】本発明は上記事情を考
慮してなされたもので、高融点遷移金属ナイトライドと
ＧａＡｓとの耐熱性を保持し、その上に良導電性金属層
を設けて電極を構成し、全体として比抵抗の低減を計
り、それによって耐熱性に優れ、かつ比抵抗の低減され
た二層構造電極を提供することを目的とする。
慮してなされたもので、高融点遷移金属ナイトライドと
ＧａＡｓとの耐熱性を保持し、その上に良導電性金属層
を設けて電極を構成し、全体として比抵抗の低減を計
り、それによって耐熱性に優れ、かつ比抵抗の低減され
た二層構造電極を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明に係る半導体電極
の形成方法は、ＧａＡｓ半導体基板主面の一部に窒素原
子数とタンタル原子数との比の値を０．１５ないし０．
２５の範囲内に設定してＴａＮ層を形成する工程と、前
記ＴａＮ層上に良導電性金属層を被着する工程を含む。
の形成方法は、ＧａＡｓ半導体基板主面の一部に窒素原
子数とタンタル原子数との比の値を０．１５ないし０．
２５の範囲内に設定してＴａＮ層を形成する工程と、前
記ＴａＮ層上に良導電性金属層を被着する工程を含む。
【０００８】以下、本発明の構成について説明する。
【０００９】一般に、タンタルナイドライドはアルゴン
と窒素の混合ガス中でＴａターゲットをスパッタする所
謂反応性スパッタ法で形成される。その組成は一般にＴ
ａ2Ｎの微結晶と未反応のＴａ微結晶の集合体から構成
されている。形成されたＴａＮの性質は、窒素ガス分圧
Ｐ2とアルゴンガス分圧Ｐから定義される窒素ガス分圧
比γ＝Ｐ2／（Ｐ＋Ｐ2)の値に強く依存する。先づ、電
極の耐熱性に重大な影響を持つＴａＮ層とＧａＡｓ間の
反応性についてみる。図４、図５はＧａＡｓ基板表面に
ＴａＮ層をγを変えて堆積し、所定の温度で２０分間ア
ニールを施したのち、ＴａＮ／ＧａＡｓ接合の界面反応
をヘリウムイオンによるラザフォード後方散乱（ＲＢ
Ｓ）法で調べた結果である。図から明らかなように、γ
＝０．０１、０．０３では後方散乱スペクトルはアズ・
デポ（ａｓ−ｄｅｐｏ）状態と７５０℃アニール後とで
大きく変化し、ＧａＡｓ表面とＴａＮ間でかなり反応が
進んでおり、しかもγの増加につけ反応の進行がおそく
なっていることを示している。また、γ＝０．０４、
０．０５、０．０７、０．１に対する８００℃アニール
後のスペクトル変化から、γ＝０．０４で僅かに変化が
みられることを除き、γ＝０．０５〜０．１ではほとん
ど変化がみられない。このことは、少なくともγ＞０．
０４の範囲の窒素分圧比のもとで形成されたＴａＮとＧ
ａＡｓとの界面は非常に安定であること、従ってＴａＮ
／ＧａＡｓ接合が熱的に安定であることを示している。
と窒素の混合ガス中でＴａターゲットをスパッタする所
謂反応性スパッタ法で形成される。その組成は一般にＴ
ａ2Ｎの微結晶と未反応のＴａ微結晶の集合体から構成
されている。形成されたＴａＮの性質は、窒素ガス分圧
Ｐ2とアルゴンガス分圧Ｐから定義される窒素ガス分圧
比γ＝Ｐ2／（Ｐ＋Ｐ2)の値に強く依存する。先づ、電
極の耐熱性に重大な影響を持つＴａＮ層とＧａＡｓ間の
反応性についてみる。図４、図５はＧａＡｓ基板表面に
ＴａＮ層をγを変えて堆積し、所定の温度で２０分間ア
ニールを施したのち、ＴａＮ／ＧａＡｓ接合の界面反応
をヘリウムイオンによるラザフォード後方散乱（ＲＢ
Ｓ）法で調べた結果である。図から明らかなように、γ
＝０．０１、０．０３では後方散乱スペクトルはアズ・
デポ（ａｓ−ｄｅｐｏ）状態と７５０℃アニール後とで
大きく変化し、ＧａＡｓ表面とＴａＮ間でかなり反応が
進んでおり、しかもγの増加につけ反応の進行がおそく
なっていることを示している。また、γ＝０．０４、
０．０５、０．０７、０．１に対する８００℃アニール
後のスペクトル変化から、γ＝０．０４で僅かに変化が
みられることを除き、γ＝０．０５〜０．１ではほとん
ど変化がみられない。このことは、少なくともγ＞０．
０４の範囲の窒素分圧比のもとで形成されたＴａＮとＧ
ａＡｓとの界面は非常に安定であること、従ってＴａＮ
／ＧａＡｓ接合が熱的に安定であることを示している。
【００１０】一般に、反応スパッタ法で形成されたナイ
トライドの組成では窒化率ｘは前記分圧比γと比例関係
にない。図２にＴａＮ層についてオージェ電子分光法で
求めたγとｘとの関係を示す。図からＴａＮ／ＧａＡｓ
接合が熱的に安定な領域としてｘ＞０．１５が特定され
る。
トライドの組成では窒化率ｘは前記分圧比γと比例関係
にない。図２にＴａＮ層についてオージェ電子分光法で
求めたγとｘとの関係を示す。図からＴａＮ／ＧａＡｓ
接合が熱的に安定な領域としてｘ＞０．１５が特定され
る。
【００１１】次に、電極構成にとって重要な比抵抗につ
いてみる。図６は四端子法を使って測定したＴａＮ層の
比抵抗とγの間の関係である。図示する通り、比抵抗は
γが０．０２〜０．１２の間はほぼ一定値であり、それ
以上γが増加すると急激に増大する。この結果から、γ
の上限値としてγ≒０．１２、即ち、ｘ≒０．２７が特
定される。図からＴａＮの比抵抗は〜２×１０-4Ω・ｃ
ｍであり、Ｔａ金属のそれ〜１．３×１０-5・ｃｍの１
５倍、Ａｕの〜２．２×１０-6Ω・ｃｍと比べて９０倍
程度大きい。このような比較的大きい比抵抗を実効的に
低減し、かつボンディング性、耐蝕性その他の電極とし
ての機能を具備させるため、ＴａＮ層に積層して良電導
性金属例えばＡｕと堆積する。図７はＧａＡｓ基板上に
ＴａＮ層をｘ≒０．１の条件で厚さ約１５００オングス
トローム（以下Ａと略記する）堆積し、その上にＡｕ層
を形成した場合の実効的比抵抗とＡｕ層の厚さとの関係
例を示している。図から、Ａｕ層の厚さ〜５０００Ａ程
度で、実効的に〜４×１０-6Ω・ｃｍの実用的に問題と
はならない低い比抵抗が得られることが判る。
いてみる。図６は四端子法を使って測定したＴａＮ層の
比抵抗とγの間の関係である。図示する通り、比抵抗は
γが０．０２〜０．１２の間はほぼ一定値であり、それ
以上γが増加すると急激に増大する。この結果から、γ
の上限値としてγ≒０．１２、即ち、ｘ≒０．２７が特
定される。図からＴａＮの比抵抗は〜２×１０-4Ω・ｃ
ｍであり、Ｔａ金属のそれ〜１．３×１０-5・ｃｍの１
５倍、Ａｕの〜２．２×１０-6Ω・ｃｍと比べて９０倍
程度大きい。このような比較的大きい比抵抗を実効的に
低減し、かつボンディング性、耐蝕性その他の電極とし
ての機能を具備させるため、ＴａＮ層に積層して良電導
性金属例えばＡｕと堆積する。図７はＧａＡｓ基板上に
ＴａＮ層をｘ≒０．１の条件で厚さ約１５００オングス
トローム（以下Ａと略記する）堆積し、その上にＡｕ層
を形成した場合の実効的比抵抗とＡｕ層の厚さとの関係
例を示している。図から、Ａｕ層の厚さ〜５０００Ａ程
度で、実効的に〜４×１０-6Ω・ｃｍの実用的に問題と
はならない低い比抵抗が得られることが判る。
【００１２】上記のようなＡｕ層の積層被着によって、
実効的に比抵抗の低減の可能なことが判ったがさらに積
層の際のＡｕ層とＴａＮ層との間の密着性の問題があ
る。一般に金属ナイトライドはγが大きくなる程、換言
すれば、ナイトライド構成組成の窒素の含有量が増加す
るにつれ、Ａｕとの密着性は低下する。Ａｕ層とＴａＮ
層の間の良好な密着性の実現は電極、特に微小電極の構
成上重要となる。密着性不良はＡｕ層の剥離、比抵抗の
増大、アニールの際のＡｕの変色とそれに伴う比抵抗の
増大等の原因になる。図８はγを変えて形成したＴａＮ
／ＧａＡｓ接合のＴａＮ層上に約３０００ＡのＡｕ層を
堆積したときの密着性の評価の結果を示している。評価
は、Ａｕ層上にテープを貼りつけ、ＡｕとＴａＮが剥離
するときの引張強度を測定し、Ｔａ／ＧａＡｓでのそれ
を基準にした相対値で示した。図から、密着性はγの増
加につれて少しずつ低下するが、γ＞０．１で急激に低
下することが判る。このことは、γが０．１にほぼ等し
い小さい値の範囲、即ち窒化率でｘ＜０．２５と特定さ
れることを示している。
実効的に比抵抗の低減の可能なことが判ったがさらに積
層の際のＡｕ層とＴａＮ層との間の密着性の問題があ
る。一般に金属ナイトライドはγが大きくなる程、換言
すれば、ナイトライド構成組成の窒素の含有量が増加す
るにつれ、Ａｕとの密着性は低下する。Ａｕ層とＴａＮ
層の間の良好な密着性の実現は電極、特に微小電極の構
成上重要となる。密着性不良はＡｕ層の剥離、比抵抗の
増大、アニールの際のＡｕの変色とそれに伴う比抵抗の
増大等の原因になる。図８はγを変えて形成したＴａＮ
／ＧａＡｓ接合のＴａＮ層上に約３０００ＡのＡｕ層を
堆積したときの密着性の評価の結果を示している。評価
は、Ａｕ層上にテープを貼りつけ、ＡｕとＴａＮが剥離
するときの引張強度を測定し、Ｔａ／ＧａＡｓでのそれ
を基準にした相対値で示した。図から、密着性はγの増
加につれて少しずつ低下するが、γ＞０．１で急激に低
下することが判る。このことは、γが０．１にほぼ等し
い小さい値の範囲、即ち窒化率でｘ＜０．２５と特定さ
れることを示している。
【００１３】上述の検討を総合すると、耐熱性が高く、
比抵抗の低減が計られ、かつＴａＮ層とＡｕ層との密着
性が良好なＴａＮの窒化率として０．１５＜ｘ＜０．２
５の範囲に特定されたＡｕ／ＴａＮ／ＧａＡｓ接合から
構成される電極が好ましいと結論される。
比抵抗の低減が計られ、かつＴａＮ層とＡｕ層との密着
性が良好なＴａＮの窒化率として０．１５＜ｘ＜０．２
５の範囲に特定されたＡｕ／ＴａＮ／ＧａＡｓ接合から
構成される電極が好ましいと結論される。
【００１４】
【作用】本発明は簡単なＡｕ層とＴａＮ層の二層構造で
構成されるもので、ＴａＮの組成を窒化率で特定するこ
とにより、ＴａＮ／ＧａＡｓ界面の熱的な安定性を確保
し、比抵抗の低減が計られ、かつＡｕ層とＴａＮ層との
密着性が良好なＡｕ／ＴａＮ／ＧａＡｓ接合を提供でき
る。
構成されるもので、ＴａＮの組成を窒化率で特定するこ
とにより、ＴａＮ／ＧａＡｓ界面の熱的な安定性を確保
し、比抵抗の低減が計られ、かつＡｕ層とＴａＮ層との
密着性が良好なＡｕ／ＴａＮ／ＧａＡｓ接合を提供でき
る。
【００１５】
【実施例】（実施例１）以下、この発明を自己整合型Ｇ
ａＡｓ ＦＥＴに適用する場合の一実施例につき図面を
参照して説明する。
ａＡｓ ＦＥＴに適用する場合の一実施例につき図面を
参照して説明する。
【００１６】図２（ａ），（ｂ）、図３（ａ）〜（ｄ）
は、この発明にかかる電極を備えるＦＥＴの製造工程を
示す概略図である。
は、この発明にかかる電極を備えるＦＥＴの製造工程を
示す概略図である。
【００１７】先づ図２（ａ）に半絶縁性ＧａＡｓ基体１
０１に例えばＳｉ原子を選択的にイオン注入してｎ型注
入層１０２を形成する工程を示す。
０１に例えばＳｉ原子を選択的にイオン注入してｎ型注
入層１０２を形成する工程を示す。
【００１８】次に、図２（ｂ）に示すように、前記ｎ型
注入層１０２の表面にスパッタ法で約１５００Ａ厚のＴ
ａＮ層、次いて約５０００Ａ厚のＡｕ層１２を順次被着
する。前記ナイトライド層の被着は次のように行なう。
ＧａＡｓ基板１１を例えばスパッタ装置に適宜配置し、
ベルジャ内の圧力が〜２×１０-7Ｔｏｒｒに到達したの
ち、所望の窒素分圧比γ（窒化率に対応）になるように
窒素ガス、アルゴンガスを順次ベルジャ内に導入し、こ
の混合ガスの圧力を例えば３×１０-2Ｔｏｒｒの圧力に
絞り、ＴａターゲットをスパッタしてＧａＡｓ基体１１
表面上にＴａＮを形成する。
注入層１０２の表面にスパッタ法で約１５００Ａ厚のＴ
ａＮ層、次いて約５０００Ａ厚のＡｕ層１２を順次被着
する。前記ナイトライド層の被着は次のように行なう。
ＧａＡｓ基板１１を例えばスパッタ装置に適宜配置し、
ベルジャ内の圧力が〜２×１０-7Ｔｏｒｒに到達したの
ち、所望の窒素分圧比γ（窒化率に対応）になるように
窒素ガス、アルゴンガスを順次ベルジャ内に導入し、こ
の混合ガスの圧力を例えば３×１０-2Ｔｏｒｒの圧力に
絞り、ＴａターゲットをスパッタしてＧａＡｓ基体１１
表面上にＴａＮを形成する。
【００１９】次に、図３（ａ）に示すように、例えば光
蝕刻法を用いてゲート電極１３を形成する。
蝕刻法を用いてゲート電極１３を形成する。
【００２０】次に、図３（ｂ）に示すように、ゲート電
極１３をマスクにしてイオン注入し高濃度注入層（ｎ+
層）１４を形成する。
極１３をマスクにしてイオン注入し高濃度注入層（ｎ+
層）１４を形成する。
【００２１】次いで、図３（ｃ）に示すように、ゲート
電極１３を含むＧａＡｓ基体１０１の表面全面に被覆層
１５、例えばＣＶＤ ＳｉＯ2、好ましくはＰＳＧ膜を
厚さ４０００Ａ程度堆積する。ついでアルゴンガス中
で、例えば８００℃、１０秒程度の赤外線ランプアニー
ルを施して注入イオンの活性化を行ったのち、前記被覆
層１５を除去する。このようにして、ゲート電極１３に
自己整合されたｎ+層が形成される。
電極１３を含むＧａＡｓ基体１０１の表面全面に被覆層
１５、例えばＣＶＤ ＳｉＯ2、好ましくはＰＳＧ膜を
厚さ４０００Ａ程度堆積する。ついでアルゴンガス中
で、例えば８００℃、１０秒程度の赤外線ランプアニー
ルを施して注入イオンの活性化を行ったのち、前記被覆
層１５を除去する。このようにして、ゲート電極１３に
自己整合されたｎ+層が形成される。
【００２２】最後に、図３（ｄ）に示すように、前記ｎ
+層１４にソース電極１６ドレイン電極１７を形成して
所謂自己整合型ＦＥＴが得られる。
+層１４にソース電極１６ドレイン電極１７を形成して
所謂自己整合型ＦＥＴが得られる。
【００２３】叙上の如くして本発明の電極を備えて構成
された自己整合型ＦＥＴの特性をＴａＮ層形成の際の窒
化率ｘの典型値としてｘ＝０．１、０．２、０．３を選
択し調べた。
された自己整合型ＦＥＴの特性をＴａＮ層形成の際の窒
化率ｘの典型値としてｘ＝０．１、０．２、０．３を選
択し調べた。
【００２４】先づ、製作したＦＥＴ（ゲート長０．７μ
ｍ、ゲート幅３００μｍ）の各ｘの平均特性として１２
ＧＨｚにおける雑音指数および利得は、窒化率ｘ＝０．
１の場合、２．０ｄＢ、６．８ｄＢ；ｘ＝０．２の場
合、１．６ｄＢ、７．３ｄＢ；ｘ＝０．３の場合が２．
４ｄＢ、６．５ｄＢであった。図９に３００℃、１００
０Ｈ放置後のゲート・ソース電極間の電流−電圧特性の
ｎ値、逆方向耐圧（Ｖ)をそれらの初期値で規格化した
値を各３０個の試料についての個数分布を示した。図か
ら判るように、窒化率ｘ＝０．２の場合がｘ＝０．１お
よびｘ＝０．３の場合に比較して特性が良好なことは明
らかである。このような前述の結果は、窒化率ｘ＝０．
１の場合は高温アニールに界面反応の進行が、またｘ＝
０．３の場合はゲート抵抗が大きいことが特性に悪影響
を与えていると考えられている。
ｍ、ゲート幅３００μｍ）の各ｘの平均特性として１２
ＧＨｚにおける雑音指数および利得は、窒化率ｘ＝０．
１の場合、２．０ｄＢ、６．８ｄＢ；ｘ＝０．２の場
合、１．６ｄＢ、７．３ｄＢ；ｘ＝０．３の場合が２．
４ｄＢ、６．５ｄＢであった。図９に３００℃、１００
０Ｈ放置後のゲート・ソース電極間の電流−電圧特性の
ｎ値、逆方向耐圧（Ｖ)をそれらの初期値で規格化した
値を各３０個の試料についての個数分布を示した。図か
ら判るように、窒化率ｘ＝０．２の場合がｘ＝０．１お
よびｘ＝０．３の場合に比較して特性が良好なことは明
らかである。このような前述の結果は、窒化率ｘ＝０．
１の場合は高温アニールに界面反応の進行が、またｘ＝
０．３の場合はゲート抵抗が大きいことが特性に悪影響
を与えていると考えられている。
【００２５】なお、実施例では本発明を自己整合型ＦＥ
Ｔに適用する場合について説明したが、ＦＥＴを含んで
構成されるＩＣにも同様に適用できることはいうまでも
ない。また、単独の電極或いは複数の電極と具備したＧ
ａＡｓ半導体デバイスにも適用できることは明らかであ
る。
Ｔに適用する場合について説明したが、ＦＥＴを含んで
構成されるＩＣにも同様に適用できることはいうまでも
ない。また、単独の電極或いは複数の電極と具備したＧ
ａＡｓ半導体デバイスにも適用できることは明らかであ
る。
【００２６】更に、ＴａＮ層に積層する金属としてＡｕ
について説明したが、Ａｌその他類似の効果が期待でき
る金属でもよい。
について説明したが、Ａｌその他類似の効果が期待でき
る金属でもよい。
【００２７】
【発明の効果】この発明はＧａＡｓ半導体表面タンタル
ナイトライド（ＴａＮ）から第一導電層に電気伝導性の
良好な金属からなる第２導電層を積層して構成された構
造の電極において、前記ＴａＮにおけるＴａ原子数に対
する窒素原子数の比を窒化率ｘとして表わし、その値を
ｘが０．１５、０．２５にほぼ等しい値の夫々の間にあ
る範囲に限定することを特徴とするもので、それにより
耐熱性に優れかつ比抵抗の低減された電極を具備した半
導体装置が得られる顕著な利点がある。
ナイトライド（ＴａＮ）から第一導電層に電気伝導性の
良好な金属からなる第２導電層を積層して構成された構
造の電極において、前記ＴａＮにおけるＴａ原子数に対
する窒素原子数の比を窒化率ｘとして表わし、その値を
ｘが０．１５、０．２５にほぼ等しい値の夫々の間にあ
る範囲に限定することを特徴とするもので、それにより
耐熱性に優れかつ比抵抗の低減された電極を具備した半
導体装置が得られる顕著な利点がある。
【図１】オージェ電子分光法で求めたＴａＮ層の窒化率
ｘと窒素分圧比γとの関係を示す線図。
ｘと窒素分圧比γとの関係を示す線図。
【図２】（ａ），（ｂ）は本発明に係る電極を備えたＦ
ＥＴの製造工程の一部を示すいずれも断面図。
ＥＴの製造工程の一部を示すいずれも断面図。
【図３】（ａ）〜（ｄ）は本発明に係る電極を備えたＦ
ＥＴの製造工程の一部を示すいずれも断面図。
ＥＴの製造工程の一部を示すいずれも断面図。
【図４】（ａ）〜（ｃ）はＴａＮ／ＧａＡｓ接合系に対
するアニール前後の後方散乱スペクトルの一部を示す
図。
するアニール前後の後方散乱スペクトルの一部を示す
図。
【図５】（ａ）〜（ｃ）はＴａＮ／ＧａＡｓ接合系に対
するアニール前後の後方散乱スペクトルの一部を示す
図。
するアニール前後の後方散乱スペクトルの一部を示す
図。
【図６】ＴａＮの比抵抗と窒素分圧比γの相関を示す線
図。
図。
【図７】Ａｕ・ＴａＮ層の実効比抵抗とＡｕ層の厚さと
の相関を示す線図。
の相関を示す線図。
【図８】Ａｕ層とＴａＮ層との密着性と、窒素分圧比γ
との相関を示す線図。
との相関を示す線図。
【図９】（ａ），（ｂ）はいずれも本発明により形成し
たＦＥＴのゲート・ソース電極間の電流−電圧特性のｎ
値と、逆方向耐圧の個数分布を示す図である。
たＦＥＴのゲート・ソース電極間の電流−電圧特性のｎ
値と、逆方向耐圧の個数分布を示す図である。
１０１…ＧａＡｓ基体 １０２…イオン注入層 １１…ＴａＮ層 １２…Ａｕ層１３ …ゲート電極 １４…高濃度イオン注入層 １５…被覆層 １６…ソース電極 １７…ドレイン電極
Claims (1)
- 【特許請求の範囲】 【請求項１】 ＧａＡｓ半導体基板主面の一部に窒素原
子数とタンタル原子数との比の値を０．１５ないし０．
２５の範囲内に設定してＴａＮ層を形成する工程と、前
記ＴａＮ層上に良導電性金属層を被着する工程を含む半
導体電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15210991A JPH053168A (ja) | 1991-06-25 | 1991-06-25 | 半導体電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15210991A JPH053168A (ja) | 1991-06-25 | 1991-06-25 | 半導体電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH053168A true JPH053168A (ja) | 1993-01-08 |
Family
ID=15533256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15210991A Pending JPH053168A (ja) | 1991-06-25 | 1991-06-25 | 半導体電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH053168A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006302999A (ja) * | 2005-04-18 | 2006-11-02 | Mitsubishi Electric Corp | 半導体装置 |
| KR100706803B1 (ko) * | 2006-01-19 | 2007-04-12 | 삼성전자주식회사 | 반도체 소자 및 그의 형성 방법 |
| WO2011108614A1 (ja) * | 2010-03-02 | 2011-09-09 | 次世代パワーデバイス技術研究組合 | 半導体トランジスタの製造方法 |
-
1991
- 1991-06-25 JP JP15210991A patent/JPH053168A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006302999A (ja) * | 2005-04-18 | 2006-11-02 | Mitsubishi Electric Corp | 半導体装置 |
| KR100706803B1 (ko) * | 2006-01-19 | 2007-04-12 | 삼성전자주식회사 | 반도체 소자 및 그의 형성 방법 |
| WO2011108614A1 (ja) * | 2010-03-02 | 2011-09-09 | 次世代パワーデバイス技術研究組合 | 半導体トランジスタの製造方法 |
| JP2011181753A (ja) * | 2010-03-02 | 2011-09-15 | Advanced Power Device Research Association | 半導体トランジスタの製造方法 |
| US8906796B2 (en) | 2010-03-02 | 2014-12-09 | Tohoku University | Method of producing semiconductor transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4322453A (en) | Conductivity WSi2 (tungsten silicide) films by Pt preanneal layering | |
| US6008124A (en) | Semiconductor device having improved lamination-structure reliability for buried layers, silicide films and metal films, and a method for forming the same | |
| US4837609A (en) | Semiconductor devices having superconducting interconnects | |
| EP0501561A1 (en) | Method of manufacturing a semiconductor device whereby a self-aligned cobalt or nickel silicide is formed | |
| US4300149A (en) | Gold-tantalum-titanium/tungsten alloy contact for semiconductor devices and having a gold/tantalum intermetallic barrier region intermediate the gold and alloy elements | |
| US5506449A (en) | Interconnection structure for semiconductor integrated circuit and manufacture of the same | |
| CN102804352B (zh) | 布线层结构及其制造方法 | |
| US5175125A (en) | Method for making electrical contacts | |
| JPS5852342B2 (ja) | 基体上に珪化金属の層を設ける方法 | |
| EP0017697A1 (fr) | Dispositif d'interconnexions de circuits intégrés semi-conducteurs et son procédé de fabrication | |
| US5612253A (en) | Method for forming ordered titanium nitride and titanium silicide upon a semiconductor wafer using a three-step anneal process | |
| US5358899A (en) | Oxygen assisted ohmic contact formation to n-type gallium arsenide | |
| US5739046A (en) | Method of making a reliable barrier layer | |
| US5144410A (en) | Ohmic contact for III-V semiconductor devices | |
| US4445134A (en) | Conductivity WSi2 films by Pt preanneal layering | |
| JP3086556B2 (ja) | 半導体ダイヤモンド層上の耐熱性オーミック電極及びその形成方法 | |
| JPH0661177A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH053168A (ja) | 半導体電極の形成方法 | |
| EP0424857B1 (en) | Process for producing ohmic electrode for p-type cubic system boron nitride | |
| JPH0361346B2 (ja) | ||
| Yamagishi et al. | Characterization of WN x/GaAs Schottky contacts formed by reactive rf sputtering | |
| USH873H (en) | Fabrication of NBN based electronic devices with silicon barriers | |
| JP2000183349A (ja) | シリコン製ｆｅｔの製造方法 | |
| JPS62213158A (ja) | 半導体装置 | |
| Kaufmann et al. | Electrical characterization of reactively sputtered TiN diffusion barrier layers for copper metallization |