JPH0531827B2 - - Google Patents

Info

Publication number
JPH0531827B2
JPH0531827B2 JP24582486A JP24582486A JPH0531827B2 JP H0531827 B2 JPH0531827 B2 JP H0531827B2 JP 24582486 A JP24582486 A JP 24582486A JP 24582486 A JP24582486 A JP 24582486A JP H0531827 B2 JPH0531827 B2 JP H0531827B2
Authority
JP
Japan
Prior art keywords
wiring board
wiring
board
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24582486A
Other languages
English (en)
Other versions
JPS6399560A (ja
Inventor
Myoshi Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61245824A priority Critical patent/JPS6399560A/ja
Publication of JPS6399560A publication Critical patent/JPS6399560A/ja
Publication of JPH0531827B2 publication Critical patent/JPH0531827B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Combinations Of Printed Boards (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ひとつのパツケージ内に多数個の半
導体チツプを実装してなる、いわゆる三次元実装
マルチチツプパツケージ技術による半導体装置の
改良に関する。
〔従来の技術〕
従来からこの種の半導体装置として、複数個の
半導体チツプ(LSIチツプ)を、複数枚の配線基
板にそれぞれ平面実装するとともに、これら配線
基板を順次積層方向に並設した状態で別の配線基
板上に設け、さらにこれらをひとつのパツケージ
内に実装してなる構成を有するものが知られてい
る。このような従来の三次元実装マルチチツプパ
ツケージを第3図a,b,cを用いて簡単に説明
すると、図中1はPN接合からなる能動素子およ
びその接続用配線を有し能動、受動機能を備えて
なるSi等による多数個の半導体チツプで、これら
半導体チツプ1はそれぞれがたとえば大容量メモ
リ、マイクロプロセツサの大規模論理回路等の一
定規模の機能を有し、かつこれら多数個の半導体
チツプ1全部でこの半導体装置全体の機能が構成
される。2はこれら多数個の半導体チツプ1が複
数個づつ配置固定されその機能を相互に接続する
複数枚の第1配線基板、3はこれらの第1配線基
板が立設状態で並設されることでその機能を相互
に接続する第2配線基板で、これら第1および第
2配線基板2,3は前記多数個の半導体チツプ1
と共に絶縁基板4上に載置されることでパツケー
ジ化されている。ここで、図中5aは前記各半導
体チツプ1上に形成されこれを第1配線基板2側
に電気的、機械的に接続するためのPb・Sn合金
による電極(以下バンプという)、5bは第1配
線基板2を第2配線基板側に電気的および機械的
に接続するPb・Sn合金による電極(バンプ)で、
また6は第2配線基板3と絶縁基板4を電気的に
接続するワイヤ、7はこの半導体装置の機能を外
部に取出すための外部接続用電極(外部ピン)で
ある。
このような構成による半導体装置において、半
導体チツプ1の主面に形成したPN接合はAl等に
よる配線(図示せず)で相互に接続され、PN接
合による電気的機能はその主面と同一平面上の任
意の位置から取出される構成とされている。した
がつて、この半導体チツプ1の主面を第1配線基
板2の主面(基板面)と平行して対向配置すれ
ば、その間隙に配置されたバンプ5aをリフロー
ボンデイングすることで、この半導体チツプ1の
機能と第1配線基板2の配線を電気的に接続し、
同時にこの半導体チツプ1を第1配線基板2上に
固定することができるものである。そして、この
第1配線基板2の主面には半導体チツプ1を相互
に接続する配線、相互接続配線(図示せず)が予
め形成されているので、上述したようにして実装
された各半導体チツプ1の機能は互いに接続、複
合される。その結果、この第1配線基板2は、こ
のようにして搭載された複数個の半導体チツプ1
の個数分だけの機能(サブシステム)を構成する
ことになる。
一方、このような複数個の半導体チツプ1を搭
載した第1配線基板2は、第2配線基板3の主面
(基板面)と接触する外周部の一辺に配置した電
極5bをリフローボンデイングすることで、第2
配線基板3の主面上に垂直な立設状態で配置さ
れ、これによりこの第1配線基板2を第2配線基
板3上に電気的に接続し、またこれと同時に機械
的にも固定している。そして、この第2配線基板
3の主面には、第1配線基板2を相互に接続する
配線、相互接続配線(図示せず)が予め形成され
ているため、これに搭載した前記第1配線基板2
上の個々の機能(サブシステム)は互いに接続、
複合されることとなる。したがつて、この第2配
線基板3上に、前記第1配線基板2のサブシステ
ムの全部すなわちこの半導体装置に収納した多数
個の半導体チツプ1のすべての個々の機能を搭載
して複合してなる構成とし得るものである。
また、この第2配線基板3を前記絶縁基板4に
接着剤(図示せず)で機械的に固定した後、第2
配線基板3上に形成した機能取出し用電極(図示
せず)と絶縁基板4上に形成した配線(図示せ
ず)とを、Au等によるワイヤ6で電気的に接続
することによつて、この第2配線基板3の全機能
が絶縁基板4側に継がる。そして、この絶縁基板
4上の配線は、この半導体装置の機能を外部に取
出す外部接続用電極(外部ピン)7に接続されて
いるため、結局半導体チツプ1、バンプ5a、第
1配線基板2、電極5b、第2配線基板3、ワイ
ヤ6、外部ピン7を通じて半導体装置の全機能が
完成し、外部に伝達することが可能となるもので
ある。
なお、前記絶縁基板4上には、半導体チツプ
1、第1配線基板2、第2配線基板3、ワイヤ6
等を物理的、化学的に保護する蓋体(図示せず)
が被冠して取付けられるので、通常の取扱いでは
この機能が損傷されることはなく、マルチチツプ
パツケージ化された半導体装置として動作される
ものであつた。
〔発明が解決しようとする問題点〕
ところで、上述した従来装置によれば、半導体
チツプ1を搭載した第1配線基板2を、第2配線
基板3の基板面に接触する第1配線基板2外周の
一辺に設けたPb・Sn合金による電極5bによつ
て、この第2配線基板3の基板面上に立設状態で
片持ち式に固定するので、これら第1配線基板2
と第2配線基板3との機械的接続強度は、その電
極5bの設けられていない側の面、すなわち裏面
側から加えられる力に弱い性質をもつていた。こ
れは片持ち式による固定構造上から生じる必然的
な特徴で、振動等の両振り荷重に弱く、信頼度が
低いという欠点に繋がるものであつた。
そして、その一方において、このような機械的
強度を大きくするために電極5bの断面積を大き
くすると、第1配線基板2と第2配線基板3との
接線上に並ぶ電極5b同士が短絡するので、配置
できる電極数を減少させなければならず、これに
より第1配線基板2のサブシステムの信号端子数
を減少させ、結果としてサブシステムの規模を縮
少しなければならないものであつた。また、これ
とは逆に大規模システムを三次元実装マルチチツ
プパツケージに組立てようとすると、電極数が増
加し、電極5bの断面積が減少して両配線基板
2,3間の機械的接続強度が弱くなり、信頼度が
低下するという問題を生じてしまうものであつ
た。
すなわち、このような従来装置では、第1配線
基板2と第2配線基板3との機械的強度を大きく
しようとすると、その半導体装置の信頼度が低下
したり、第1配線基板2のサブシステムの規模を
縮少させなければならないという問題をもつもの
で、これらの問題点を一掃し得る何らかの対策を
講じることが望まれている。
本発明は上述した事情に鑑みてなされたもの
で、その装置の信頼度を低下させずに、しかも大
規模システムを構成することが可能となる半導体
装置を得ることを目的としている。
〔問題点を解決するための手段〕
本発明に係る半導体装置は、複数個の半導体チ
ツプを基板面上に実装してなる複数枚の第1配線
基板と、これらを立設状態で積層方向に並設する
基板面を有し第1配線基板と直交して配置される
第2配線基板と、この第2配線基板が搭載して固
定され外部接続用電極を有する絶縁基板を備え、
第1配線基板上に実装される半導体チツプのうち
のひとつの側面を、この第1配線基板が立設され
ている第2配線基板の基板面上に接触させるよう
に構成したものである。
〔作用〕
本発明によれば、第2配線基板上に側面が接触
する半導体チツプによつて、この半導体チツプが
実装されている第1配線基板の片持ち式の固定構
造を補強することにより、これら両配線基板間の
機械的接続強度を大きくし得るものである。
〔実施例〕
以下、本発明を図面に示した実施例を用いて詳
細に説明する。
第1図a,b,c,dは本発明に係る半導体装
置の一実施例を示すものであり、これらの図にお
いて前述した第3図a,b,cと同一または相当
する部分には同一番号を付してその説明は省略す
る。
さて、本発明によれば、複数個の半導体チツプ
1と、これら複数個の半導体チツプ1を基板面上
に実装してなる複数枚の第1配線基板2と、これ
ら第1配線基板2を立設状態で積層方向に並設す
る基板面を有し第1配線基板2と直交して配置さ
れる第2配線基板3と、この第2配線基板3が搭
載して固定され外部接続用電極7を有する絶縁基
板4とを備え、第1配線基板2上に実装される半
導体チツプ1のうちのひとつの側面1aを、この
第1配線基板2が立設されている第2配線基板3
の基板面上に接触させるように構成したところに
特徴を有している。
すなわち、上述した第1配線基板2に対しバン
プ5aで半導体チツプ1を実装するにあたつて、
少なくともひとつを、その側面1aが第2配線基
板3の基板面上に接するような位置に実装する。
そして、このような第1配線基板2の一側面を第
2配線基板3上に接触させて固定する際に、上述
した半導体チツプ1の側面1aをも第2配線基板
3上に接触させるとよいものである。そして、こ
の状態で前記第1配線基板2の側面を電極5bで
第2配線基板3側に固定すれば、第1配線基板2
側面と半導体チツプ側面1a間の中央部に電極5
bを介在させてなる固定状態が得られるものであ
る。なお、この第2配線基板3はその基板面を電
気的に絶縁しているので、半導体チツプ側面1a
と第2配線基板3とは電気的に独立しており、そ
の機能が損なわれることはない。
そして、このような構成において、第1配線基
板2の表面から力を加えると、力点は中央の電極
5b、支点は第1配線基板2の裏面と第2配線基
板3の主面と接触する接線となり、また逆に第1
配線基板2の裏面から力を加えると、力点は同じ
く中央の電極5b、支点は半導体チツプ1の裏面
と第2配線基板3の基板面上に接触する接線とな
る。このときの破断強度は、中央の電極5bの材
料強度に依存するが、半導体チツプ1と第1配線
基板2の厚みは略々同じであることから、これら
両方向からの力に対して略々同程度の機械的接続
強度をもつことになる。つまり、このような本発
明による構造によれば、振動等の両振り荷重に強
くなるように作用する。
したがつて、本発明による構造では、片持ち式
のように一方向の力に弱いといつた問題はなくな
り、従来のように機械的強度を大きくするため
に、電極5aの断面積を大きくするといつた対策
は不要で、しかも第1配線基板2のサブシステム
の信号端子数を増加させることが可能となり、こ
れにより大規模システムを三次元実装マルチチツ
プパツケージに組立てることが可能となる。
第2図は本発明の別の実施例を示すものであつ
て、この実施例では、第2配線基板3上に接する
半導体チツプ1を複数個用いた場合であり、その
作用効果は容易に理解されよう。
なお、本発明は上述した実施例構造に限定され
ず、各部の形状、構造等を、適宜変形、変更する
ことは自由である。たとえば上述した実施例で
は、絶縁基板4上に一枚の第2配線基板3を搭載
した場合を説明したが、この絶縁基板4上に複数
枚の第2配線基板3を搭載してもよいことは勿論
である。
さらに、上述した実施例では、半導体チツプ1
を、論理回路LSIチツプとして説明したが、メモ
リ、センサ等の他の機能をもつものであつてもよ
く、またLSIに限らず、MSI、SSIであつてもよ
いことも容易に理解されよう。さらに、半導体チ
ツプ1に能動素子がなく、配線、抵抗、容量等の
受動素子だけが形成されているものでもよく、ま
た半導体チツプ1、第1配線基板2、第2配線基
板3以外にコイル、コンデンサ等の受動素子を搭
載するようにしてもよい。
〔発明の効果〕
以上説明したように、本発明に係る半導体装置
によれば、複数個の半導体チツプと、これらを基
板面上に実装してなる複数枚の第1配線基板と、
これら第1配線基板を立設状態で積層方向に並設
する基板面を有し第1配線基板と直交して配置さ
れる第2配線基板と、この第2配線基板が搭載し
て固定され外部接続用電極を有する絶縁基板を備
え、第1配線基板上に実装される半導体チツプの
うちの少なくともひとつの側面を、この第1配線
基板が立設されている第2配線基板の基板面上に
接触させるようにしたので、簡単かつ安価な構成
にもかかわらず、第1配線基板と第2配線基板と
の機械的接続強度を従来に比べ大きくすることが
可能で、これにより振動等の両振り荷重に強くな
り、信頼度を向上させ得るという種々優れた効果
がある。そして、このような本発明によれば、片
持ち式のように一方向への力に弱くないので、機
械的強度を大きくしようとして電極の断面積を大
きくするといつた構成は不要で、第1配線基板の
サブシステムの信号端子数を増加させることも可
能で、これにより大規模システムを三次元実装マ
ルチチツプパツケージに組立てることができる
等、その効果は大きい。
【図面の簡単な説明】
第1図a,b,c,dは本発明に係る半導体装
置の一実施例を示す概略斜視図、正面図、側面図
およびそのA部詳細図、第2図は本発明の別の実
施例を示す正面図、第3図a,b,cは従来例を
示す概略斜視図、側面図およびそのB部詳細図で
ある。 1……半導体チツプ、1a……側面、2……第
1配線基板、3……第2配線基板、4……絶縁基
板、5a……バンプ、5b……電極(バンプ)、
6……ワイヤ、7……外部接続用電極。

Claims (1)

    【特許請求の範囲】
  1. 1 複数個の半導体チツプと、これら複数個の半
    導体チツプを基板面上に実装してなる複数枚の第
    1配線基板と、これら第1配線基板を立設状態で
    積層方向に並設する基板面を有し前記第1配線基
    板と直交して配置される少なくとも一枚の第2配
    線基板と、この第2配線基板が搭載して固定され
    外部接続用電極を有する絶縁基板とを備え、前記
    第1配線基板上に実装される半導体チツプのうち
    の少なくともひとつの側面を、この第1配線基板
    が立設されている第2配線基板の基板面上に接触
    させたことを特徴とする半導体装置。
JP61245824A 1986-10-15 1986-10-15 半導体装置 Granted JPS6399560A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61245824A JPS6399560A (ja) 1986-10-15 1986-10-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61245824A JPS6399560A (ja) 1986-10-15 1986-10-15 半導体装置

Publications (2)

Publication Number Publication Date
JPS6399560A JPS6399560A (ja) 1988-04-30
JPH0531827B2 true JPH0531827B2 (ja) 1993-05-13

Family

ID=17139400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61245824A Granted JPS6399560A (ja) 1986-10-15 1986-10-15 半導体装置

Country Status (1)

Country Link
JP (1) JPS6399560A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147411A (en) * 1998-03-31 2000-11-14 Micron Technology, Inc. Vertical surface mount package utilizing a back-to-back semiconductor device module

Also Published As

Publication number Publication date
JPS6399560A (ja) 1988-04-30

Similar Documents

Publication Publication Date Title
US6693347B2 (en) Semiconductor device
US6476500B2 (en) Semiconductor device
JP2537014B2 (ja) 電子素子用リ―ドフレ―ム・パッケ―ジ
KR101009121B1 (ko) 삽입 기판에 접속하기 위한 중간 접촉자를 갖는마이크로일렉트로닉 장치, 및 중간 접촉자를 갖는마이크로일렉트로닉 장치를 패키징하는 방법
US5227995A (en) High density semiconductor memory module using split finger lead frame
JP2002280516A (ja) 半導体モジュール
US6072700A (en) Ball grid array package
US6388320B2 (en) Vertically integrated semiconductor configuration
EP0560487B1 (en) Semiconductor device having a lead frame
US9219050B2 (en) Microelectronic unit and package with positional reversal
US6021670A (en) Semiconductor acceleration detecting device with shock absorbing structure
US20080272488A1 (en) Semiconductor Device
JPH0531827B2 (ja)
JPH0567070B2 (ja)
US20040238924A1 (en) Semiconductor package
JPH0531826B2 (ja)
JPH09107067A (ja) 半導体装置
JPH0533829B2 (ja)
JPS62260353A (ja) 半導体装置
JPH0618246B2 (ja) 半導体装置
CN223522297U (zh) Mems传感器封装结构
JPH1154565A (ja) 半導体装置
JPS63126259A (ja) 半導体装置の製造方法
KR20240057241A (ko) 반도체 패키지의 제조 방법
KR950002210B1 (ko) 반도체 칩 실장 방법