JPH0531848B2 - - Google Patents
Info
- Publication number
- JPH0531848B2 JPH0531848B2 JP60029346A JP2934685A JPH0531848B2 JP H0531848 B2 JPH0531848 B2 JP H0531848B2 JP 60029346 A JP60029346 A JP 60029346A JP 2934685 A JP2934685 A JP 2934685A JP H0531848 B2 JPH0531848 B2 JP H0531848B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- control
- transistor
- conductivity type
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、交流をその周波数よりも高い周波数
で両方向にスイツチングすることができる交流３
端子高速スイツチング回路に関するものである。
で両方向にスイツチングすることができる交流３
端子高速スイツチング回路に関するものである。
（発明の背景）
交流を両方向にスイツチングする素子として、
従来よりトライアツクが知られている。しかしこ
のトライアツクはゲート信号により両方向に電流
を導通させることができるが、この電流を遮断す
ることはこのゲート信号ではできず、この場合は
交流電圧を一度ゼロにしなければならなかつた。
このため交流をその周波数よりも高い周波数で両
方向にスイツチングすることはできなかつた。
従来よりトライアツクが知られている。しかしこ
のトライアツクはゲート信号により両方向に電流
を導通させることができるが、この電流を遮断す
ることはこのゲート信号ではできず、この場合は
交流電圧を一度ゼロにしなければならなかつた。
このため交流をその周波数よりも高い周波数で両
方向にスイツチングすることはできなかつた。
このような動作を可能にするものとして、第３
図Ａ〜Ｅに示すような種々の回路が考えられる。
これらの図でＤはダイオード、TRは逆阻止トラ
ンジスタ、Ｌは負荷、Ｓは交流電源を示す。この
図中Ａ〜Ｄに示すものはいずれも２つのトランジ
スタを用いているため、負荷Ｌと電源Ｓを除いた
スイツチング回路部分が４端子回路となる。すな
わち、交流電圧が印加される２つの外部入出力端
子ａ，ｂと２つのトランジスタTR制御用の端子
が必要になる。このため制御回路が複雑になると
いう問題があつた。
図Ａ〜Ｅに示すような種々の回路が考えられる。
これらの図でＤはダイオード、TRは逆阻止トラ
ンジスタ、Ｌは負荷、Ｓは交流電源を示す。この
図中Ａ〜Ｄに示すものはいずれも２つのトランジ
スタを用いているため、負荷Ｌと電源Ｓを除いた
スイツチング回路部分が４端子回路となる。すな
わち、交流電圧が印加される２つの外部入出力端
子ａ，ｂと２つのトランジスタTR制御用の端子
が必要になる。このため制御回路が複雑になると
いう問題があつた。
また図中Ｅに示すものは１つのトランジスタ
TRでスイツチングできるが、この場合にはトラ
ンジスタTRのベース電位の基準となる電位（例
えば図中ｘ点の電位）も検出しておかねばならな
い。このため前記Ａ〜Ｄに示すものと同様にスイ
ツチング回路としては４端子回路になるという問
題は依然として解決できなかつた。
TRでスイツチングできるが、この場合にはトラ
ンジスタTRのベース電位の基準となる電位（例
えば図中ｘ点の電位）も検出しておかねばならな
い。このため前記Ａ〜Ｄに示すものと同様にスイ
ツチング回路としては４端子回路になるという問
題は依然として解決できなかつた。
（発明の目的）
本発明はこのような事情に鑑みなされたもので
あり、交流が印加される２つの外部入出力端子と
１つの外部制御端子との３端子構成として、交流
を両方向に高速スイツチングすることを可能にす
る交流３端子高速スイツチング回路を提供するこ
とを目的とする。
あり、交流が印加される２つの外部入出力端子と
１つの外部制御端子との３端子構成として、交流
を両方向に高速スイツチングすることを可能にす
る交流３端子高速スイツチング回路を提供するこ
とを目的とする。
（発明の構成）
本発明によればこの目的は、それぞれ１個のダ
イオード１２，２２および１個の第１導電型トラ
ンジスタ１４，２４からなり外部から高流電圧が
印加される２つの外部入出力端子ａ，ｂ間に逆並
列接続された２組の直列回路１０，２０と、一方
の前記外部入出力端子ｂを基準電位として他方の
外部入出力端子ａ側に出力端ｄが接続された一方
の前記第１導電型トランジスタ２４の出力端ｄと
制御端ｅとの間に介在する抵抗３２と、前記第１
導電型トランジスタ１４の制御端ｆにその入力端
ｇが接続され前記第１導電型トランジスタ２４の
制御端ｅにその出力端ｈがダイオード３８を介し
て接続された第２導電型制御用トランジスタ３４
とを備え、制御信号を制御入力端子ｃから前記制
御用トランジスタ３４の入力端ｇに入力する一
方、この制御用トランジスタ３４の制御端ｉを前
記基準電位側ｂに抵抗４０を介して接続したこと
を特徴とする交流３端子高速スイツチング回路、
により達成される。
イオード１２，２２および１個の第１導電型トラ
ンジスタ１４，２４からなり外部から高流電圧が
印加される２つの外部入出力端子ａ，ｂ間に逆並
列接続された２組の直列回路１０，２０と、一方
の前記外部入出力端子ｂを基準電位として他方の
外部入出力端子ａ側に出力端ｄが接続された一方
の前記第１導電型トランジスタ２４の出力端ｄと
制御端ｅとの間に介在する抵抗３２と、前記第１
導電型トランジスタ１４の制御端ｆにその入力端
ｇが接続され前記第１導電型トランジスタ２４の
制御端ｅにその出力端ｈがダイオード３８を介し
て接続された第２導電型制御用トランジスタ３４
とを備え、制御信号を制御入力端子ｃから前記制
御用トランジスタ３４の入力端ｇに入力する一
方、この制御用トランジスタ３４の制御端ｉを前
記基準電位側ｂに抵抗４０を介して接続したこと
を特徴とする交流３端子高速スイツチング回路、
により達成される。
ここにPNPトランジスタ１４，２４、PNP制
御用トランジスタ３４はそれぞれPNP型、NPN
型としてもよく、本発明はこれを包含する。
御用トランジスタ３４はそれぞれPNP型、NPN
型としてもよく、本発明はこれを包含する。
（実施例）
第１図は本発明の一実施例の回路図である。こ
の図で符号１０はダイオード１２とNPNトラン
ジスタ１４とからなる直列回路である。この直列
回路１０は外部入出力端子ａ，ｂ間に接続されて
いる。この直列回路１０には、他の直列回路２０
が逆並列に接続されている。この直列回路２０は
ダイオード２２とトランジスタ２４からなる。こ
れらトランジスタ１４，２４は本発明の第１導電
型トランジスタとなるものである。なお、外部入
出力端子ａ，ｂには外部より交流が入力される。
なお、端子ｂは基準電位とされる。
の図で符号１０はダイオード１２とNPNトラン
ジスタ１４とからなる直列回路である。この直列
回路１０は外部入出力端子ａ，ｂ間に接続されて
いる。この直列回路１０には、他の直列回路２０
が逆並列に接続されている。この直列回路２０は
ダイオード２２とトランジスタ２４からなる。こ
れらトランジスタ１４，２４は本発明の第１導電
型トランジスタとなるものである。なお、外部入
出力端子ａ，ｂには外部より交流が入力される。
なお、端子ｂは基準電位とされる。
３０は制御部であり、反基準電位側の端子ａに
接続された抵抗３２と、第２導電型トランジスタ
である制御用PNPトランジスタ３４とを備える。
なお、このトランジスタ３４のエミツタ（入力端
ｇ）はトランジスタ１４のベース（制御端ｆ）に
直接接続され、コレクタ（出力端ｈ）は抵抗３
６、ダイオード３８を介してトランジスタ２４の
ベース（制御端ｅ）に接続されている。ここにト
ランジスタ２４のベース（制御端ｅ）は抵抗３２
とダイオード３８との間に接続されている。また
制御用トランジスタ３４のベース（制御端ｉ）は
抵抗４０を介して基準電位側の端子ｂに接続され
ている。外部の制御回路（図示せず）から供給さ
れる制御信号は外部制御端子ｃからトランジスタ
１４のベース（制御端ｆ）に導かれる。
接続された抵抗３２と、第２導電型トランジスタ
である制御用PNPトランジスタ３４とを備える。
なお、このトランジスタ３４のエミツタ（入力端
ｇ）はトランジスタ１４のベース（制御端ｆ）に
直接接続され、コレクタ（出力端ｈ）は抵抗３
６、ダイオード３８を介してトランジスタ２４の
ベース（制御端ｅ）に接続されている。ここにト
ランジスタ２４のベース（制御端ｅ）は抵抗３２
とダイオード３８との間に接続されている。また
制御用トランジスタ３４のベース（制御端ｉ）は
抵抗４０を介して基準電位側の端子ｂに接続され
ている。外部の制御回路（図示せず）から供給さ
れる制御信号は外部制御端子ｃからトランジスタ
１４のベース（制御端ｆ）に導かれる。
次に本実施例の動作を説明する。まず端子ａ，
ｂ間に入力される交流電圧が、端子ａ側で高くな
る正の半周期について説明する。この時制御信号
が端子ｂの基準電位のに略等しいか低電位にあれ
ば、トランジスタ１４はオフ、従つて端子ａから
端子ｂへは電流は流れない。すなわちこのスイツ
チング回路はオフとなる。制御信号が高電位にな
ればトランジスタ１４がオンとなる。すなわちス
イツチング回路はオンとなる。このように正の半
周期では制御信号の高・低電位の変化に対してト
ランジスタ１４がオン・オフする。
ｂ間に入力される交流電圧が、端子ａ側で高くな
る正の半周期について説明する。この時制御信号
が端子ｂの基準電位のに略等しいか低電位にあれ
ば、トランジスタ１４はオフ、従つて端子ａから
端子ｂへは電流は流れない。すなわちこのスイツ
チング回路はオフとなる。制御信号が高電位にな
ればトランジスタ１４がオンとなる。すなわちス
イツチング回路はオンとなる。このように正の半
周期では制御信号の高・低電位の変化に対してト
ランジスタ１４がオン・オフする。
端子ａ，ｂに入力される交流の負の半周期で、
制御信号が基準電位となる端子ｂよりも低電位に
なると、制御用トランジスタ３４はオフ、従つて
トランジスタ２４もオフとなるから、端子ｂから
ａへは電流は流れない。制御信号が端子ｂの基準
電位に比べて高電位になると、制御用トランジス
タ３４はオンとなる。このため外部制御端子ｃか
らこの制御用トランジスタ３４、抵抗３６、ダイ
オード３８および抵抗３２を通つて、端子ａに電
流が流れる。従つてトランジスタ２４がオンとな
り、端子ｂからダイオード２２、トランジスタ２
４を通つて電流が端子ａに流れる。すなわちスイ
ツチング回路に制御信号の高低電位への変化に対
応してオン・オフする。
制御信号が基準電位となる端子ｂよりも低電位に
なると、制御用トランジスタ３４はオフ、従つて
トランジスタ２４もオフとなるから、端子ｂから
ａへは電流は流れない。制御信号が端子ｂの基準
電位に比べて高電位になると、制御用トランジス
タ３４はオンとなる。このため外部制御端子ｃか
らこの制御用トランジスタ３４、抵抗３６、ダイ
オード３８および抵抗３２を通つて、端子ａに電
流が流れる。従つてトランジスタ２４がオンとな
り、端子ｂからダイオード２２、トランジスタ２
４を通つて電流が端子ａに流れる。すなわちスイ
ツチング回路に制御信号の高低電位への変化に対
応してオン・オフする。
第２図はこのスイツチング回路の特性図であ
り、Vabは端子ａ，ｂ間電圧を、Vcbは端子ｃ，
ｂ間電圧を、またＩは端子ａ，ｂ間に流れる電流
を示している。
り、Vabは端子ａ，ｂ間電圧を、Vcbは端子ｃ，
ｂ間電圧を、またＩは端子ａ，ｂ間に流れる電流
を示している。
本発明においては、各回路構成要素にデイスク
リートな素子を用いてもよいのは勿論であるが、
全体を１つの半導体チツプに集積回路技術によつ
て形成し、適宜の容器に密封しておけば、使用に
際し非常に便利になる。
リートな素子を用いてもよいのは勿論であるが、
全体を１つの半導体チツプに集積回路技術によつ
て形成し、適宜の容器に密封しておけば、使用に
際し非常に便利になる。
（発明の効果）
本発明は以上説明したように、ダイオード１２
と第１導電型トランジスタ１４とで形成される直
列回路１０と、ダイオード２２と第１導電型トラ
ンジスタ２４とで形成される直列回路２０とを２
つの外部入出力端子ａ，ｂ間に逆並列接続し、ト
ランジスタ２４の出力端ｄと制御端ｅとの間に抵
抗３２を接続し、第２導電型制御用トランジスタ
３４の入力端ｇをトランジスタ１４の制御端ｆに
またその出力端ｈを第１導電型トランジスタ２４
の制御端ｅにダイオード３８を介してそれぞれ接
続し、この制御用トランジスタ３４の制御端ｉを
抵抗４０を介して基準電位ｂ側に接続したもので
ある。
と第１導電型トランジスタ１４とで形成される直
列回路１０と、ダイオード２２と第１導電型トラ
ンジスタ２４とで形成される直列回路２０とを２
つの外部入出力端子ａ，ｂ間に逆並列接続し、ト
ランジスタ２４の出力端ｄと制御端ｅとの間に抵
抗３２を接続し、第２導電型制御用トランジスタ
３４の入力端ｇをトランジスタ１４の制御端ｆに
またその出力端ｈを第１導電型トランジスタ２４
の制御端ｅにダイオード３８を介してそれぞれ接
続し、この制御用トランジスタ３４の制御端ｉを
抵抗４０を介して基準電位ｂ側に接続したもので
ある。
従つて外部入出力端子ａ，ｂ間の正負の変化に
対して直列回路１０，２０に交互に電流が流れ、
制御用トランジスタ３４の制御端ｉの電流を利用
することなく外部入出力端子ａ，ｂ間に電流を流
すことができる。この結果３端子の回路で高速ス
イツチングさせることができ、外部の制御回路の
構成が簡単になる。
対して直列回路１０，２０に交互に電流が流れ、
制御用トランジスタ３４の制御端ｉの電流を利用
することなく外部入出力端子ａ，ｂ間に電流を流
すことができる。この結果３端子の回路で高速ス
イツチングさせることができ、外部の制御回路の
構成が簡単になる。
第１図は本発明の一実施例の回路図、第２図は
その特性図、第３図は従来装置の回路図である。 １０，２０……直列回路、１２，２２……ダイ
オード、１４，２４……トランジスタ、３０……
制御器、３２……抵抗、３４……制御用トランジ
スタ。
その特性図、第３図は従来装置の回路図である。 １０，２０……直列回路、１２，２２……ダイ
オード、１４，２４……トランジスタ、３０……
制御器、３２……抵抗、３４……制御用トランジ
スタ。
Claims (1)
- １ それぞれ１個のダイオード１２，２２および
１個の第１導電型トランジスタ１４，２４からな
り外部から交流電圧が印加される２つの外部入出
力端子ａ，ｂ間に逆並列接続された２組の直列回
路１０，２０と、一方の前記外部入出力端子ｂを
基準電位として他方の外部入出力端子ａ側に出力
端ｄが接続された一方の前記第１導電型トランジ
スタ２４の出力端ｄと制御端ｅとの間に介在する
抵抗３２と、前記第１導電型トランジスタ１４の
制御端ｆにその入力端ｇが接続され前記第１導電
型トランジスタ２４の制御端ｅにその出力端ｈが
ダイオード３８を介して接続された第２導電型制
御用トランジスタ３４とを備え、制御信号を制御
入力端子ｃから前記制御用トランジスタ３４の入
力端ｇに入力する一方、この制御用トランジスタ
３４の制御端ｉを前記基準電位側ｂに抵抗４０を
介して接続したことを特徴とする交流３端子高速
スイツチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2934685A JPS61191118A (ja) | 1985-02-19 | 1985-02-19 | 交流３端子高速スイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2934685A JPS61191118A (ja) | 1985-02-19 | 1985-02-19 | 交流３端子高速スイツチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61191118A JPS61191118A (ja) | 1986-08-25 |
| JPH0531848B2 true JPH0531848B2 (ja) | 1993-05-13 |
Family
ID=12273663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2934685A Granted JPS61191118A (ja) | 1985-02-19 | 1985-02-19 | 交流３端子高速スイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61191118A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3640260B2 (ja) * | 1996-06-06 | 2005-04-20 | 株式会社アイ・ヒッツ研究所 | Ａｃ／ａｃコンバータ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2142258C2 (de) * | 1971-08-24 | 1984-01-19 | Robert Bosch Gmbh, 7000 Stuttgart | Brennstofförderpumpe |
-
1985
- 1985-02-19 JP JP2934685A patent/JPS61191118A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61191118A (ja) | 1986-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5309347A (en) | H-bridge circuit with protection against crossover conduction | |
| US2962604A (en) | Logic circuits | |
| US4845391A (en) | Switching circuits performing thyristor and triac functions | |
| US3746887A (en) | Condition responsive a. c. phase angle control circuitry | |
| JPS59117815A (ja) | 電気抵抗制御回路 | |
| JPH0531848B2 (ja) | ||
| US4528461A (en) | Integrated circuit switch using stacked SCRs | |
| US2985772A (en) | Switching circuit | |
| KR840007325A (ko) | 스위치 회로 | |
| US3215858A (en) | High speed transistor switching circuit | |
| US3761742A (en) | High-frequency chopper supply | |
| US4284911A (en) | Switching network | |
| US4528462A (en) | Integrated circuit switch using stacked SCRs | |
| JPH0531847B2 (ja) | ||
| US3514637A (en) | Control apparatus | |
| US3469114A (en) | Electronic switch and control circuit therefor | |
| KR880702003A (ko) | 전기적 매개변수 변화 장치 | |
| US3093786A (en) | Phase responsive converter | |
| US3527963A (en) | Ac current switching circuit including bidirectional and unidirectional thyristors | |
| JPH0815393B2 (ja) | 交流スイツチング回路 | |
| US5150028A (en) | Two Zener diode one power supply fast turn off | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| US3127521A (en) | Low frequency magnetic core stepping device | |
| JPH073828Y2 (ja) | オンゲ−ト回路 | |
| JPH0377687B2 (ja) |