JPH05322931A - ロジックアナライザ - Google Patents

Abstract

(57)【要約】 【目的】 この発明は、実際の回路に近い論理動作を観
察可能なロジックアナライザである。 【構成】 信号をディジタル量に変換するＡ／Ｄ変換手
段１と、二つのしきい値ＶihとＶilが与えられ、この二
つのしきい値に基づいて信号の論理レベルをＨまたはＬ
または論理不確定Ｈ＞Ｌと分類するレベル分類手段４
と、このレベル分類手段４において論理不確定Ｈ＞Ｌと
分類した信号領域および複数チャンネルのバス表示にお
ける論理不確定領域をＨまたはＬと確定した論理領域と
は区別して表示する表示制御手段５とを備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、複数チャンネルのデ
ィジタル信号を解析するためのロジックアナライザに関
するものである。

【０００２】

【従来の技術】従来より複数チャンネルのディジタル信
号を解析するための測定器としてロジックアナライザが
広く使用されている。

【０００３】従来のロジックアナライザは、解析したい
図３(a) に示すようなディジタル信号を一つのしきい値
によりＨまたはＬの論理判定を行い、同図(b) に示すよ
うに波形整形してメモリに取り込み記憶する。このよう
にしてメモリに記憶された複数チャンネルのディジタル
信号を必要に応じてメモリからＣＲＴ等の表示部に取り
出し、各チャンネルのディジタル信号を重ね合わせる等
の操作により論理解析を行うものである。

【０００４】

【発明が解決しようとする課題】しかしながら、解析し
たい信号は、図３(a) に示すように有限の立上がりエッ
ジ時間Ｔue（立下がりエッジ時間Ｔde）があり、このた
め、しきい値の設定レベルにより論理判定の立上がり時
間Ｔu （立下がり時間Ｔd ）が変化する。

【０００５】このため、従来のロジックアナライザにお
いて、他チヤンネルとの論理比較をした場合、実際の回
路における論理動作とは異なった解析判定をしてしまう
恐れがある。

【０００６】また、図３(c) に示すように、実際の信号
には他チャンネルからのクロストークや外来ノイズの重
畳のほかインピーダンス不整合等に起因する波形の乱れ
があり、この図に示すような場合は、この波形の乱れを
観察できない。これはしきい値を通常論理判定レベルの
中間レベルに設定するからである。しかし、従来のロジ
ックアナライザでは観察できない図３(c) に示すような
波形の乱れも実際の回路では動作不良の原因になるケー
スがある。

【０００７】この発明は、このような実情に鑑みてなさ
れたもので、実際の回路に近い論理動作情況を容易に観
察可能なロジックアナライザを提供することを目的とし
ている。

【０００８】

【課題を解決するための手段】この発明のロジックアナ
ライザは、複数チャンネルの信号を記憶し、かつ記憶し
た複数チャンネルの信号を同一時系列上で表示可能なロ
ジックアナライザであって、上記信号のアナログレベル
をディジタル量に変換するＡ／Ｄ変換手段と、二つのし
きい値が与えられ、この二つのしきい値に基づいて信号
の論理レベルをＨまたはＬまたは論理不確定と分類する
レベル分類手段と、このレベル分類手段において論理不
確定と分類した信号領域および複数チャンネルのバス表
示における論理不確定領域をＨまたはＬと確定した論理
領域とは区別して表示する表示制御手段とを備えたこと
を特徴としている。

【０００９】

【作用】このように構成し、二つのしきい値をそれぞれ
回路を構成するデバイスの論理確定の上限値と下限値に
設定することで、実際の回路に近い状態における論理動
作を観察することが可能になり、また、この動作状態に
おける論理不確定範囲を明確に知ることができる。

【００１０】

【実施例】以下、図面を参照しながらこの発明の一実施
例を説明する。図１はこの発明の特徴とする部分を主体
にした実施例の構成を示すブロック構成図である。

【００１１】同図において、１は入力信号を制御部２か
ら送られるサンプリングクロックＣＬにより、この実施
例のロジックアナライザ内に取り入れるＡ／Ｄ変換器
で、このＡ／Ｄ変換器１でディジタル量に変換されて取
り込まれた入力信号はメモリ３に格納される。同様にし
て、複数チャンネルの入力信号はメモリ３内に取り込ま
れる。

【００１２】４はレベル比較器で、この比較器４にはユ
ーザが指定するハイレベルしきい値Ｖihとローレベルし
きい値Ｖilの二つのしきい値が制御部２から与えらてい
る。比較器３は二つのしきい値Ｖih，Ｖilに基づいてメ
モリ３から読み出される入力信号をこのレベルに応じて
ＨまたはＬおよびＨ，Ｌのいずれにも属さないＨ＞Ｌに
分類して表示制御部５に送る。

【００１３】表示制御部５は比較器４から送られる各チ
ャンネル毎のＨ，Ｌ，Ｈ＞Ｌの分類信号に制御部２より
の指示に基づいて必要な論理処理や表示処理を施し、表
示部６に送り、この表示部６上に各チャンネル別または
複数のチャンネルを纏めたバス表示を行うものである。

【００１４】このように構成された実施例のロジックア
ナライザにおいて、観察する信号は立上がりや立下がり
エッジ部分を含めてこのＡ／Ｄ変換器１でディジタル量
に変換される。つまり、信号の立上がりや立下がりエッ
ジ部分を含めて、アナログ的な入力信号情報がディジタ
ル化されて、このロジックアナライザ内に取り込まれ
る。

【００１５】また、比較器４には、ハイレベルしきい値
Ｖihとして、実際の回路を構成するデバイスのハイレベ
ルと認識できる最低入力電圧が、また、ローレベルしき
い値Ｖilとしては、構成デバイスのローレベルと認識で
きる最高入力電圧が与えられる。

【００１６】つまり比較器４は、このようなハイレベル
しきい値Ｖihとローレベルしきい値Ｖilにより、Ａ／Ｄ
変換された信号のレベルを図２(a) に示すように分類す
る。つまり、実際の回路で確実に論理ＨまたはＬと判定
できるものと、実際の回路では論理ＨまたはＬと判定で
きない不確定論理Ｈ＞Ｌのものに分類して出力するもの
である。

【００１７】また、表示制御部５は比較器４から送られ
る各チャンネル毎の信号に対して、不確定論理Ｈ＞Ｌに
属す信号範囲は、同図(b) に示すような斜線や確定論理
ＨまたはＬの部分とは別のカラー内容で表示する。

【００１８】複数チャンネルを纏めて表示するバス表示
の場合も、これらチャンネルの相互の論理が確定しない
範囲は、各チャンネル毎の場合と同様に、同図(c) に示
すようにＨまたはＬの確定論理部分と区別して表示する
ようにしている。同図において数字または記号はバス表
示されている同一論理のチャンネルを表している。

【００１９】この実施例によれば、信号の立上がりや立
下がりエッジ部分だけでなく、クロストークや外来ノイ
ズにより信号波形が乱れて論理不確定になる部分等も表
示できる。

【００２０】この実施例では、与えられる二つのしきい
値の内、ハイレベルしきい値Ｖihとして、実際の回路を
構成するデバイスのハイレベルと認識できる最低入力電
圧をまた、ローレベルしきい値Ｖilとしては、構成デバ
イスのローレベルと認識できる最高入力電圧を与えるも
のを説明したが、この二つのしきい値を適当に選ぶこと
で、回路の動作マージン等の測定を行うこともできる。
また、必要に応じて所要チヤンネルの表示信号にディレ
イを与えて、論理不確定範囲の変化を観察することもで
きる。なお、この発明は上記実施例に限定されるもので
はなく、要旨を変更しない範囲で変形して実施できる。
例えば、不確定論理範囲の表現方法は上記実施例の方法
に限定されない。

【００２１】また、上記実施例では、Ａ／Ｄ変換させた
後でメモリに格納した入力信号を比較器で分類するもの
を説明したが、メモリ格納前に分類してメモリに記憶さ
せる構成や、Ａ／Ｄ変換する前にアナログ比較器で分類
する構成もとれる。

【００２２】

【発明の効果】この発明によれば、実際の回路に近い論
理動作を観察できるので、動作不安定部分の発見が容易
である。また、実際の回路に近い論理動作のタイミング
上で論理不確定範囲が明確に表示できるので、動作の余
裕度や動作クロックの上限を容易に知ることができる。

【図面の簡単な説明】

【図１】この発明の一実施例の構成を示すブロック構成
図。

【図２】同実施例の動作を説明するタイムチャート。

【図３】従来のロジックアナライザの問題点を説明する
タイムチャート。

【符号の説明】

１…Ａ／Ｄ変換器、２…制御部、３…メモリ、４…比較
器、５…表示制御部 ６…表示部

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数チャンネルの信号を記憶し、かつ記憶
   した複数チャンネルの信号を同一時系列上で表示可能な
   ロジックアナライザであって、 上記信号のアナログレベルをディジタル量に変換するＡ
   ／Ｄ変換手段と、 二つのしきい値が与えられこの二つのしきい値に基づい
   て上記信号の論理レベルをＨまたはＬまたは論理不確定
   と分類するレベル分類手段と、 このレベル分類手段において論理不確定と分類した信号
   領域および複数チャンネルのバス表示における論理不確
   定領域をＨまたはＬと確定した論理領域とは区別して表
   示する表示制御手段と、 を具備することを特徴としたロジックアナライザ。