JPH05326319A - 積層セラミックコンデンサの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 各種電子機器に使用される積層セラミックコ
ンデンサの製造方法において、従来の製造方法では有効
層厚みの精度が良い状態で厚さを薄くすることが困難で
あるという問題点を解決し、小形で大きな静電容量の積
層セラミックコンデンサの製造方法を提供することを目
的とする。 【構成】 セラミック誘電体粉末を主成分とする層と、
導電体粉末を主成分とする層とを交互に積層した可塑性
を有する積層体の積層面に垂直な圧力を加えて圧延する
工程を従来の製造方法に付加することにより、極めて薄
い有効層厚みを精度よく実現できるため、品質的に良好
な小形大静電容量の積層セラミックコンデンサが得られ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は各種電子機器の電子回路
部品として利用される積層セラミックコンデンサの製造
方法に関するものである。

【０００２】

【従来の技術】近年、積層セラミックコンデンサは電子
回路部品として必要上欠くことができない位置を占めて
おり、このような積層セラミックコンデンサには面実装
部品としてのチップタイプと、リード線付きの樹脂被覆
タイプが一般に商品化されている。

【０００３】ここ数年の間に面実装技術の急激な進歩が
見られ、一方では各種電子機器の軽薄短小化、多機能化
及び低コスト化のニーズが高まり、上記チップタイプに
おいては従来では大形でないとできないような大きな静
電容量のものを同一の静電容量でより小形のサイズで、
かつより安価に製造することが強く望まれている。ま
た、上記リード線付きの樹脂被覆タイプにおいては、逆
に同一形状でより大静電容量のものが要望され、やはり
安価であることが必要となっている。ただし、両者とも
素体の構成は同様のものであり、その製造方法について
も同様でほとんど要素技術上改善すべき課題は同じもの
であるといえる。

【０００４】このような従来の積層セラミックコンデン
サの最も典型的な製造方法は以下の通りである。即ち、
まずチタン酸バリウムや酸化チタンを主とする粉末混合
物に有機バインダー及び溶剤、可塑剤を加え、混合し分
散したスラリをリバースロール工法やドクターブレード
工法にて２０〜１００μｍの厚さのシートに成形する。
尚、近年この範囲のシート厚みでは厚み精度は±１μｍ
と品質的に良くなってきている。このシートにパラジウ
ム又は銀とパラジウムの合金ペーストを所定の形状にス
クリーン印刷する。そして、このシートを複数枚重ね合
わせ、さらにスクリーン印刷のないシートをその上下に
数枚重ね合わせた後、加圧し密着させる。

【０００５】その後、個片に切断する。一般にこの個片
をグリーンチップと称している。その後、上記のグリー
ンチップを２００〜３００℃の温度で長時間、たとえば
１０〜２４時間、場合によっては４８時間かけて溶剤や
バインダー等の有機物を除去してから、１３００℃〜１
４００℃の高温で焼成し、焼結体に変化させる。このよ
うにして得られる焼結体群をバレル研摩により、角をと
る、いわゆる面取りすると同時に端面にパラジウムから
なる導電体層が露出するようにし、この端面部に銀ない
しは銀とパラジウムの合金ペーストを塗布し、８００〜
９００℃で焼付けすることにより、積層セラミックコン
デンサの素体を得る。

【０００６】チップタイプの場合はこのまま、又はさら
にニッケルメッキと錫メッキを端子電極上に施している
場合が多い。またリード線付きの樹脂被覆タイプの場合
は端子部にリード線を半田付けし、エポキシ樹脂等を素
体部のみに被覆したものである。

【０００７】以上、典型的な積層セラミックコンデンサ
の製造方法について述べたが、この製造方法によって得
られる積層セラミックコンデンサの素体の一部切欠断面
図を図１に示す。図１からわかるように積層セラミック
コンデンサは３つの構成要素に大別され、図中１のセラ
ミック誘電体層、２の導電体層および３の端子電極であ
る。尚、セラミック誘電体層１は導電体層２に挟まれた
コンデンサとして寄与する層（以下、有効層と称する）
と電気的には無関係な最外部の層（以下、無効層と称す
る）とからなっている。

【０００８】このような積層セラミックコンデンサの静
電容量は平行板コンデンサが複数個並列に接続したもの
と等価と見なせば、静電容量Ｃは、

【０００９】

【数１】

【００１０】で求められる。ここで、ε_oは真空の誘電
率（８．８５×１０^-12Ｆ／ｍ）、εはセラミック誘電
体の誘電率、Ａ_iは各有効層の実効電極面積およびｄ_iは
電極間距離である。通常の場合、Ａ_i＝Ａ、ｄ_i＝ｄと同
一にした設計構造にしているため、上記（数１）は、 Ｃ＝εε_oｎＡ／ｄ と表わされる。したがって、単位体積当りの静電容量は
コンデンサの実効体積をＶとすると、 Ｃ／Ｖ＝εε_o／ｄ² である。

【００１１】この式から、小さい体積で静電容量を大き
くするには、誘電率を大きくするか、誘電体の厚みをで
きる限り薄くするかの２つの方法である。従来、耐電圧
を考慮すると有効層厚みを薄くすることは好ましくな
く、誘電率を高くするためのセラミック誘電体組成の開
発に重点が置かれてきた。しかし、セラミック誘電体の
誘電率の向上に対しては２倍、３倍と飛躍を図ることは
極めて困難である。また、電子回路においては低電圧設
計が進んでおり、電子部品の耐電圧の低いものが使用さ
れるようになってきているので有効層厚みはより薄くす
ることが可能となってきた。有効層を薄くすると、上記
の式から明らかなように同一体積で静電容量を大きくす
ることが可能となり、逆に同一静電容量で体積を小さく
することが可能となるものであった。

【００１２】

【発明が解決しようとする課題】上述のように小形で大
静電容量とするためにシート厚みを薄くすることが極め
て重要なポイントとなってきており、その実現を図るた
め工法面で様々な工夫が行なわれてきている。

【００１３】たとえば、リバースロール工法においては
一般にポリエステルのような有機フィルムを担体として
その上にセラミック誘電体シートを成形して後、セラミ
ック誘電体シートを有機フィルムを担体より剥して後積
層する。この時、静電気が発生するためシートが薄くな
る程シートが折れ曲り易く、しわができ易いので取り扱
いが難かしくなる。また、シートが薄くなればなる程そ
の厚みの精度はその厚みに比例してより高精度が必要と
なるが、設備精度にも自ら限界がある。即ち、±１μｍ
程度の精度ではシートを薄くする程変動係数が問題とな
る。

【００１４】さらにセラミック誘電体粉末のスラリ作製
時の分散性をより高めておくことも必要となってくる。
なぜならばシートを薄くするとピンホールが発生し易く
なり、その結果積層セラミックコンデンサの有効層の電
気的な絶縁性を著しく損うことになるからである。

【００１５】このように有効層をより薄くし、小形大静
電容量化を行うため、シート厚みを薄くしようとする
際、シートの取り扱い面、設備精度面及び製品品質面な
どに様々な障害が発生し、飛躍的に有効層を薄くするこ
とは困難であるという問題点を有したものであった。

【００１６】本発明は上記従来の問題点を解決するもの
で、積層セラミックコンデンサの有効層の厚みを容易に
薄くし、小形でかつ大静電容量を有した製品を解決する
ことを目的とするものである。

【００１７】

【課題を解決するための手段】この課題を解決するため
に本発明の積層セラミックコンデンサの製造方法は、シ
ート、すなわちセラミック誘電体粉末を主成分とする層
とその上にスクリーン印刷などで形成する導電体粉末を
主成分とする層とを交互に積層してなる可塑性を有する
積層体を作製した後、その積層面に対して垂直な方向に
圧力を加えて積層体を圧延する工程を付与する製造方法
としたものである。

【００１８】

【作用】上記のような圧延工程を付与することにより、
可塑性を有する積層体全体の厚みが薄くなると同時に有
効層の厚みも必然的に薄くなり、したがって、個片に切
断してこのグリーンチップを焼結、面取り及び端子電極
を従来通りの方法で形成することにより、従来の圧延工
程のない積層セラミックコンデンサに比べて大きな静電
容量を容易に達成できる上に、シートの厚み精度は変動
係数に換算してほとんどそのまま維持できるので静電容
量の素体間のバラつきが問題になることはない。

【００１９】さらに、シートを薄くする方法で心配とな
るピンホールのような欠陥は気にすることもなく、か
つ、たとえシートにピンホールが存在しても圧延によっ
てピンホールを消滅することができ、有効層の絶縁性を
良好な状態にすることが可能となる。

【００２０】

【実施例】以下、実施例に基づき本発明の積層セラミッ
クコンデンサの製造方法を詳細に説明する。

【００２１】まず、チタン酸バリウム（ＢａＴｉＯ₃）
１００重量部に対し、チタン酸カルシウム（ＣａＴｉＯ
₃）、酸化ニオブ（Ｎｂ₂Ｏ₅）を共に３重量部、さらに
二酸化マンガン（ＭｎＯ₂）を０．２重量部添加して充
分に混合する。この後に有機バインダとしてポリビニル
ブチラール５重量％及び可塑剤としてフタル酸ジブチル
０．５重量％の酢酸ブチル溶液を加え、粘度２．５〜
３．５Ｐａ・ｓのスラリとする。

【００２２】このスラリをリバースロール工法にて４０
μｍの厚みのシートを作製する。このシートにパラジウ
ムペーストをスクリーン印刷し、その上にシートを重ね
てくり返し積層する。この積層体を鉄製ローラを用い
て、積層面に対して垂直な方向に圧力を加えながら積層
面を縦横にくり返し転がし、少しずつ圧延し、当初の積
層体の厚みの約１／２の厚みになるようにした。このと
き、積層面の面積は当初の約４倍となる。

【００２３】この後、この積層体を個片に切断し、３５
０℃で５時間かけて脱バインダ処理した後、１３４０℃
で焼成した。この焼結体の形状は１．５mm（幅）×３．
０mm（長さ）×０．５５mm（厚さ）である。この焼結体
の両端部をサンドブラストにより軽く処理し、角を滑ら
かにすると共に導電体層を露出した後、両端部に銀ペー
ストを塗布し、８００℃で焼付けして端子電極を形成し
た。

【００２４】このようにして得られる積層セラミックコ
ンデンサは図１に示す構造と全く同等である。しかしな
がら、圧延を行なわずに作製した従来通りの方法による
積層セラミックコンデンサと本発明の圧延を行なった積
層セラミックコンデンサと比較すると、体積は共に２．
４５mm³であるが、従来法のものの静電容量は１１３０
ピコファラッド（ｐＦ）であるのに対し、本発明の方法
のものの静電容量は９０００ピコファラッド（ｐＦ）
と、約８倍の静電容量を有する。

【００２５】また、焼結体の断面を顕微鏡で観察する
と、従来の方法のものでは２０〜３０μｍのボイドが所
々にあるのに対し、本発明の方法のものにはそのような
ボイドはなかった。

【００２６】

【発明の効果】以上のように本発明の積層セラミックコ
ンデンサの製造方法は従来のように積層体を単に個片に
切断してグリーンチップを作製するのではなく、積層体
に対して垂直な方向の圧力を加えて圧延する工程を付加
することにより、同一体積の焼結体でありながら、極め
て大きな静電容量を得ることができる。換言すれば、同
一静電容量を極めて小さい形状で実現できるといえる。

【００２７】さらに、有効層中のボイドを減少させるの
で、有効層の電気的絶縁性も高める効果がある。また、
本発明の製造方法を用いればシートの成形は従来の工法
が使用でき、シートを薄く成形する際の問題点である厚
み精度を心配する必要もない。

【００２８】このように、本発明の製造方法により、極
めて容易に高品質で、小形大静電容量の積層セラミック
コンデンサを実現できるものである。

【図面の簡単な説明】

【図１】本発明の一実施例による積層セラミックコンデ
ンサ素体ならびに従来の同素体の構成を示す一部切欠断
面図

【符号の説明】

１ セラミック誘電体層 ２ 導電体層 ３ 端子電極

Claims (1)

【特許請求の範囲】
1. 【請求項１】所定の原料を秤量し、これを混合したスラ
   リを所望の厚さのシート状に成形してなるセラミック誘
   電体粉末を主成分とする層と、スクリーン印刷などによ
   り形成する導電体粉末を主成分とする層とを交互に積層
   した可塑性を有する積層体の積層面に対して垂直な方向
   に圧力を加えて圧延し、この圧延した積層体を個片に切
   断して後に焼結により脱バインダを行い、面取りにより
   端面に導電体層を露出させ、この面に端子電極を形成す
   る積層セラミックコンデンサの製造方法。