JPH05328232A - Ｃｃｄ型固体撮像素子 - Google Patents
Ｃｃｄ型固体撮像素子Info
- Publication number
- JPH05328232A JPH05328232A JP4156042A JP15604292A JPH05328232A JP H05328232 A JPH05328232 A JP H05328232A JP 4156042 A JP4156042 A JP 4156042A JP 15604292 A JP15604292 A JP 15604292A JP H05328232 A JPH05328232 A JP H05328232A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- horizontal blanking
- period
- type solid
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 低消費電力化を維持しつつ、電子シャッター
機能を持つＣＣＤ型固体撮像素子を提供する。 【構成】 電子シャッター動作時におけるＣＣＤ型固体
撮像素子における電荷蓄積期間を除く残りの水平帰線期
間のうち、電荷蓄積期間直前の水平帰線期間を含む１な
いし上記残り全部の水平帰線期間の数より少ない数の水
平帰線期間において基板に高電圧を印加してホトダイー
ドの蓄積信号を基板側に掃き出させる。 【効果】 電子シャッター動作時におけるホトダイード
の蓄積電荷を基板側に掃き出させる回数を減らすことが
できるから、低消費電力化と基板への高電圧印加による
白キズの発生を低減できる。
機能を持つＣＣＤ型固体撮像素子を提供する。 【構成】 電子シャッター動作時におけるＣＣＤ型固体
撮像素子における電荷蓄積期間を除く残りの水平帰線期
間のうち、電荷蓄積期間直前の水平帰線期間を含む１な
いし上記残り全部の水平帰線期間の数より少ない数の水
平帰線期間において基板に高電圧を印加してホトダイー
ドの蓄積信号を基板側に掃き出させる。 【効果】 電子シャッター動作時におけるホトダイード
の蓄積電荷を基板側に掃き出させる回数を減らすことが
できるから、低消費電力化と基板への高電圧印加による
白キズの発生を低減できる。
Description
【０００１】
【産業上の利用分野】この発明は、ＣＣＤ型固体撮像素
子に関し、例えば電子シャッター機能を備えたものに利
用して有効な技術に関するものである。
子に関し、例えば電子シャッター機能を備えたものに利
用して有効な技術に関するものである。
【０００２】
【従来の技術】ＣＣＤを利用した固体撮像素子における
電子シャッタ機能は、昭和６３年２月テレビジョン学会
全国大会予稿集『可変速電子シャッタ付ＩＴ−ＣＣＤ撮
像素子』に記載のように、水平ブランキング期間中に基
板に高電圧を印加して不要電荷を基板側に掃き出す方式
が提案されている。また、これは高輝度な被写体を撮影
した際に発生するブルーミングの過剰電荷も基板側に所
定の直流電圧を印加することにより掃き出す構造でもあ
る。
電子シャッタ機能は、昭和６３年２月テレビジョン学会
全国大会予稿集『可変速電子シャッタ付ＩＴ−ＣＣＤ撮
像素子』に記載のように、水平ブランキング期間中に基
板に高電圧を印加して不要電荷を基板側に掃き出す方式
が提案されている。また、これは高輝度な被写体を撮影
した際に発生するブルーミングの過剰電荷も基板側に所
定の直流電圧を印加することにより掃き出す構造でもあ
る。
【０００３】
【発明が解決しようとする課題】上記ＣＣＤ型固体撮像
素子では、電子シャッター動作において消費電力が大き
くなる。この原因を検討した結果、次のようなことに起
因していることが本願発明者の研究によって明らかにさ
れた。すなわち、図４のタイミング図に示すように、ホ
トダイオードの蓄積電荷は電荷蓄積時間以外では水平ブ
ランキング期間毎に高電圧のパルスを発生して基板に供
給するものである。基板は、比較的大きな寄生容量を持
ち、電子シャッター動作時には基板を約２５Ｖ程度の高
電圧にまで高くして再び回路の接地電位までもどすため
に比較的大きな電流が消費されてしまう。
素子では、電子シャッター動作において消費電力が大き
くなる。この原因を検討した結果、次のようなことに起
因していることが本願発明者の研究によって明らかにさ
れた。すなわち、図４のタイミング図に示すように、ホ
トダイオードの蓄積電荷は電荷蓄積時間以外では水平ブ
ランキング期間毎に高電圧のパルスを発生して基板に供
給するものである。基板は、比較的大きな寄生容量を持
ち、電子シャッター動作時には基板を約２５Ｖ程度の高
電圧にまで高くして再び回路の接地電位までもどすため
に比較的大きな電流が消費されてしまう。
【０００４】本願発明者は、電子シャッター動作のため
には、電荷蓄積期間直前にのみホトダイオードの蓄積電
荷を掃き出させればよいことに着目して、その低消費電
力化を図ることを考えた。
には、電荷蓄積期間直前にのみホトダイオードの蓄積電
荷を掃き出させればよいことに着目して、その低消費電
力化を図ることを考えた。
【０００５】この発明の目的は、低消費電力化を維持し
つつ、電子シャッター機能を持つＣＣＤ型固体撮像素子
を提供することにある。この発明の前記ならびにそのほ
かの目的と新規な特徴は、本明細書の記述および添付図
面から明らかになるであろう。
つつ、電子シャッター機能を持つＣＣＤ型固体撮像素子
を提供することにある。この発明の前記ならびにそのほ
かの目的と新規な特徴は、本明細書の記述および添付図
面から明らかになるであろう。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、電子シャッター動作時にお
けるＣＣＤ型固体撮像素子における電荷蓄積期間を除く
残りの水平帰線期間のうち、電荷蓄積期間直前の水平帰
線期間を含む１ないし上記残り全部の水平帰線期間の数
より少ない数の水平帰線期間において基板に高電圧を印
加してホトダイードの蓄積信号を基板側に掃き出させ
る。
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、電子シャッター動作時にお
けるＣＣＤ型固体撮像素子における電荷蓄積期間を除く
残りの水平帰線期間のうち、電荷蓄積期間直前の水平帰
線期間を含む１ないし上記残り全部の水平帰線期間の数
より少ない数の水平帰線期間において基板に高電圧を印
加してホトダイードの蓄積信号を基板側に掃き出させ
る。
【０００７】
【作用】上記した手段によれば、電子シャッター動作時
におけるホトダイードの蓄積電荷を基板側に掃き出させ
る回数を減らすことができるから、低消費電力化と基板
への高電圧印加による白キズの発生を低減できる。
におけるホトダイードの蓄積電荷を基板側に掃き出させ
る回数を減らすことができるから、低消費電力化と基板
への高電圧印加による白キズの発生を低減できる。
【０００８】
【実施例】図３には、この発明が適用されるＣＣＤ型固
体撮像素子の一実施例の概略回路構成図が示されてい
る。同図では、ＣＣＤ型固体撮像素子そのものの理解を
容易にするため２行２列の合計４個からなるホトダイオ
ードＤ１〜Ｄ４が代表として例示的に示されており、前
記のような信号掃き出し用のゲートやドレインは省略さ
れている。実際のＣＣＤ型固体撮像素子では、複数行と
複数列にホトダイオードをマトリックス状に配置して、
公知のように全体で約２０万から約４０万のような多数
のホトダイオードが設けられるものである。
体撮像素子の一実施例の概略回路構成図が示されてい
る。同図では、ＣＣＤ型固体撮像素子そのものの理解を
容易にするため２行２列の合計４個からなるホトダイオ
ードＤ１〜Ｄ４が代表として例示的に示されており、前
記のような信号掃き出し用のゲートやドレインは省略さ
れている。実際のＣＣＤ型固体撮像素子では、複数行と
複数列にホトダイオードをマトリックス状に配置して、
公知のように全体で約２０万から約４０万のような多数
のホトダイオードが設けられるものである。
【０００９】ホトダイオードＤ１のアノード側は回路の
接地電位点に接続され、カソード側にホトゲート（以下
単にＰＧゲートという）が設けられて、光電変換された
信号電荷が垂直ＣＣＤ（以下、ＶＣＣＤと略す）のＶ１
ゲートに転送される。同じ列の他のホトダイオードＤ２
は、ＰＧゲートを介してＶＣＣＤのＶ３ゲートに転送さ
れる。他の列のホトダイオードＤ３，Ｄ４も上記同様に
ＰＧゲートを介してそれに対応したＶＣＣＤのＶ１とＶ
３ゲートに転送される。
接地電位点に接続され、カソード側にホトゲート（以下
単にＰＧゲートという）が設けられて、光電変換された
信号電荷が垂直ＣＣＤ（以下、ＶＣＣＤと略す）のＶ１
ゲートに転送される。同じ列の他のホトダイオードＤ２
は、ＰＧゲートを介してＶＣＣＤのＶ３ゲートに転送さ
れる。他の列のホトダイオードＤ３，Ｄ４も上記同様に
ＰＧゲートを介してそれに対応したＶＣＣＤのＶ１とＶ
３ゲートに転送される。
【００１０】ＶＣＣＤの最終段の信号電荷は、水平ＣＣ
Ｄ（以下、ＨＣＣＤと略す）に転送される。ＨＣＣＤ
は、ＶＣＣＤから次の信号電荷が転送されるまでの間に
転送パルスＨ１，Ｈ２に同期して高速に電荷転送動作を
行い、信号電荷を電圧信号に変換する検出容量Ｃに伝え
る。ＨＣＣＤの出力部に設けられるＯＧはアウトプット
ゲートであり、ＨＣＣＤの信号電荷がスムーズに検出容
量Ｃに転送させるよう作用する。
Ｄ（以下、ＨＣＣＤと略す）に転送される。ＨＣＣＤ
は、ＶＣＣＤから次の信号電荷が転送されるまでの間に
転送パルスＨ１，Ｈ２に同期して高速に電荷転送動作を
行い、信号電荷を電圧信号に変換する検出容量Ｃに伝え
る。ＨＣＣＤの出力部に設けられるＯＧはアウトプット
ゲートであり、ＨＣＣＤの信号電荷がスムーズに検出容
量Ｃに転送させるよう作用する。
【００１１】上記容量Ｃにより信号電荷が電圧信号に変
換される。この電圧信号は、ＦＤＡ（Floating Diffusi
on Amplifier) と呼ばれるようなプリアンプＰＡにより
増幅されて出力端子ＯＵＴから送出される。上記検出容
量Ｃに転送された信号電荷は、上記プリアンプＰＡを通
して電圧信号として出力されると、リセットＭＯＳＦＥ
ＴＱ１により１画素毎にリセット、言い換えるならば掃
き出される。ＲＧはリセットゲートパルスでありＲＤは
リセット電圧である。
換される。この電圧信号は、ＦＤＡ（Floating Diffusi
on Amplifier) と呼ばれるようなプリアンプＰＡにより
増幅されて出力端子ＯＵＴから送出される。上記検出容
量Ｃに転送された信号電荷は、上記プリアンプＰＡを通
して電圧信号として出力されると、リセットＭＯＳＦＥ
ＴＱ１により１画素毎にリセット、言い換えるならば掃
き出される。ＲＧはリセットゲートパルスでありＲＤは
リセット電圧である。
【００１２】このＣＣＤ固体撮像素子の信号電荷の読み
出し動作の概略を次に説明する。ＰＧパルスがハイレベ
ルにされると、ＰＧゲートと接続されるＶＣＣＤのＶ１
ゲートとＶ３ゲートがハイレベルにされる。これによ
り、ホトダイオードＤ１，Ｄ２（Ｄ３，Ｄ４）の光電変
換電荷がＶＣＣＤのＶ１，Ｖ３ゲートに読み出される。
出し動作の概略を次に説明する。ＰＧパルスがハイレベ
ルにされると、ＰＧゲートと接続されるＶＣＣＤのＶ１
ゲートとＶ３ゲートがハイレベルにされる。これによ
り、ホトダイオードＤ１，Ｄ２（Ｄ３，Ｄ４）の光電変
換電荷がＶＣＣＤのＶ１，Ｖ３ゲートに読み出される。
【００１３】例えば、奇数フィールドではＶ２ゲートが
ハイレベルにされる。これにより、Ｖ１とＶ３ゲート下
の信号電荷が混合されてＶ２ゲート下に一旦集められ
る。以下、次のタイミングではＶ３ゲートがハイレベル
に、更に次のタイミングではＶ４ゲートがハイレベルに
されて上記信号電荷が下方向に転送される。以下、Ｖ１
〜Ｖ４の順序で各ゲートがハイレベルにされて、それよ
り上に配置されるホトダイオードにより変換された光電
変換電荷を上記同様に転送するものである。
ハイレベルにされる。これにより、Ｖ１とＶ３ゲート下
の信号電荷が混合されてＶ２ゲート下に一旦集められ
る。以下、次のタイミングではＶ３ゲートがハイレベル
に、更に次のタイミングではＶ４ゲートがハイレベルに
されて上記信号電荷が下方向に転送される。以下、Ｖ１
〜Ｖ４の順序で各ゲートがハイレベルにされて、それよ
り上に配置されるホトダイオードにより変換された光電
変換電荷を上記同様に転送するものである。
【００１４】偶数フィールドでは、上記のＶ２ゲートに
代わってＶ４がハイレベルにされる。これにより、１行
ずれてＶ３とＶ１ゲート下の信号電荷が混合されてＶ４
ゲート下に一旦集められる。以下、次のタイミングでは
Ｖ１ゲートがハイレベルに、更に次のタイミングではＶ
２ゲートがハイレベルにされて上記信号電荷が下方向転
送される。このように奇数フィールドと偶数フィールド
とで信号電荷の組み合わせを１行シフトすることより等
価的にインタレースでの読み出しが行われる。
代わってＶ４がハイレベルにされる。これにより、１行
ずれてＶ３とＶ１ゲート下の信号電荷が混合されてＶ４
ゲート下に一旦集められる。以下、次のタイミングでは
Ｖ１ゲートがハイレベルに、更に次のタイミングではＶ
２ゲートがハイレベルにされて上記信号電荷が下方向転
送される。このように奇数フィールドと偶数フィールド
とで信号電荷の組み合わせを１行シフトすることより等
価的にインタレースでの読み出しが行われる。
【００１５】図１には、上記ＣＣＤ型固体撮像素子の電
子シャッター動作の一実施例を説明するためのタイミン
グ図が示されている。１フィールド毎に発生されるタイ
ミングパルスＰＧによりホトダイオードの信号電荷は、
ホトゲートを通して垂直ＣＣＤに読み出される。この１
フィールド期間を最大感度として、言い換えるならば、
最長シャッター時間１／６０としてホトダイードの電荷
蓄積時間が決められる。
子シャッター動作の一実施例を説明するためのタイミン
グ図が示されている。１フィールド毎に発生されるタイ
ミングパルスＰＧによりホトダイオードの信号電荷は、
ホトゲートを通して垂直ＣＣＤに読み出される。この１
フィールド期間を最大感度として、言い換えるならば、
最長シャッター時間１／６０としてホトダイードの電荷
蓄積時間が決められる。
【００１６】電子シャッター動作時には、ホトダイオー
ドの蓄積電荷を基板側に掃き出させることにより行わせ
る。例えば同図のように４Ｈ期間を電荷蓄積時間にする
ときには、直前の水平帰線（水平ブランキング）期間に
のみ約２５Ｖのような高電圧パルスＳＰを基板に供給す
る。これにより、１つ前のフィールドにおいてタイミン
グパルスＰＧによりホトダイオードの蓄積電荷ＦＤが垂
直ＣＣＤに読み出された後から上記電子シャッター制御
用のタイミングパルスＳＰが発生されるまでの間に、ホ
トダイードに蓄積された不要電荷ＦＤが基板側に一斉に
掃き出される。
ドの蓄積電荷を基板側に掃き出させることにより行わせ
る。例えば同図のように４Ｈ期間を電荷蓄積時間にする
ときには、直前の水平帰線（水平ブランキング）期間に
のみ約２５Ｖのような高電圧パルスＳＰを基板に供給す
る。これにより、１つ前のフィールドにおいてタイミン
グパルスＰＧによりホトダイオードの蓄積電荷ＦＤが垂
直ＣＣＤに読み出された後から上記電子シャッター制御
用のタイミングパルスＳＰが発生されるまでの間に、ホ
トダイードに蓄積された不要電荷ＦＤが基板側に一斉に
掃き出される。
【００１７】このような構成を採ることにより、電子シ
ャッター動作時の消費電力を最小に抑えることができ
る。すなわち、１／３インチフォーマットの約４１万画
素のＣＣＤ型固体撮像素子の場合、基板における寄生容
量は約８００ｐＦ程度と比較的大きい。垂直ＣＣＤの段
数は、約５００段と大きい。それ故、最高速のシャッタ
ー時間は、１／６０×５００＝１／３００００になる。
従来は、このような最高速のシャッター動作時間では、
１秒間に６０×５００回にわたり約８００ｐＦの容量に
対して２５Ｖのような高電圧パルスＳＰでの充放電を繰
り返して行うため、Ｐ＝ＣＶ2 ｆ／２の計算式から、約
７．６ｍＷもの電力を消費することになる。これに対し
て、この実施例では、上記のように１フィールド当たり
１回しか高電圧パルスＳＰを供給しないから、単純にい
って１／５００に消費電力を抑えることができる。
ャッター動作時の消費電力を最小に抑えることができ
る。すなわち、１／３インチフォーマットの約４１万画
素のＣＣＤ型固体撮像素子の場合、基板における寄生容
量は約８００ｐＦ程度と比較的大きい。垂直ＣＣＤの段
数は、約５００段と大きい。それ故、最高速のシャッタ
ー時間は、１／６０×５００＝１／３００００になる。
従来は、このような最高速のシャッター動作時間では、
１秒間に６０×５００回にわたり約８００ｐＦの容量に
対して２５Ｖのような高電圧パルスＳＰでの充放電を繰
り返して行うため、Ｐ＝ＣＶ2 ｆ／２の計算式から、約
７．６ｍＷもの電力を消費することになる。これに対し
て、この実施例では、上記のように１フィールド当たり
１回しか高電圧パルスＳＰを供給しないから、単純にい
って１／５００に消費電力を抑えることができる。
【００１８】上記のような基板への高電圧の供給によ
り、それと並行に動作している垂直ＣＣＤ及び水平ＣＣ
Ｄを通して読み出される信号成分に悪影響を与えて、画
面上白キズ不良が発生するが、上記のような１回限りの
高電圧パルスＳＰの供給によって、実質的な白キズ不良
も防止することができる。
り、それと並行に動作している垂直ＣＣＤ及び水平ＣＣ
Ｄを通して読み出される信号成分に悪影響を与えて、画
面上白キズ不良が発生するが、上記のような１回限りの
高電圧パルスＳＰの供給によって、実質的な白キズ不良
も防止することができる。
【００１９】図２には、上記ＣＣＤ型固体撮像素子の電
子シャッター動作の他の一実施例を説明するためのタイ
ミング図が示されている。上記のように１回の高電圧パ
ルスＳＰの供給によってホトダイオードの信号電荷ＦＤ
を基板側に掃き出させるようにした場合、電荷蓄積時間
が短いとき、言い換えるならば、シャッター時間が短い
ときには、１フィールドに占める信号不要期間が逆比例
して長くなり、掃き出される信号電荷量ＦＤも多くなり
掃き出し不良が生じる虞れがある。
子シャッター動作の他の一実施例を説明するためのタイ
ミング図が示されている。上記のように１回の高電圧パ
ルスＳＰの供給によってホトダイオードの信号電荷ＦＤ
を基板側に掃き出させるようにした場合、電荷蓄積時間
が短いとき、言い換えるならば、シャッター時間が短い
ときには、１フィールドに占める信号不要期間が逆比例
して長くなり、掃き出される信号電荷量ＦＤも多くなり
掃き出し不良が生じる虞れがある。
【００２０】この実施例では、電荷蓄積時間の直前と１
つ前の２回にわたり、高電圧パルスＳＰを発生させて、
ホトダイオードの蓄積電荷ＦＤを基板側に掃き出させる
ようにするものである。すなわち、最初の高電圧パルス
ＳＰによりホトダイオードの大半の蓄積電荷ＦＤの掃き
出しを行う。そして、２回目の高電圧パルスＳＰにより
残留電荷と１Ｈ期間で発生した蓄積電荷ＦＤの掃き出し
を行う。このような２回のパルス発生しても、従来に比
べて電子シャッター動作の最高速シャッター動作時に消
費電流を１／２５０に減らすことができる。
つ前の２回にわたり、高電圧パルスＳＰを発生させて、
ホトダイオードの蓄積電荷ＦＤを基板側に掃き出させる
ようにするものである。すなわち、最初の高電圧パルス
ＳＰによりホトダイオードの大半の蓄積電荷ＦＤの掃き
出しを行う。そして、２回目の高電圧パルスＳＰにより
残留電荷と１Ｈ期間で発生した蓄積電荷ＦＤの掃き出し
を行う。このような２回のパルス発生しても、従来に比
べて電子シャッター動作の最高速シャッター動作時に消
費電流を１／２５０に減らすことができる。
【００２１】上記高電圧パルスＳＰの発生回数は、電荷
蓄積時間に反比例して決めるようにしてもよい。すなわ
ち、１フィールド当たりの電荷蓄積時間が短いときは、
それに反比例して蓄積不要期間が長くなり、掃き出しを
要する蓄積電荷ＦＤが増大する。したがって、このよう
な蓄積電荷量ＦＤが多いときには基板に供給される高電
圧パルス数を多くしてホトダイオードの不要電荷ＦＤの
掃き出しを完全に行い、蓄積時間が少ないときには基板
に供給される高電圧パルス数が少なくして低消費電力化
を図る。このような高電圧パルスの数は、例えば垂直Ｃ
ＣＤを４等分にして、１／４までの転送動作の途中での
高電圧パルスは１回にし、１／４から２／４までの間で
の転送動作の途中では２回とし、２／４から３／４まで
の間での転送動作の途中では３回とし、３／４以降の転
送動作の途中では４回とする。上記のような転送動作数
は、垂直ＣＣＤの駆動パルスを計数するカウンタとその
上位２ビットの計数出力のデコード信号により簡単に判
別することができる。
蓄積時間に反比例して決めるようにしてもよい。すなわ
ち、１フィールド当たりの電荷蓄積時間が短いときは、
それに反比例して蓄積不要期間が長くなり、掃き出しを
要する蓄積電荷ＦＤが増大する。したがって、このよう
な蓄積電荷量ＦＤが多いときには基板に供給される高電
圧パルス数を多くしてホトダイオードの不要電荷ＦＤの
掃き出しを完全に行い、蓄積時間が少ないときには基板
に供給される高電圧パルス数が少なくして低消費電力化
を図る。このような高電圧パルスの数は、例えば垂直Ｃ
ＣＤを４等分にして、１／４までの転送動作の途中での
高電圧パルスは１回にし、１／４から２／４までの間で
の転送動作の途中では２回とし、２／４から３／４まで
の間での転送動作の途中では３回とし、３／４以降の転
送動作の途中では４回とする。上記のような転送動作数
は、垂直ＣＣＤの駆動パルスを計数するカウンタとその
上位２ビットの計数出力のデコード信号により簡単に判
別することができる。
【００２２】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 （１） 電子シャッター動作時におけるＣＣＤ型固体撮
像素子における電荷蓄積期間を除く残りの水平帰線期間
のうち、電荷蓄積期間直前の水平帰線期間を含む１ない
し上記残り全部の水平帰線期間の数より少ない数の水平
帰線期間において基板に高電圧を印加してホトダイード
の蓄積信号を基板側に掃き出させることにより、ホトダ
イードの蓄積電荷を基板側に掃き出させる回数を減らす
ことができるから、電子シャッター動作時の低消費電力
化が可能になるという効果が得られる。
記の通りである。すなわち、 （１） 電子シャッター動作時におけるＣＣＤ型固体撮
像素子における電荷蓄積期間を除く残りの水平帰線期間
のうち、電荷蓄積期間直前の水平帰線期間を含む１ない
し上記残り全部の水平帰線期間の数より少ない数の水平
帰線期間において基板に高電圧を印加してホトダイード
の蓄積信号を基板側に掃き出させることにより、ホトダ
イードの蓄積電荷を基板側に掃き出させる回数を減らす
ことができるから、電子シャッター動作時の低消費電力
化が可能になるという効果が得られる。
【００２３】（２） 上記（１）により、基板に高電圧
を印加することより生じる白キズも大幅に低減できると
いう効果が得られる。
を印加することより生じる白キズも大幅に低減できると
いう効果が得られる。
【００２４】（３） 基板に高電圧を印加してホトダイ
オードの蓄積信号を基板に掃き出させるための回数とし
て、電荷蓄積期間の長さに反比例して直前の水平期間を
含む水平帰線期間の数を決定することにより、低消費電
力化とホトダイオードの不要電荷の掃き出しとを合理的
に行うことができるという効果が得られる。
オードの蓄積信号を基板に掃き出させるための回数とし
て、電荷蓄積期間の長さに反比例して直前の水平期間を
含む水平帰線期間の数を決定することにより、低消費電
力化とホトダイオードの不要電荷の掃き出しとを合理的
に行うことができるという効果が得られる。
【００２５】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、電子
シャッター動作時における不要電荷の掃き出しは、不要
期間を等分して電荷蓄積期間直前の水平帰線期間を含む
ようにして複数水平帰線期間毎に１回の割合で行うよう
にするものであってもよい。この発明は、ホトダイード
の蓄積電荷を基板側に掃き出させることによる電子シャ
ッター機能を持つＣＣＤ型固体撮像素子に広く利用する
ことができる。
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、電子
シャッター動作時における不要電荷の掃き出しは、不要
期間を等分して電荷蓄積期間直前の水平帰線期間を含む
ようにして複数水平帰線期間毎に１回の割合で行うよう
にするものであってもよい。この発明は、ホトダイード
の蓄積電荷を基板側に掃き出させることによる電子シャ
ッター機能を持つＣＣＤ型固体撮像素子に広く利用する
ことができる。
【００２６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、電子シャッター動作時にお
けるＣＣＤ型固体撮像素子における電荷蓄積期間を除く
残りの水平帰線期間のうち、電荷蓄積期間直前の水平帰
線期間を含む１ないし上記残り全部の水平帰線期間の数
より少ない数の水平帰線期間において基板に高電圧を印
加してホトダイードの蓄積信号を基板側に掃き出させる
ことにより、ホトダイードの蓄積電荷を基板側に掃き出
させる回数を減らすことができるから、その低消費電力
化が可能になる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、電子シャッター動作時にお
けるＣＣＤ型固体撮像素子における電荷蓄積期間を除く
残りの水平帰線期間のうち、電荷蓄積期間直前の水平帰
線期間を含む１ないし上記残り全部の水平帰線期間の数
より少ない数の水平帰線期間において基板に高電圧を印
加してホトダイードの蓄積信号を基板側に掃き出させる
ことにより、ホトダイードの蓄積電荷を基板側に掃き出
させる回数を減らすことができるから、その低消費電力
化が可能になる。
【図１】この発明に係るＣＣＤ型固体撮像素子の電子シ
ャッター動作の一実施例を示すタイミング図である。
ャッター動作の一実施例を示すタイミング図である。
【図２】この発明に係るＣＣＤ型固体撮像素子の電子シ
ャッター動作の他の一実施例を示すタイミング図であ
る。
ャッター動作の他の一実施例を示すタイミング図であ
る。
【図３】この発明が適用されるＣＣＤ型固体撮像素子の
一実施例を示す概略回路構成図である。
一実施例を示す概略回路構成図である。
【図４】従来の電子シャッター動作の一例を説明するた
めのタイミング図である。
めのタイミング図である。
ＶＣＣＤ…垂直ＣＣＤ、ＨＣＣＤ…水平ＣＣＤ、ＰＡ…
プリアンプ、Ｄ１〜Ｄ４…ホトダイオード、Ｑ１…ＭＯ
ＳＦＥＴ、Ｃ…検出容量。
プリアンプ、Ｄ１〜Ｄ４…ホトダイオード、Ｑ１…ＭＯ
ＳＦＥＴ、Ｃ…検出容量。
Claims (2)
- 【請求項１】 ホトダイオードにより形成された信号電
荷を読み出して転送する垂直ＣＣＤと、この垂直ＣＣＤ
から転送された信号電荷をパラレルに受けてシリアルに
出力する水平ＣＣＤと、電荷蓄積期間を除く残りの水平
帰線期間のうち、電荷蓄積期間直前の水平帰線期間を含
む１ないし上記残り全部の水平帰線期間の数より少ない
数の水平帰線期間において基板に高電圧を印加してホト
ダイードの蓄積信号を基板側に掃き出させる電子シャッ
ター機能を備えてなることを特徴とするＣＣＤ型固体撮
像素子。 - 【請求項２】 上記基板に高電圧を印加してホトダイオ
ードの蓄積信号を基板に掃き出させる動作は、電荷蓄積
期間の長さに反比例して直前の水平期間を含む水平帰線
期間の数が決定されるものであることを特徴とする請求
項１のＣＣＤ型固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4156042A JPH05328232A (ja) | 1992-05-21 | 1992-05-21 | Ｃｃｄ型固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4156042A JPH05328232A (ja) | 1992-05-21 | 1992-05-21 | Ｃｃｄ型固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05328232A true JPH05328232A (ja) | 1993-12-10 |
Family
ID=15619053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4156042A Pending JPH05328232A (ja) | 1992-05-21 | 1992-05-21 | Ｃｃｄ型固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05328232A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344818A (ja) * | 2001-05-21 | 2002-11-29 | Sony Corp | 固体撮像素子の駆動方法及び撮像装置 |
| JP2002369082A (ja) * | 2001-06-11 | 2002-12-20 | Olympus Optical Co Ltd | 撮像装置 |
| JP2007036967A (ja) * | 2005-07-29 | 2007-02-08 | Sanyo Electric Co Ltd | 撮影装置 |
-
1992
- 1992-05-21 JP JP4156042A patent/JPH05328232A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344818A (ja) * | 2001-05-21 | 2002-11-29 | Sony Corp | 固体撮像素子の駆動方法及び撮像装置 |
| JP2002369082A (ja) * | 2001-06-11 | 2002-12-20 | Olympus Optical Co Ltd | 撮像装置 |
| JP2007036967A (ja) * | 2005-07-29 | 2007-02-08 | Sanyo Electric Co Ltd | 撮影装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7995127B2 (en) | Pixel drive circuit for image pickup apparatus | |
| US6441852B1 (en) | Extended dynamic range image sensor system | |
| JP3915161B2 (ja) | ブルーミング防止構造を備えた固体撮像素子のダイナミックレンジ拡大方法とその固体撮像素子 | |
| US20040046879A1 (en) | Solid state image pickup apparatus | |
| US20080143861A1 (en) | Solid-state imaging device driving method | |
| KR20110014089A (ko) | 고체 촬상 장치, 고체 촬상 장치의 아날로그-디지털 변환 방법 및 전자기기 | |
| JPH11122532A (ja) | 固体撮像素子およびその駆動方法 | |
| KR20080074731A (ko) | 고체 촬상 장치 및 촬상 장치 | |
| JP2013005396A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び電子機器 | |
| JP4277718B2 (ja) | Ｃｃｄ固体撮像素子及びその駆動方法 | |
| US20040183930A1 (en) | Solid-state image sensing apparatus and driving method thereof | |
| JP2005269060A5 (ja) | ||
| JP2002209146A (ja) | 固体撮像素子の駆動方法 | |
| JP4314693B2 (ja) | 固体撮像素子の駆動方法、固体撮像装置および撮像システム | |
| JP3878575B2 (ja) | 固体撮像装置及びその駆動方法 | |
| US20070023785A1 (en) | Method for driving solid-state imaging apparatus and solid-state imaging apparatus | |
| JPH0262170A (ja) | 固体撮像装置 | |
| JP2568231B2 (ja) | 電荷移送型固体撮像素子 | |
| JPH05328232A (ja) | Ｃｃｄ型固体撮像素子 | |
| JPH0654259A (ja) | Ｆｉｔ型固体撮像装置 | |
| US6760072B1 (en) | Multi-phase readout of signal charge to vertical CCD | |
| JPH09107505A (ja) | 撮像装置 | |
| JP4296025B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JP2807342B2 (ja) | 固体撮像素子の駆動方法 | |
| JP2001145025A (ja) | 固体撮像装置およびその駆動方法 |