JPH05329154A - Delay circuit for ultrasonic diagnostic system - Google Patents
Delay circuit for ultrasonic diagnostic systemInfo
- Publication number
- JPH05329154A JPH05329154A JP4142851A JP14285192A JPH05329154A JP H05329154 A JPH05329154 A JP H05329154A JP 4142851 A JP4142851 A JP 4142851A JP 14285192 A JP14285192 A JP 14285192A JP H05329154 A JPH05329154 A JP H05329154A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- variable
- delay line
- impedance
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、受信ダイナミックフォ
ーカスを行うために各受信信号の遅延及び加算を行う超
音波診断装置の遅延回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a delay circuit for an ultrasonic diagnostic apparatus which delays and adds each received signal in order to perform receiving dynamic focus.
【0002】[0002]
【従来の技術】医療の分野において、超音波の送受波に
よって生体内の断層画像などを得る超音波診断装置が活
用されている。超音波診断装置において、高分解能の画
像を得るために、受信時のフォーカスを時間と共に変化
させる受信ダイナミックフォーカスが行われているが、
それは次のように行われる。2. Description of the Related Art In the medical field, an ultrasonic diagnostic apparatus for obtaining a tomographic image in a living body by transmitting and receiving ultrasonic waves is utilized. In an ultrasonic diagnostic apparatus, in order to obtain a high-resolution image, reception dynamic focus is performed in which the focus during reception is changed with time.
It is done as follows.
【0003】図6には、従来の超音波診断装置の概略的
な構成が示されている。この従来例は特開昭56−11
2234で開示されたものである。FIG. 6 shows a schematic structure of a conventional ultrasonic diagnostic apparatus. This conventional example is disclosed in JP-A-56-11.
2234.
【0004】アレイ振動子10は、複数の超音波振動素
子10aを配列させてなるものであり、生体内の超音波
の送波及び受波はこのアレイ振動子10によって行われ
る。生体内からの反射波は、各超音波振動素子10aに
て受波され、各受信信号はアンプ12によって増幅され
た後、遅延回路14に入力される。この従来例において
は、同一構成の2つの遅延回路14−1及び14−2が
互いに並列的に設けられている。これは、一方の遅延回
路が各受信信号の遅延を行っている間に、他方の遅延回
路において遅延時間の設定変更、具体的には遅延線タッ
プの切替えを行い、両回路を交互に使用することで、電
子スイッチ18の切替えノイズの混入を防止するためで
ある。詳述すると次のようになる。The array transducer 10 is formed by arranging a plurality of ultrasonic transducers 10a. The ultrasonic transducer 10 transmits and receives ultrasonic waves in a living body. The reflected wave from the living body is received by each ultrasonic vibrating element 10a, each received signal is amplified by the amplifier 12, and then input to the delay circuit 14. In this conventional example, two delay circuits 14-1 and 14-2 having the same configuration are provided in parallel with each other. This is because while one delay circuit is delaying each received signal, the other delay circuit changes the setting of the delay time, specifically, switches the delay line tap, and uses both circuits alternately. This is to prevent mixing of switching noise of the electronic switch 18. The details are as follows.
【0005】受信ダイナミックフォーカスにおいては、
1本の受信ビームに対して複数段のフォーカス点が設定
されるため、1回の受信においては、複数回の遅延時間
の設定変更、すなわち遅延線タップの切替えが必要とな
る。遅延回路14−1において、各受信信号はまず、電
圧/電流変換回路(V/I変換回路)16に入力され、
受信信号の電圧値が電流値に変換される。これは、後に
説明する遅延線で、各受信信号の加算を電流で行うため
である。V/I変換回路16から出力された受信信号
は、電子スイッチ18を介していずれかのタップに入力
される。ここで、電子スイッチ18は、遅延線20から
出る複数のタップを選択するものであり、その選択され
るタップの個所に応じた遅延時間が設定されることにな
る。遅延線20は、インダクタとコンデンサとを梯子状
に連結してなるものであって、タップから入力される受
信信号を遅延させつつ加算してアンプ22へ送出する。
なお、図6の遅延線20においては、左側に入力される
受信信号の方がより多く遅延される。アンプ22により
増幅された受信信号は電子スイッチ26を通り表示部2
4に送られ、断層画像等が表示される。この間、遅延回
路14ではタップ切替えが行われ、フォーカス距離が変
更される。次に、電子スイッチ26が反転し、遅延回路
14−2が選択され、上記と同様の動作が行われる。電
子スイッチ18及び26の制御は制御回路28によって
行われている。In receiving dynamic focus,
Since a plurality of stages of focus points are set for one reception beam, it is necessary to change the setting of the delay time a plurality of times, that is, to switch the delay line taps in one reception. In the delay circuit 14-1, each received signal is first input to the voltage / current conversion circuit (V / I conversion circuit) 16,
The voltage value of the received signal is converted into a current value. This is because in the delay line described later, addition of each received signal is performed by current. The reception signal output from the V / I conversion circuit 16 is input to one of the taps via the electronic switch 18. Here, the electronic switch 18 selects a plurality of taps output from the delay line 20, and the delay time is set according to the location of the selected tap. The delay line 20 is formed by connecting an inductor and a capacitor in a ladder shape, delays the received signals input from the taps, adds the signals, and sends the added signals to the amplifier 22.
In the delay line 20 of FIG. 6, the received signal input on the left side is delayed more. The received signal amplified by the amplifier 22 passes through the electronic switch 26 and the display unit 2
4, the tomographic image and the like are displayed. During this time, tap switching is performed in the delay circuit 14 to change the focus distance. Next, the electronic switch 26 is inverted, the delay circuit 14-2 is selected, and the same operation as above is performed. A control circuit 28 controls the electronic switches 18 and 26.
【0006】なお、電子スイッチ26は切替えノイズの
小さなものを使用する。このようなスイッチは高価であ
るため、数の多い電子スイッチ18に使用することはで
きない。このようにすることで、電子スイッチ18の切
替えノイズが画像に現われるのを防ぎながらダイナミッ
クフォーカスを実現できる。As the electronic switch 26, one having a small switching noise is used. Since such a switch is expensive, it cannot be used for a large number of electronic switches 18. By doing so, the dynamic focus can be realized while preventing the switching noise of the electronic switch 18 from appearing in the image.
【0007】以上のように図6に示した従来の遅延回路
14においては、切替えノイズが受信信号に混入するこ
とを避けるために、回路を2系統必要としていた。その
ため、回路規模が増大し、コストアップとなるという問
題があった。そこで、切替えノイズなない遅延回路が特
開平3−52311で提案されている。As described above, the conventional delay circuit 14 shown in FIG. 6 requires two circuits in order to prevent switching noise from being mixed in the received signal. Therefore, there is a problem that the circuit scale increases and the cost increases. Therefore, a delay circuit without switching noise is proposed in Japanese Patent Laid-Open No. 3-52311.
【0008】図7には、そのような切替えノイズを排除
し得る従来の超音波診断装置の要部構成が示されてい
る。この従来例おいて、可変遅延線30は、複数のイン
ダクタLと複数の可変容量ダイオードVCとを梯子状に
連結して構成されており、制御回路32によって可変容
量ダイオードVCに加わる逆電圧を制御することによっ
て、容量値の制御が行われ、この結果遅延時間が制御さ
れている。FIG. 7 shows a main structure of a conventional ultrasonic diagnostic apparatus capable of eliminating such switching noise. In this conventional example, the variable delay line 30 is configured by connecting a plurality of inductors L and a plurality of variable capacitance diodes VC in a ladder shape, and controls a reverse voltage applied to the variable capacitance diodes VC by the control circuit 32. By doing so, the capacitance value is controlled, and as a result, the delay time is controlled.
【0009】受信信号はV/I変換回路34によって電
流に変換された後、いずれかのタップに入力され、制御
回路32によって遅延時間が設定された可変遅延線30
を通って出力される。The received signal is converted into a current by the V / I conversion circuit 34 and then input to one of the taps, and the variable delay line 30 having the delay time set by the control circuit 32.
Is output through.
【0010】ところで、遅延線における遅延時間T
Dは、TD=n√(LC)で表される。ただし、Lは1
区間のインダクタンスであり、Cは1区間のキャパシタ
ンスを示している。また、nは区間の段数を示してい
る。By the way, the delay time T in the delay line
D is represented by T D = n√ (LC). However, L is 1
It is the inductance of the section, and C represents the capacitance of one section. Further, n represents the number of stages in the section.
【0011】そして、この遅延線の各区間の特性インピ
ーダンスZ0は、Z0=√(L/C)で表される。The characteristic impedance Z 0 of each section of the delay line is represented by Z 0 = √ (L / C).
【0012】したがって、可変容量ダイオードのキャパ
シタンスCを制御回路32によって変化させると、可変
遅延線30の遅延時間と特性インピーダンスが変化する
ことが理解される。一方、その可変遅延線30の両端を
開放状態にしておくと、反射が生じるという問題があ
る。Therefore, it is understood that when the capacitance C of the variable capacitance diode is changed by the control circuit 32, the delay time and the characteristic impedance of the variable delay line 30 are changed. On the other hand, if both ends of the variable delay line 30 are left open, there is a problem that reflection occurs.
【0013】そこで、この従来例においては、可変遅延
線30の両端に可変抵抗回路36が設けられており、こ
の可変抵抗回路36の抵抗値を可変させることによって
可変遅延線30の両端の終端を行っている。具体的に
は、可変抵抗回路36の入力インピーダンスを可変遅延
線30の特性インピーダンスに合致させて反射を防止し
ている。なお、可変抵抗回路36の制御は制御回路32
によって行われ、可変容量ダイオードの逆電圧制御に合
致させて可変抵抗回路36のインピーダンス可変制御が
実行されれている。Therefore, in this conventional example, a variable resistance circuit 36 is provided at both ends of the variable delay line 30, and by varying the resistance value of the variable resistance circuit 36, the ends of both ends of the variable delay line 30 are terminated. Is going. Specifically, the input impedance of the variable resistance circuit 36 is matched with the characteristic impedance of the variable delay line 30 to prevent reflection. The control of the variable resistance circuit 36 is performed by the control circuit 32.
The impedance variable control of the variable resistance circuit 36 is executed in conformity with the reverse voltage control of the variable capacitance diode.
【0014】しかしながら、受信信号はV/I変換回路
34によって電流信号として可変遅延線30に入力され
るため、可変抵抗回路36の入力インピーダンスが変化
すると、入力の受信信号が一定であっても、出力端子3
8に表れる出力電圧が変化するという問題が生ずる。す
なわち、出力端子38での出力電圧は、可変抵抗回路3
6の入力インピーダンスと受信信号電流の積となるため
である。However, since the received signal is input to the variable delay line 30 as a current signal by the V / I conversion circuit 34, when the input impedance of the variable resistance circuit 36 changes, even if the input received signal is constant, Output terminal 3
There arises a problem that the output voltage appearing at 8 changes. That is, the output voltage at the output terminal 38 is
This is because it is the product of the input impedance of 6 and the received signal current.
【0015】そこで、この図7に示す従来の例において
は、掛算器40が設けられており、その掛算器40にお
いて制御回路32から送られてきた遅延時間に応じた値
を有する係数を出力信号に乗算することによって出力信
号の補正が行われている。Therefore, in the conventional example shown in FIG. 7, a multiplier 40 is provided, and the multiplier 40 outputs an output signal of a coefficient having a value corresponding to the delay time sent from the control circuit 32. The output signal is corrected by multiplying by.
【0016】[0016]
【発明が解決しようとする課題】したがって、図7に示
した従来例においては、掛算器40のような補正回路を
別途設けなければならず、回路が複雑になると共に制御
が煩雑化するという問題があった。Therefore, in the conventional example shown in FIG. 7, a correction circuit such as a multiplier 40 must be additionally provided, which makes the circuit complicated and the control complicated. was there.
【0017】本発明は上記従来の課題に鑑みなされたも
のであり、その目的は、可変容量ダイオードとインダク
タとで構成される可変遅延線の終端を適切に行うと共
に、その終端を行うにあたって終端を行う回路の入力イ
ンピーダンスを可変しても出力信号のレベルが変化しな
い超音波診断装置の遅延回路を提供することにある。The present invention has been made in view of the above conventional problems, and an object thereof is to appropriately terminate a variable delay line formed of a variable capacitance diode and an inductor, and to terminate the variable delay line. An object of the present invention is to provide a delay circuit for an ultrasonic diagnostic apparatus in which the level of the output signal does not change even if the input impedance of the circuit to be performed is changed.
【0018】[0018]
【課題を解決しようとする手段】上記目的を達成するた
めに、本発明は、インダクタと可変容量ダイオードとを
含み、容量制御信号によって前記可変容量ダイオードの
容量を変え、それにより遅延時間を変更可能とする可変
遅延線と、前記可変遅延線の一方端に設けられた終端回
路であって、インピーダンス制御信号によってその入力
インピーダンスが変化する可変抵抗回路と、前記可変遅
延線の他方端に設けられた終端回路であって、前記イン
ピーダンス制御信号によってその入力インピーダンスが
変化し、かつ、前記可変遅延線から出力される受信信号
電流に対してその電流値に比例した電流/電圧変換を行
う終端出力回路と、前記容量制御信号及び前記インピー
ダンス制御信号を出力する回路であって、超音波のフォ
ーカス点の移動に応じて前記可変遅延線の遅延時間を制
御すると共に、その遅延時間に応じて変化する前記可変
遅延線の特性インピーダンスに、前記可変抵抗回路及び
前記終端可変遅延回路の入力インピーダンスを整合させ
る制御を行う遅延制御回路と、を含み、前記終端出力回
路でその入力インピーダンスの変化に影響されずに前記
遅延信号の電流値が電圧値に変換されることを特徴とす
る。In order to achieve the above object, the present invention includes an inductor and a variable capacitance diode, and the capacitance of the variable capacitance diode is changed by a capacitance control signal, whereby the delay time can be changed. A variable delay line and a terminating circuit provided at one end of the variable delay line, the variable resistance circuit whose input impedance changes according to an impedance control signal, and the other end of the variable delay line. A termination circuit, the input impedance of which changes according to the impedance control signal, and which performs current / voltage conversion on the received signal current output from the variable delay line in proportion to its current value; A circuit for outputting the capacitance control signal and the impedance control signal, for moving the focus point of ultrasonic waves. Then, the delay time of the variable delay line is controlled, and the input impedance of the variable resistance circuit and the terminal variable delay circuit is controlled to match the characteristic impedance of the variable delay line that changes according to the delay time. A delay control circuit, wherein the current value of the delay signal is converted into a voltage value without being affected by a change in the input impedance of the termination output circuit.
【0019】[0019]
【作用】上記構成によれば、遅延制御回路の制御によっ
て、遅延時間を可変できる。それに伴い、可変遅延線の
特性インピーダンスが変化するが、可変抵抗回路及び終
端出力回路の入力インピーダンスを可変させ、それを可
変遅延線の特性インピーダンスに合致させることでイン
ピーダンス整合を行うことができ、反射などが防止され
る。終端出力回路は、以上のようなインピーダンス整合
と同時に、受信信号電流に対して電流/電圧変換を行
う。すなわち、受信信号は可変遅延線のタップから電流
として入力され、可変遅延線で遅延されたあと終端出力
回路に流れ込み、その電流値に比例した電圧値に変換さ
れる。よって遅延時間の変化に伴い、インピーダンス整
合のために終端出力回路の入力インピーダンスが変化し
ても、入力の受信信号が変化しない限り、補正をしなく
ても出力電圧は変化しない。According to the above construction, the delay time can be varied by the control of the delay control circuit. Along with that, the characteristic impedance of the variable delay line changes.However, by changing the input impedance of the variable resistance circuit and the termination output circuit and matching it with the characteristic impedance of the variable delay line, impedance matching can be performed. Are prevented. The termination output circuit performs current / voltage conversion on the received signal current at the same time as impedance matching as described above. That is, the received signal is input as a current from the tap of the variable delay line, is delayed by the variable delay line, flows into the termination output circuit, and is converted into a voltage value proportional to the current value. Therefore, even if the input impedance of the termination output circuit changes due to impedance matching due to the change in the delay time, the output voltage does not change without correction unless the input received signal changes.
【0020】[0020]
【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described below with reference to the drawings.
【0021】図1には、本発明に係る超音波診断装置の
可変遅延回路の構成が示されている。FIG. 1 shows the configuration of the variable delay circuit of the ultrasonic diagnostic apparatus according to the present invention.
【0022】この可変遅延回路は、図7に示した従来の
可変遅延線30とほぼ同様の構成を有する可変遅延線4
2を含み、その可変遅延線42の両端に可変抵抗回路4
4及び終端出力回路46が設けられている。遅延制御回
路48は、可変遅延線42の遅延時間の制御、可変抵抗
回路44及び終端出力回路46の入力インピーダンスの
制御を行うものである。This variable delay circuit has a variable delay line 4 having substantially the same structure as the conventional variable delay line 30 shown in FIG.
2 and the variable resistance circuit 4 is provided at both ends of the variable delay line 42.
4 and a termination output circuit 46 are provided. The delay control circuit 48 controls the delay time of the variable delay line 42 and the input impedance of the variable resistance circuit 44 and the termination output circuit 46.
【0023】この図1に示す可変遅延回路においても、
図7に示した従来例と同様に、受信信号100は、まず
電圧/電流変換が行われた後、可変遅延線42のいずれ
かのタップに入力される。Also in the variable delay circuit shown in FIG. 1,
Similar to the conventional example shown in FIG. 7, the received signal 100 is first subjected to voltage / current conversion and then input to any tap of the variable delay line 42.
【0024】可変遅延線42は、図7に示した従来例と
同様に複数のインダクタLと可変容量ダイオードVCと
を梯子状に連結してなり、その両端には可変容量ダイオ
ードVCのアノード側の電位を0Vに保つために、イン
ダクタLSが接続されている。なお、インダクタLSの
代わりに高抵抗を接続することも可能である。The variable delay line 42 is formed by connecting a plurality of inductors L and a variable capacitance diode VC in a ladder shape in the same manner as in the conventional example shown in FIG. 7, and has both ends thereof on the anode side of the variable capacitance diode VC. An inductor L S is connected to keep the potential at 0V. A high resistance can be connected instead of the inductor L S.
【0025】キャパシタCSは、可変容量ダイオードV
Cのカソード側を交流的にアースするためのものであ
る。また、キャパシタC1,C2は、可変抵抗回路44
及び終端出力回路46へ交流成分のみを出力させ、それ
らの回路と可変遅延線42とを直流的に分離するための
ものである。LS,CS,C1,C2の値は、受信信号
の周波数においては無視できる値を選ぶ。可変遅延線4
2の動作は、図6の従来例と同様であり、遅延制御回路
48から出力される制御信号VC1によって遅延時間が
制御される。同時にその特性インピーダンスも変化す
る。ちなみに、受信信号の周波数は数MHz程度であ
り、超音波パルスの繰り返し周波数は数kHzである。
ここで、遅延制御回路48から出力される制御信号VC
1,VC2はその超音波パルスの繰り返し周波数に同期
するおよそ鋸波状の信号である、遅延制御回路48に入
力される同期信号SYNCに基づいて作られる。The capacitor C S is a variable capacitance diode V
This is for grounding the cathode side of C in an alternating current. The capacitors C1 and C2 are connected to the variable resistance circuit 44.
And the terminal output circuit 46 to output only the AC component, and to separate those circuits from the variable delay line 42 in terms of DC. The values of L S , C S , C 1 and C 2 are selected so that they can be ignored at the frequency of the received signal. Variable delay line 4
The operation of No. 2 is similar to that of the conventional example of FIG. 6, and the delay time is controlled by the control signal VC1 output from the delay control circuit 48. At the same time, its characteristic impedance also changes. By the way, the frequency of the received signal is about several MHz, and the repetition frequency of the ultrasonic pulse is several kHz.
Here, the control signal VC output from the delay control circuit 48
1, VC2 are generated based on the synchronization signal SYNC input to the delay control circuit 48, which is a substantially sawtooth signal synchronized with the repetition frequency of the ultrasonic pulse.
【0026】ここで可変抵抗回路44について説明す
る。The variable resistance circuit 44 will be described below.
【0027】可変抵抗回路44は、遅延制御回路48に
よって通過電流値が制御される定電流回路50と、直列
接続された本実施例において2つのダイオード52,5
4とで構成されて、ダイオード52と定電流回路50と
の間に可変遅延線42の一方端が接続されている。ま
た、ダイオード54のアノード側はアースに接続されて
いる。The variable resistance circuit 44 is connected to a constant current circuit 50 whose passing current value is controlled by a delay control circuit 48, and two diodes 52 and 5 in this embodiment connected in series.
4 and the one end of the variable delay line 42 is connected between the diode 52 and the constant current circuit 50. The anode side of the diode 54 is connected to the ground.
【0028】ところで、ダイオード52,54に流れる
電流(バイアス電流)の大きさによって、ダイオードの
内部抵抗(rd)は変化する。ここで、rdは、 rd=26×10-3/I (300°K) で表される。ゆえに、定電流回路50を流れる電流値を
制御すればダイオード52,54に流れる電流値が変化
し、この結果、上記式で表される抵抗値の変化によっ
て、可変抵抗回路44の可変遅延線42側から見たイン
ピーダンス、すなわち可変抵抗回路44の入力インピー
ダンスを変化させることができる。By the way, the internal resistance (rd) of the diode changes depending on the magnitude of the current (bias current) flowing through the diodes 52 and 54. Here, rd is represented by rd = 26 × 10 −3 / I (300 ° K). Therefore, if the value of the current flowing through the constant current circuit 50 is controlled, the value of the current flowing through the diodes 52 and 54 changes, and as a result, the variable delay line 42 of the variable resistance circuit 44 changes due to the change in the resistance value expressed by the above equation. The impedance viewed from the side, that is, the input impedance of the variable resistance circuit 44 can be changed.
【0029】なお、インピーダンスを大きくする場合
は、バイアス電流を小さくすれば良いが、バイアス電流
は可変遅延線42から流出する受信信号電流より十分大
きくとる必要があるので極端に小さくできない。極端に
小さくしたい場合は、ダイオードの個数を増し、逆に1
個でも十分な時はダイオード52,54のどちらかを取
り除けば良い。When the impedance is increased, the bias current may be decreased, but the bias current cannot be extremely decreased because it needs to be sufficiently larger than the received signal current flowing out from the variable delay line 42. If you want to make it extremely small, increase the number of diodes and conversely 1
If the number is sufficient, either of the diodes 52 and 54 may be removed.
【0030】図3には、図1に示した定電流回路50の
具体的な構成の例が示されている。いわゆるカレントミ
ラーといわれる回路である。インピーダンス制御信号V
C2を変化させるとI1が変化するが、カレントミラー
においてはI1=I2であるので、I2も変化する。こ
のI2を可変抵抗回路44のダイオード52,54のバ
イアス電流とすればよい。FIG. 3 shows an example of a specific configuration of the constant current circuit 50 shown in FIG. This is a so-called current mirror circuit. Impedance control signal V
Although I 1 changes when C2 is changed, I 2 also changes because I 1 = I 2 in the current mirror. This I 2 may be used as the bias current of the diodes 52 and 54 of the variable resistance circuit 44.
【0031】また、図4には、可変抵抗回路44の第2
実施例が示されている。増幅器56の入力端子には可変
遅延線42からの信号が入力されており、増幅器56の
出力端子とその入力端子との間には帰還抵抗Rfが設け
られている。そして、インピーダンス制御信号VC2を
変化させることによって増幅器56のゲインを可変する
ことができるようになっている。Further, in FIG. 4, the second part of the variable resistance circuit 44 is shown.
Examples are given. The signal from the variable delay line 42 is input to the input terminal of the amplifier 56, and the feedback resistor Rf is provided between the output terminal of the amplifier 56 and the input terminal thereof. The gain of the amplifier 56 can be changed by changing the impedance control signal VC2.
【0032】このような電圧制御の可変ゲイン増幅器
は、例えば掛算器を用いて実現できる。この結果、入力
インピーダンスZinを次の式のように変化させること
ができる。Such a voltage-controlled variable gain amplifier can be realized by using, for example, a multiplier. As a result, the input impedance Zin can be changed by the following equation.
【0033】Zin=Rf/(1+A) ただし、Aは増幅器56のゲインであり、増幅器の入力
インピーダンスは十分に高いものである。なお、この図
4に示す可変抵抗回路は、特開平3−52311でも開
示されている。Z in = R f / (1 + A) where A is the gain of the amplifier 56 and the input impedance of the amplifier is sufficiently high. The variable resistance circuit shown in FIG. 4 is also disclosed in JP-A-3-52311.
【0034】次に、終端出力回路46について説明す
る。Next, the termination output circuit 46 will be described.
【0035】終端出力回路46は2つの機能すなわち、
インピーダンス整合を図る機能と、可変遅延線42から
出力される受信信号の電流に対し電流/電圧変換を行う
機能とを有している。The termination output circuit 46 has two functions:
It has a function of achieving impedance matching and a function of performing current / voltage conversion on the current of the reception signal output from the variable delay line 42.
【0036】図1において、ベース接地させたトランジ
スタ58のエミッタには、ダイオード60を介して定電
流回路62が接続されている。この定電流回路62は、
遅延制御回路48からのインピーダンス制御信号VC2
によってその通過電流の大きさが制御されている。In FIG. 1, a constant current circuit 62 is connected via a diode 60 to the emitter of a transistor 58 whose base is grounded. This constant current circuit 62 is
Impedance control signal VC2 from the delay control circuit 48
The magnitude of the passing current is controlled by.
【0037】定電流回路62とダイオード60との間に
は、可変遅延線42の他方端が接続されている。The other end of the variable delay line 42 is connected between the constant current circuit 62 and the diode 60.
【0038】ベース接地されたトランジスタ58のコレ
クタには、出力電圧を取り出すための負荷抵抗RLが接
続され、その負荷抵抗RLには、+Vの電圧が印加され
ている。そして、トランジスタ58のコレクタ側の電位
が電圧値として取り出されている。この終端出力回路4
6において、その入力インピーダンス、すなわち可変遅
延線42側から見たインピーダンスは、トランジスタ5
8のベースエミッタ間の動作抵抗とダイオード60の動
作抵抗とで決定される。すなわち、可変遅延線42側か
ら見たインピーダンスを考えると、負荷抵抗RLはあた
かも存在しないかのような状態になっている。A load resistance R L for extracting an output voltage is connected to the collector of the base-grounded transistor 58, and a voltage of + V is applied to the load resistance R L. The potential on the collector side of the transistor 58 is taken out as a voltage value. This termination output circuit 4
6, the input impedance, that is, the impedance viewed from the variable delay line 42 side is the transistor 5
8 is determined by the operating resistance between the base and the emitter and the operating resistance of the diode 60. That is, considering the impedance viewed from the variable delay line 42 side, the load resistance R L is in a state as if it does not exist.
【0039】従って、終端出力回路46の入力インピー
ダンスに関しては終端出力回路46の等価回路が可変抵
抗回路44であることが理解される。Therefore, regarding the input impedance of the termination output circuit 46, it is understood that the equivalent circuit of the termination output circuit 46 is the variable resistance circuit 44.
【0040】したがって、可変抵抗回路44と同様に、
この終端出力回路46においても定電流回路62の通過
電流値を制御することによって、トランジスタ58及び
ダイオード60に流れる電流が変化し、それらの動作抵
抗が変化する結果、入力インピーダンスを可変すること
ができ、適切な定電流回路62の通過電流値の設定によ
り、可変遅延線42の特性インピーダンスに終端出力回
路46の入力インピーダンスを合致させることができ
る。Therefore, like the variable resistance circuit 44,
In this termination output circuit 46 as well, by controlling the passing current value of the constant current circuit 62, the currents flowing through the transistor 58 and the diode 60 change, and the operating resistances thereof change, so that the input impedance can be changed. By appropriately setting the passing current value of the constant current circuit 62, the input impedance of the termination output circuit 46 can be matched with the characteristic impedance of the variable delay line 42.
【0041】なお、可変抵抗回路44の場合と同様に、
インピーダンスを大きくしたい場合には、トランジスタ
58のエミッタ側にダイオードをさらに多く設ければよ
く、一方、トランジスタ58のベースエミッタ間抵抗分
で十分であれば、ダイオード60は取除いてよい。As in the case of the variable resistance circuit 44,
To increase the impedance, more diodes may be provided on the emitter side of the transistor 58, while the diode 60 may be removed if the base-emitter resistance of the transistor 58 is sufficient.
【0042】一方、可変遅延線42から出力される受信
信号電流は、定電流回路62の電流値がインピーダンス
制御信号VC2で決められてしまうため、ダイオード6
0を通ってトランジスタ58のエミッタに流れこむ(な
お、受信信号電流がトランジスタ58のエミッタに流れ
込むという表現は、トランジスタ58には定電流回路6
2によりバイアス電流が流れているため、実際にはバイ
アス電流の値を中心に電流が増減することを意味する。
以下の同様の記述でも同じである)。On the other hand, the received signal current output from the variable delay line 42 is the diode 6 because the current value of the constant current circuit 62 is determined by the impedance control signal VC2.
0 to flow into the emitter of the transistor 58 (note that the expression that the received signal current flows into the emitter of the transistor 58 means that the transistor 58 has the constant current circuit 6).
Since the bias current flows due to 2, it means that the current actually increases or decreases around the value of the bias current.
The same applies below).
【0043】トランジスタのエミッタ電流とコレクタ電
流はほぼ等しいというトランジスタの性質により、トラ
ンジスタ58のエミッタに流れ込んだ受信信号電流はほ
とんどすべてトランジスタ58のコレクタに出力され
る。そして、負荷抵抗RLに流れることで、電流XRL
で表わされる電圧に変換される。Due to the nature of the transistor that the emitter current and the collector current of the transistor are substantially equal to each other, almost all the received signal current flowing into the emitter of the transistor 58 is output to the collector of the transistor 58. Then, by flowing through the load resistance R L , the current XR L
Is converted into a voltage represented by.
【0044】すなわち、入力インピーダンスの大小によ
らず、受信信号電流がその電流値に比例した電圧値に変
換され出力されることになる。この場合に、インピーダ
ンス制御信号VC2により、定電流回路62の電流値、
すなわちバイアス電流が制御されるので、出力電圧に
は、バイアス電流の増減分がオフセット電圧として表れ
るが、上述したように超音波の周波数と超音波パルスの
繰り返し周期とは周波数的に十分異なっているために、
フィルタ回路等によって両者を容易に分離でき、すなわ
ち、受信信号のみを抽出することができる。That is, the received signal current is converted into a voltage value proportional to the current value and output regardless of the magnitude of the input impedance. In this case, according to the impedance control signal VC2, the current value of the constant current circuit 62,
That is, since the bias current is controlled, the increase / decrease in the bias current appears as an offset voltage in the output voltage, but as described above, the frequency of ultrasonic waves and the repetition period of ultrasonic pulses are sufficiently different in frequency. for,
Both can be easily separated by a filter circuit or the like, that is, only the received signal can be extracted.
【0045】図5には、終端出力回路46の第2実施例
が示されている。FIG. 5 shows a second embodiment of the termination output circuit 46.
【0046】この実施例においては、増幅器64の入力
端子に、遅延された受信信号が供給され、増幅器64の
出力端子から出た信号がトランジスタ66のベースに入
力されている。トランジスタ66のエミッタと増幅器6
4の入力端子との間には、直列接続されたコンデンサ6
8及び帰還抵抗Rfとが設けられている。In this embodiment, the delayed reception signal is supplied to the input terminal of the amplifier 64, and the signal output from the output terminal of the amplifier 64 is input to the base of the transistor 66. Transistor 66 emitter and amplifier 6
A capacitor 6 connected in series with the input terminal of 4
8 and a feedback resistor R f are provided.
【0047】コンデンサ68は、直流阻止の働きをする
もので、受信信号の周波数に対しては無視しうる値に選
ぶ。The capacitor 68 has a function of blocking direct current, and is selected to a value that can be ignored for the frequency of the received signal.
【0048】そして、トランジスタ66のエミッタには
定電流回路70が接続され、一方、トランジスタ66の
コレクタには負荷抵抗RLが接続され、出力電圧が取り
出されている。A constant current circuit 70 is connected to the emitter of the transistor 66, and a load resistance R L is connected to the collector of the transistor 66, and the output voltage is taken out.
【0049】ここで、トランジスタ66は、コンデンサ
68、帰還抵抗Rfにより成る帰還回路に対してはエミ
ッタホロワとして働くため、終端出力回路の入力インピ
ーダンスとしては、図4の可変抵抗回路の場合と同様に
なる。また、入力インピーダンスの制御も、図4の可変
抵抗回路の場合と同様に、遅延制御回路48から出力さ
れるインピーダンス制御信号VC2によって行われる。Since the transistor 66 functions as an emitter follower for the feedback circuit composed of the capacitor 68 and the feedback resistor Rf, the input impedance of the termination output circuit is the same as that of the variable resistance circuit of FIG. .. Further, the control of the input impedance is performed by the impedance control signal VC2 output from the delay control circuit 48, as in the case of the variable resistance circuit of FIG.
【0050】一方、可変遅延線42から出力される受信
信号電流は、増幅器64の入力のインピーダンスが高く
設定されているため、ほとんど帰還抵抗Rfに流れる。
定電流源70の電流値は決まっているため、帰還抵抗R
fを通ってきた電流はトランジスタ66んのエミッタに
流れ込む。トランジスタのエミッタ電流とコレクタ電流
はほぼ等しいというトランジスタの性質により、受信信
号電流はトランジスタ66のコレクタに出力され、負荷
抵抗RLに流れることで電流値に比例した電圧に変換さ
れる。On the other hand, the received signal current output from the variable delay line 42 almost flows into the feedback resistor Rf because the impedance of the input of the amplifier 64 is set high.
Since the current value of the constant current source 70 is fixed, the feedback resistor R
The current passing through f flows into the emitter of the transistor 66. Due to the nature of the transistor, that is, the emitter current and the collector current of the transistor are substantially equal, the received signal current is output to the collector of the transistor 66 and is converted into a voltage proportional to the current value by flowing through the load resistor RL.
【0051】図2には、本発明に係る可変遅延回路を超
音波診断装置に適用した場合の構成が示されている。ア
レイ振動子80から出力された各受信信号はスイッチ回
路82により選択され、プリアンプ84を介してV/I
変換回路86に送られ、電圧/電流変換が行われてい
る。FIG. 2 shows the configuration when the variable delay circuit according to the present invention is applied to an ultrasonic diagnostic apparatus. Each reception signal output from the array transducer 80 is selected by the switch circuit 82, and V / I is output via the preamplifier 84.
It is sent to the conversion circuit 86, and voltage / current conversion is performed.
【0052】電流に変換された受信信号は、図1のよう
に構成された可変遅延回路88に含まれる可変遅延線の
いずれかのタップにその遅延時間に応じて入力される。
可変遅延回路88においては、受信信号の遅延及び加算
が行われ、その加算後の受信信号が表示部90に送られ
断層画像などが表示される。可変遅延回路88の制御は
タイミング制御回路91によって行われている。なお、
タイミング制御回路91は送信回路92をも制御し、送
信回路92から送信時の駆動信号がスイッチ回路82を
介してアレイ振動子80に供給されている。The received signal converted into a current is input to any tap of the variable delay line included in the variable delay circuit 88 configured as shown in FIG. 1 according to its delay time.
In the variable delay circuit 88, the received signals are delayed and added, and the added received signals are sent to the display section 90 to display a tomographic image or the like. The timing control circuit 91 controls the variable delay circuit 88. In addition,
The timing control circuit 91 also controls the transmission circuit 92, and a drive signal at the time of transmission is supplied from the transmission circuit 92 to the array transducer 80 via the switch circuit 82.
【0053】以上のような超音波診断装置によれば、遅
延量の設定時における電子スイッチの切替えノイズの発
生を回避できると共に、従来において必要とされていた
遅延後の受信信号の補正回路などを必要とせずに、可変
遅延回路の構成を簡易化でき、制御を要する回路の数が
減少するために、制御を容易にすることができる。According to the ultrasonic diagnostic apparatus as described above, it is possible to avoid the occurrence of switching noise of the electronic switch at the time of setting the delay amount, and to provide a correction circuit for the received signal after delay which is conventionally required. The configuration of the variable delay circuit can be simplified without the need, and the number of circuits that need to be controlled is reduced, so that control can be facilitated.
【0054】[0054]
【発明の効果】以上説明したように、本発明に係る超音
波診断装置の遅延回路によれば、遅延時間の変更を鋸歯
状に変化する制御信号によって行うことができるので、
電子スイッチの切替えノイズの発生を回避できる。ま
た、可変遅延線の終端を適切に行うことができると共
に、受信信号電流をその電流値に比例した電圧値に変換
して出力できるので、終端回路の入力インピーダンスに
影響されない出力電圧を得ることができる。したがっ
て、従来において必要とされた補正回路を削減でき、回
路が簡略化されると共に、制御を要する回路が減少する
ため、制御が容易になる。As described above, according to the delay circuit of the ultrasonic diagnostic apparatus of the present invention, the delay time can be changed by the control signal changing in a sawtooth shape.
Generation of switching noise of the electronic switch can be avoided. Further, since the variable delay line can be properly terminated and the received signal current can be converted into a voltage value proportional to the current value and output, an output voltage that is not affected by the input impedance of the termination circuit can be obtained. it can. Therefore, it is possible to reduce the number of correction circuits required in the related art, simplify the circuit, and reduce the number of circuits that require control, which facilitates control.
【図1】本発明に係る可変遅延回路の構成を示す回路図
である。FIG. 1 is a circuit diagram showing a configuration of a variable delay circuit according to the present invention.
【図2】本発明に係る可変遅延回路を設けた超音波診断
装置の構成を示すブロック図である。FIG. 2 is a block diagram showing a configuration of an ultrasonic diagnostic apparatus provided with a variable delay circuit according to the present invention.
【図3】定電流回路の構成を示す回路図である。FIG. 3 is a circuit diagram showing a configuration of a constant current circuit.
【図4】可変抵抗回路の第2実施例を示す回路図であ
る。FIG. 4 is a circuit diagram showing a second embodiment of a variable resistance circuit.
【図5】終端出力回路の第2実施例の構成を示す回路図
である。FIG. 5 is a circuit diagram showing a configuration of a second embodiment of a termination output circuit.
【図6】従来の超音波診断装置の概略的な構成を示すブ
ロック図である。FIG. 6 is a block diagram showing a schematic configuration of a conventional ultrasonic diagnostic apparatus.
【図7】従来の可変遅延回路の第2例を示す回路図であ
る。FIG. 7 is a circuit diagram showing a second example of a conventional variable delay circuit.
42 可変遅延線 44 可変抵抗回路 46 終端出力回路 48 遅延制御回路 42 variable delay line 44 variable resistance circuit 46 termination output circuit 48 delay control circuit
Claims (3)
み、容量制御信号によって前記可変容量ダイオードの容
量を変え、それにより遅延時間を変更可能とする可変遅
延線と、 前記可変遅延線の一方端に設けられた終端回路であっ
て、インピーダンス制御信号によってその入力インピー
ダンスが変化する可変抵抗回路と、 前記可変遅延線の他方端に設けられた終端回路であっ
て、前記インピーダンス制御信号によってその入力イン
ピーダンスが変化し、かつ前記可変遅延線から出力され
る受信信号電流に対してその電流値に比例した電流/電
圧変換を行う終端出力回路と、 前記容量制御信号及び前記インピーダンス制御信号を出
力する回路であって、超音波のフォーカス点の移動に応
じて前記可変遅延線の遅延時間を制御すると共に、その
遅延時間に応じて変化する前記可変遅延線の特性インピ
ーダンスに、前記可変抵抗回路及び前記終端出力回路の
入力インピーダンスを整合させる制御を行う遅延制御回
路と、 を含み、 前記終端出力回路でその入力インピーダンスの変化に影
響されずに前記遅延信号の電流値が電圧値に変換される
ことを特徴とする超音波診断装置の遅延回路。1. A variable delay line including an inductor and a variable capacitance diode, wherein a capacitance of the variable capacitance diode is changed by a capacitance control signal, thereby changing a delay time, and a variable delay line provided at one end of the variable delay line. A variable resistance circuit whose input impedance changes according to an impedance control signal, and a termination circuit provided at the other end of the variable delay line, the input impedance of which changes according to the impedance control signal. And a termination output circuit that performs current / voltage conversion on the received signal current output from the variable delay line in proportion to the current value, and a circuit that outputs the capacitance control signal and the impedance control signal. , The delay time of the variable delay line is controlled according to the movement of the focus point of the ultrasonic wave, and A delay control circuit that controls the input impedance of the variable resistance circuit and the termination output circuit to match the characteristic impedance of the variable delay line that changes according to the delay time. A delay circuit for an ultrasonic diagnostic apparatus, wherein the current value of the delay signal is converted into a voltage value without being affected by the change in
路において、 前記終端出力回路は、 前記可変遅延線の他方端がエミッタに接続されたベース
接地トランジスタと、 前記トランジスタのエミッタに接続され、前記遅延制御
回路からのインピーダンス制御信号によって電流値を可
変できる定電流回路と、 を含み、前記トランジスタのコレクタから受信信号を取
り出すように構成されていることを特徴とする超音波診
断装置の遅延回路。2. The delay circuit of the ultrasonic diagnostic apparatus according to claim 1, wherein the termination output circuit is connected to a grounded base transistor having the other end of the variable delay line connected to an emitter, and an emitter of the transistor. A constant current circuit capable of varying a current value according to an impedance control signal from the delay control circuit, and a delay signal of the ultrasonic diagnostic apparatus, wherein the received signal is extracted from the collector of the transistor. circuit.
路において、 前記終端出力回路は、前記可変遅延線の他方端に入力端
子が接続され、その増幅率が前記遅延制御回路からのイ
ンピーダンス制御信号によって制御される増幅回路と、 前記増幅回路の出力端子がベースに接続されたトランジ
スタと、 前記トランジスタのエミッタと前記増幅回路の入力端子
との間に設けられた帰還抵抗と、 を含み、前記トランジスタのコレクタから受信信号を取
り出すように構成されていることを特徴とする超音波診
断装置の遅延回路。3. The delay circuit of the ultrasonic diagnostic apparatus according to claim 1, wherein the termination output circuit has an input terminal connected to the other end of the variable delay line, the amplification factor of which is an impedance from the delay control circuit. An amplifier circuit controlled by a control signal; a transistor whose output terminal is connected to the base; and a feedback resistor provided between the emitter of the transistor and the input terminal of the amplifier circuit, A delay circuit for an ultrasonic diagnostic apparatus, which is configured to extract a received signal from the collector of the transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4142851A JPH05329154A (en) | 1992-06-03 | 1992-06-03 | Delay circuit for ultrasonic diagnostic system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4142851A JPH05329154A (en) | 1992-06-03 | 1992-06-03 | Delay circuit for ultrasonic diagnostic system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05329154A true JPH05329154A (en) | 1993-12-14 |
Family
ID=15325099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4142851A Pending JPH05329154A (en) | 1992-06-03 | 1992-06-03 | Delay circuit for ultrasonic diagnostic system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05329154A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11169366A (en) * | 1997-12-15 | 1999-06-29 | Toshiba Corp | Ultrasound diagnostic equipment |
| KR20100118157A (en) * | 2009-04-28 | 2010-11-05 | 주식회사 메디슨 | Ultrasound system for performing impedence matching |
| KR20180041507A (en) * | 2016-10-14 | 2018-04-24 | 삼성메디슨 주식회사 | A ultrasound imaging apparatus and control method thereof |
-
1992
- 1992-06-03 JP JP4142851A patent/JPH05329154A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11169366A (en) * | 1997-12-15 | 1999-06-29 | Toshiba Corp | Ultrasound diagnostic equipment |
| KR20100118157A (en) * | 2009-04-28 | 2010-11-05 | 주식회사 메디슨 | Ultrasound system for performing impedence matching |
| KR20180041507A (en) * | 2016-10-14 | 2018-04-24 | 삼성메디슨 주식회사 | A ultrasound imaging apparatus and control method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6241676B1 (en) | Ultrasound transmit waveforms having low harmonic content | |
| US4643028A (en) | Phasing circuit for use in a scanning type ultrasonic equipment | |
| US4536666A (en) | Trigger coupling circuit for providing a plurality of coupling modes | |
| JP2002291742A (en) | Signal processing circuit and ultrasonic doppler device | |
| JPH05329154A (en) | Delay circuit for ultrasonic diagnostic system | |
| KR930001552B1 (en) | Sonar | |
| JPH06104690A (en) | Analog signal delay circuit | |
| JP3118049B2 (en) | Delay circuit and ultrasonic diagnostic apparatus using the same | |
| US6593804B1 (en) | Controllable high frequency emphasis circuit for selective signal peaking | |
| JPH0468807A (en) | Delay line and ultrasonic diagnostic device using the same | |
| JPH0683710B2 (en) | Ultrasonic diagnostic equipment | |
| JPH04263506A (en) | Delay circuit and ultrasonic diagnostic device using same | |
| KR0120660Y1 (en) | Ultrasonic Signal Filter Circuit of Ultrasonic Diagnostic Device | |
| JPH05235696A (en) | Variable delay circuit and ultrasonic diagnosing device using same | |
| JPH0311810A (en) | Delay line and ultrasonic wave diagnostic device using this delay line | |
| JP3502593B2 (en) | Receiving delay addition circuit of ultrasonic diagnostic equipment | |
| JPH05300904A (en) | Ultrasonic diagnostic system | |
| JPH0330090Y2 (en) | ||
| JP3337491B2 (en) | Ultrasound diagnostic equipment | |
| JPH02107987A (en) | Ultrasonic apparatus for diagnosis | |
| JP2006051239A (en) | Ultrasonic diagnostic apparatus and ultrasonic probe | |
| JPH07312534A (en) | Variable delay circuit and ultrasonic diagnostic system using the same | |
| JPH03196709A (en) | Variable delay circuit and ultrasonic diagnostic device using the same | |
| JPH0438940A (en) | Phasing circuit for ultrasonic diagnostic apparatus | |
| JPH04177909A (en) | Delay line and ultrasonic diagnostic device using the delay line |