JPH05335236A - 半導体デバイスの製法 - Google Patents

半導体デバイスの製法

Info

Publication number
JPH05335236A
JPH05335236A JP14231192A JP14231192A JPH05335236A JP H05335236 A JPH05335236 A JP H05335236A JP 14231192 A JP14231192 A JP 14231192A JP 14231192 A JP14231192 A JP 14231192A JP H05335236 A JPH05335236 A JP H05335236A
Authority
JP
Japan
Prior art keywords
substrate
thin film
semiconductor
film
light emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14231192A
Other languages
English (en)
Other versions
JP2721086B2 (ja
Inventor
Yasuhiro Shiraki
靖寛 白木
Susumu Fukatsu
晋 深津
Kenji Okumura
健治 奥村
Nobunori Omori
宣典 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daido Hoxan Inc
Original Assignee
Daido Hoxan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daido Hoxan Inc filed Critical Daido Hoxan Inc
Priority to JP14231192A priority Critical patent/JP2721086B2/ja
Publication of JPH05335236A publication Critical patent/JPH05335236A/ja
Application granted granted Critical
Publication of JP2721086B2 publication Critical patent/JP2721086B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【目的】 従来にない強い発光を示す高品質なSi−S
iGeヘテロ接合構造の半導体結晶薄膜を成長させ、光
電子デバイス等の性能も併有する半導体デバイスの製法
を提供する。 【構成】 真空領域内に、Siを含むガスとGeを含む
ガスとを供給し、基板1上にSi−SiGeヘテロ接合
構造の半導体結晶薄膜を成長させ、半導体デバイスを製
造する方法であって、上記半導体結晶薄膜の成長の際
に、基板1の温度を600〜900℃に設定する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、真空室等の真空領域
内に、半導体結晶を構成する原子をガス状態で供給し、
基板表面にSi−SiGeヘテロ接合構造の結晶薄膜
(シリコン単結晶薄膜とシリコンゲルマニウム混晶薄膜
とを積層した構造、以下同じ)を成長させ、半導体デバ
イス(半導体装置)を製造する方法に関するものであ
る。
【0002】
【従来の技術】近年、素子の高性能化の要求により、信
頼性、高集積化の容易さ等、半導体材料として優れた特
性を有し、これまで長期に渡って蓄積してきた技術を活
かせるSi系半導体において新たな構造のデバイスを作
製するという試みがなされている。そのひとつが、Si
−SiGe系ヘテロデバイスであり、SiGeヘテロバ
イポーラトランジスタ等の高速電子デバイスやSi−S
iGeの歪超格子を利用した新機能デバイスがあげられ
る。さらには、シリコン系半導体の発光特性を利用した
OEIC(光電子IC)への利用も考えられている。そ
のためには、急峻なヘテロ接合界面を持つ良質な結晶が
不可欠で、それらの要求を満足できるような結晶成長技
術の確立が望まれている。
【0003】その候補としては、固体ソースMBE法、
ガスソースMBE法、CVD法等がある。このうち、最
も高品質なSi−SiGeヘテロ接合構造を形成するも
のは固体ソースMBE法であると考えられてきた。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来の固体ソースMBE法で作製した最良の結晶において
も、光関連デバイスに利用できるような強い発光は観測
されていない。通常、固体ソースMBE法でこのような
Si−SiGeヘテロ接合構造の結晶薄膜を作製する場
合、結晶薄膜の成長は、300〜500℃と低い温度域
で行なわれている。これはつぎのような理由による。す
なわち、SiとGeの結晶の格子定数は相互に4%も異
なっているため、Si膜の上にGeないしはSiGe
(または逆の場合でも)膜を成長させようとした場合に
は転位と呼ばれる結晶欠陥が発生し、得られるヘテロ接
合構造の結晶薄膜の特性が著しく低下してしまう。この
ような不都合な現象は、高温になればなるほど大きくな
る。したがって、結晶薄膜の成長は上記のように低温度
域で行われている。また高温で行うと、表面モホロジー
(表面の平坦性)も悪くなる傾向があるうえ、Geの表
面偏析(Ge膜の上にSi膜を成長させる際、Si膜と
/Ge膜との界面においてGeがSi膜に入り込み、界
面の急峻性(急峻性とは、膜の積層時に新規生成膜に前
回使用時のガスの混入が少なく、新旧両膜がその接合界
面において成分が厳密に異なるようになることをいう)
を低下させる等)の問題が生じ、これらを回避すること
も、結晶薄膜の成長を上記のような低温域で行う大きな
理由となっている。
【0005】このように、従来から、Si−SiGe系
のヘテロ接合構造の結晶薄膜を形成する場合には、低温
成長が必須条件であると考えられ、これが技術常識とな
っていた。このような考えに基づいて作製された、高品
質と思われたSiGe/Si量子井戸構造(Si基板の
上にSiの薄膜を形成し、その上に薄いSiGeの膜を
形成、さらにその上にSi薄膜を形成し、上下のSi薄
膜でSiGe膜をサンドイッチにした構造のもの)の膜
(ヘテロ接合構造の結晶薄膜)でさえも、光電子デバイ
スとしての利用が考えられるような強い発光現象は認め
られなかった。
【0006】またガスソースMBE法やその他のCVD
法においても同様に、強い発光現象を示すような結晶膜
は作製されていない。しかしながら、強い発光を生じる
Si−SiGeヘテロ接合構造の半導体結晶薄膜を作製
することができれば、それを備えた半導体デバイスは、
半導体デバイスとしての基本的な性能の他、光素子等と
しての性能も備えるようになり、光通信等の領域におい
て、重要な役割を果たすようになる。
【0007】この発明は、このような事情に鑑みなされ
たもので、従来にない強い発光を示す高品質なSi−S
iGeヘテロ接合構造の半導体結晶薄膜を成長させ、光
電子デバイス等の性能も併有する半導体デバイスの製法
の提供をその目的とする。
【0008】
【課題を解決するための手段】上記の目的を達成するた
め、この発明の半導体デバイスの製法は、真空領域内
に、Siを含むガスとGeを含むガスとを供給し、基板
上にSi−SiGeヘテロ接合構造の半導体結晶薄膜を
成長させ、半導体デバイスを製造する方法であって、上
記半導体結晶薄膜の成長の際に、基板の温度を600〜
900℃に設定するという構成をとる。すなわち、この
発明の半導体デバイスの製法は、ガスソースMBE法の
改善を図り、それによって、強い発光現象を示す結晶膜
を基板上に作製するものである。
【0009】
【作用】この発明者らは、上記Si−SiGeヘテロ接
合構造の半導体結晶薄膜が光関連デバイスに利用できる
ような強い発光を生じないのは、上記半導体結晶薄膜の
結晶性が不十分であり、しかも上記ヘテロ接合構造の結
晶薄膜におけるシリコン単結晶薄膜とシリコンゲルマニ
ウム混晶単結晶薄膜との接合界面における急峻性も不十
分ではないかと着想し、一連の研究を重ねた。この研究
の過程で、この発明者らの上記着想が正しいことが裏付
けられ、さらに上記着想を実現するために研究を重ねた
結果、ガスソースMBE法を用い、600℃〜900℃
という従来では考えられない高温領域においてSi−S
iGeヘテロ接合構造の半導体結晶薄膜(Si−SiG
e/Si量子井戸構造の膜)を作製すると、今までにな
い強い発光(化合物半導体の発光に匹敵するような強い
発光)が得られることを見いだし、この発明に到達し
た。
【0010】これについて、より詳しく説明すると、ガ
スソースMBE法は、生成する膜の均一性の点におい
て、固体ソースMBE法に一歩を譲る。したがって、従
来固体ソースMBE法が賞用されている。しかし、上記
固体ソースMBE法における半導体結晶薄膜の成長は、
先に述べたように、300〜500℃の低温で行なわれ
ることが技術常識となっている。
【0011】この発明者らは、先に述べたように、この
ような技術常識に疑いを抱き、低温における膜成長自体
が発光現象を阻害しているのではないかと考えた。すな
わち、低温では、結晶を形成する原子(SiGe)の活
発な運動が抑制され、上記原子が本来の結晶格子位置に
収まることができず、結晶性の低下が起こることが予期
される。この発明者らは、強い発光には、結晶性等が良
いことが必須条件であると予想している。従来は、この
予想に反し、固体ソースMBE法は、低温成長を行なっ
ていたのであり、成長したSiGe自身の結晶性を低下
させる結果となっていた。なお、結晶性の良否の判断
は、通常、発光現象を利用した、PL(フォトルミネッ
センス)測定で行なわれている。この方法では、GaA
s等の化合物半導体のように発光しやすいものであれば
容易に判定できるが、Si系の結晶は元来発光しにくい
ため、結晶性の良否の判定は容易でない。したがって、
このことと、固体ソースMBE法が優れた成膜性能を持
ち、欠点が少ないと言われていることとが相まって、発
光現象が結晶性と接合界面の急峻性に大きな影響を受け
るということに気が付くのを遅らせていたものと考えら
れる。
【0012】この発明者らは、先に述べたように、ヘテ
ロ界面急峻性が良いとともに、結晶性の優れたSiGe
/Si量子井戸構造を作製すれば、強い発光現象が得ら
れるものと考えた。そこで結晶性の向上を図るために、
高温で成長できなおかつ高温成長の弊害が出ないような
成長方法について研究を重ねた。その結果として、ガス
ソースMBE法を用い、600〜900℃という従来で
は考えられない高温域でSiGe/Si量子井戸構造を
作製すれば、化合物半導体に匹敵するような強い発光が
得られることを見いだしこの発明に到達した。
【0013】つぎに、この発明を詳しく説明する。
【0014】この発明の半導体デバイスは、通常、真空
室内に基板を保持する保持部と、上記保持部の下側に反
応ガス拡散室とを設けて構成された半導体製造装置を用
いて得られる。原料となる反応ガスは、上記反応ガス拡
散室を経由して基板保持部に保持された基板に向かって
吹き出され、基板面に薄膜を形成する。通常、基板と反
応ガス拡散室の天井部との距離は、数センチメートル程
度(好適には2〜5cm、より好適には3〜4cm)に設定
されている。そして、上記反応ガスは、反応ガス拡散室
に形成された複数の開口から吹き出すのであり、これら
の開口は、上記基板面での分子線密度が均一になるよ
う、反応ガス拡散室の天井部に所定間隔で一面に分布形
成されている。このようにして、反応ガスを供給するこ
とにより、通常のガスソースMBE法では困難な、反応
ガスの平均自由行程が数センチメートルとなる比較的高
い圧力領域(10-1Paオーダ)においても、高温で膜
成長が可能となる。その結果、半導体結晶薄膜における
結晶性の向上効果とヘテロ界面における急峻性とが実現
されるようになる。
【0015】つぎに、この発明を実施例にもとづいて詳
細に説明する。
【0016】
【実施例】図1はこの発明の半導体デバイスの製法に用
いる半導体製造装置を示している。この半導体製造装置
は、円筒形のステンレス製真空室Xを備え、その真空室
X内に円板状の基板1が、中央にガス透過用の穴を有す
るシリコン板(図では省略している)を介して、水平に
設けられた基板保持用のトレイ4の中央開口縁3に水平
に載置され、着脱自在に装着される。上記シリコン板に
よって基板1の全体の均一加熱が可能となる。真空室X
の周壁1aから内側に水平に突出するステンレス製のガ
イドリング1bとの間の間隙に、その間隙を埋める、略
リング状の分離板11が取り付けられている。
【0017】上記略リング状の分離板11は、その内周
側のリング部分と外周側のリング部分とからなり、内周
側部分がカーボンリング20で形成され、外周部分が石
英リング21で形成されている。上記石英リング21
は、熱遮蔽効果が高いため、成膜時の加熱によって基板
1の周囲が中心側から周方向に熱くなるのを、この石英
リング21によって防止することができ、真空室Xの周
壁に対する伝熱を遮蔽する。この種の装置では、成膜状
態をその場で観察するために、真空室XにRHEED等
の観察機器を取り付け、基板1の表面(図示の下側面)
に電子ビームを照射してその軌跡を反対側に設けたスク
リーン(図示せず)上に投影しその投影像を読み取るこ
とが行われるが、この時、上記分離板11の石英リング
21は絶縁体であり、静電気を帯びて帯電しやすい。そ
してこのような帯電部分が存在すると、電子ビームは指
向性を失い、軌跡がスクリーンから大きくずれてスクリ
ーン状に投影されなくなる。そこで、この装置では、石
英リング21への帯電を防止するために、石英リング2
1の下面に、薄肉のカーボンプレート22を取り付け静
電気を真空室Xの周壁1aに逃がすようにしている。ま
た、分離板11のカーボンリング20と基板1とは、上
記石英リング21で真空室Xの周壁1aと遮蔽されてお
り帯電しやすいため、カーボンリング20をタンタル線
25によってガイドリング1bにアースし静電気を真空
室Xの周壁1aに逃がすようにしている。
【0018】上記真空室Xは、さきに述べた分離板1
1,トレイ4および基板1によって、基板加熱スペース
Pと結晶成長スペースQの2空間に仕切られており、上
記基板加熱スペースP,結晶成長スペースQのそれぞれ
には、真空ポンプ(図示せず)から延びる真空排気配管
12,13が連通されている。したがって、上記スペー
スP,Qは、各別に、それぞれ異なる真空℃に設定でき
るようになっている。この基板加熱スペースPにおい
て、上記基板1の上方には、ヒータ(たとえば板状カー
ボングラファイトに筋状切り込みを交互に設け、その両
端に電極を取り付けて構成した板状ヒータ)6が設けら
れており、その下に均熱板6aが取り付けられている。
これらは、真空室Xの天井から吊り下げ保持されてい
る。このヒータ6は面状に均一加熱が可能で、特に上記
均熱板6aとの組み合わせによって非常に均一に面状加
熱を行うことができるようになっている。
【0019】そして、上記ヒータ6および均熱板6a
は、開口を下向きにした状態で配設されたコップ状の熱
遮蔽板26で囲われている。この熱遮蔽板26は、8層
構造の積層板からなり、内側の4層がモリブデン材で形
成され、外側の4層がステンレス材で形成されている。
この構造によれば非常に保温性および加熱時の熱の指向
性を高くできるため、ヒータ6の加熱領域を限定し、基
板1に対する熱効率を大幅に向上することができる。
【0020】一方、上記結晶成長スペースQには、中空
円柱状のマニホールド7が設けられている。このマニホ
ールド7は、内部が中板40で上下2室に区切られてい
る。この中板40は、SiC(炭化珪素)コーティング
のなされたカーボン40aとモリブデン板40bの2層
構造になっている。モリブデン板40bは熱遮蔽性に富
んでおり、マニホールド7の下室への侵入を阻止する。
マニホールド7の下室は、ステンレス性の第2の反応ガ
ス拡散室41に形成され、その底部にはステンレス性の
第2の原料ガス供給間42が連通されている。そして、
上記第2の原料ガス供給配管42の先端部は開口も形成
されヘッダー部46になっており、この部分から周方向
に第2の原料ガスが噴射するようになっている。また、
上記ヘッダー部46の周囲には、略中空半球状のステン
レス製の反射板47が設けられており、上記第2の原料
ガスは、その曲面にそって矢印のようになめらかに均一
拡散しながら上昇するようになっている。マニホールド
7の上室は、SiCコーティングされたカーボン材製の
第1の反応ガス拡散室43に形成され、その内側には、
側方からタンタル材製の第1の原料ガス供給配管44が
導入されている。この原料ガス供給配管44の先端は閉
じられていて、先端周壁部には、円周方向に所定間隔で
複数の吹き出し口44bが形成されている。また、上記
吹き出し口44bの上方には、タンタル材製の水平拡散
板48が設けられている。これによって、第1の原料ガ
スが、破線矢印のように周方向に均一に拡がりながら上
昇するようになっている。そして、上記第1の反応ガス
拡散室43の天井部、すなわち、マニホールド7の天板
には、図2に示すように、一面に、均一な間隔(例えば
ピッチ18mm)で多数の開口(直径4.5mm)43aが
分布形成(基板面内迄の距離35mm)されている。図2
において、開口43aは、各開口43aを結んで横方向
に延びる線Xに対し、各開口を結んで斜めに延びる線Y
が略60度の角度となるように形成されている。符号1
は基板を示している。そして、各開口43aの略中心
に、図1に示すように、第2の反応ガス拡散室41の天
井部から上方へ延びるタンタル材製の連通管40cの先
端が位置し、各開口43aの開口壁との間に空隙を設け
ている。第1の反応ガス拡散室43に導入された第1の
原料ガスは上記空隙を通って基板1に向かって吹き出
し、第2の反応ガス拡散室41に導入された第2の原料
ガスは連通管40cを通って基板1に向かって吹き出す
ようになっている。
【0021】この装置を使用し目的とする半導体結晶薄
膜を成長するには、真空室Xの圧力を10-1〜10-3
a(パスカル)に設定する。そして、基板1から、10
cm以内、好適には、2〜5cmに(上記装置では3.5c
m)の距離に設定した開口43a、連通管40cの先端
から原料ガスを吹き出し基板1に対して成膜する。この
とき基板1は、600〜900℃、好適には620〜8
00℃の温度範囲に加熱されている。通常、PH3 ,A
sH3 等のドーピングガスはクラッキング後、第1の反
応ガス拡散室2に供給され、Siを含むガス(Si2
6 ,SiH4 )やGeを含むガス(GeH4 等)やB2
6 等のドーピングガスは事前分解しないで直接第2の
反応ガス拡散室41に供給される。
【0022】上記装置を用い、620℃で作製したSi
Ge/Siのヘテロ構造を有する半導体結晶薄膜の1つ
であるSi0.84Ge0.16(36Å)/Si(54Å)量子井
戸構造(Si基板の上に54ÅのSi結晶薄膜を形成、
その上にSiとGeの比率が0.84対0.16のSi
Ge結晶薄膜を36Åの厚みで形成、さらにその上にS
i結晶薄膜を54Å形成したもの)のPL(フォトルミ
ネッセンス)スペクトルを図3の曲線Aに示す。また同
じ装置を用いて580℃で作製した同じ構造の薄膜のP
Lスペクトルを曲線Bに示す。さらに、従来の固体ソー
スMBE装置を用いて、500℃で作製したほぼ同じヘ
テロ構造を有する半導体結晶薄膜であるSi0.8 Ge
0.2 (300Å)/Si(600Å)量子井戸構造のPLスペク
トルを曲線Cに示す。曲線Aにおいて、XTOとXNPと表
示した強いピークがSiGe膜からの発光であり、従来
得られなかったものである。その右側の大きなピークは
Si基板からの発光である。580℃で作製した同じ構
造のものでは、発光を示すピークが全く消失している。
また、固体ソースMBEで作製したものでは、SiGe
膜からの発光がないうえに、さらに低エネルギー側に結
晶欠陥の存在を示すブロードなピークが検出されてい
る。
【0023】また図4の曲線Aは、本発明の上記実施例
で得られたSiGe/Si量子井戸構造のSiGe膜と
Si膜との接合界面の急峻性を測定したSIMS分析デ
ータ曲線であり、同じく図4の曲線Bは固体ソースMB
Eで作製したSiGe/Si量子井戸構造のSiGe膜
とSi膜の接合界面の急峻性を測定したSIMS分析曲
線である。図4の曲線AとBとの対比から、本発明の上
記実施例のものでは、極めて短い距離でGeが減衰お
り、接合界面の急峻性が優れていることがわかる。それ
に比べ固体ソースMBEの方は長い距離に渡りGeが分
布しており、急峻性が悪い事を示している。
【0024】〔急峻性の測定〕二次イオン質量分析装置
(酸素イオンO2 + を加速エネルギー6kVで試料表面
に対して60°の角度で入射し、物理スパッタ効果によ
り、GeのSi中における深さ方向分析を行う。《SI
MS装置》)を用いて、Si/SiGe界面付近におけ
るGeの分布を測定した。 〈SIMS:ATOMIKA製6500、超高真空対応
(10-11 Torr)、軽元素分析用ヘリウムクライオ
パネル装備、四重極型質量分析器型〉
【0025】〔PLの測定〕JOBIN YVON製、
1m分光器(JHR−1000)を用いて測定した。
【0026】
【発明の効果】以上のように、この発明は、ガスソース
MBE法を改良したもので、基板上にSi−SiGeヘ
テロ接合構造の半導体結晶薄膜を成長させる際に、基板
の温度を600〜900℃に加熱するため、従来にな
い、発光特性の極めて優れた高品質な半導体結晶薄膜を
製造することができ、それによって、半導体としての基
本的な性能の他、発光素子等の性能併用している半導体
デバイスを製造することができる。したがって、この半
導体デバイスを利用し、超高性能Si電子デバイスや、
発光,受光,光処理といった光化学機能を組み込んだ、
全く新しい光電子デバイスの作製が可能となる。
【図面の簡単な説明】
【図1】この発明に用いられる半導体製造装置の成長室
の縦断面図である。
【図2】図1の装置のマニホールドの天板に分布形成さ
れる多数の開口の説明図である。
【図3】この発明の製法と従来の製法により得られた半
導体結晶薄膜の発光特性を比較説明する図である。
【図4】この発明の製法と従来の製法により得られた半
導体結晶薄膜の急峻性を比較説明する図である。
【符号の説明】
1 基板 40c 連通管 41 第2の反応ガス拡散室 43a 開口 X 真空室
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成4年6月24日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】図1
【補正方法】変更
【補正内容】
【図1】
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】図2
【補正方法】変更
【補正内容】
【図2】

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 真空領域内に、Siを含むガスとGeを
    含むガスとを供給し、基板上にSi−SiGeヘテロ接
    合構造の半導体結晶薄膜を成長させ、半導体デバイスを
    製造する方法であって、上記半導体結晶薄膜の成長の際
    に、基板の温度を600〜900℃に設定することを特
    徴とする半導体デバイスの製法。
  2. 【請求項2】 上記Siを含むガスが、SiH4 ,Si
    2 6 等のSi水素化物であり、Geを含むガスがGe
    4 等のGe水素化物である請求項1記載の半導体デバ
    イスの製法。
JP14231192A 1992-06-03 1992-06-03 半導体デバイスの製法 Expired - Lifetime JP2721086B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14231192A JP2721086B2 (ja) 1992-06-03 1992-06-03 半導体デバイスの製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14231192A JP2721086B2 (ja) 1992-06-03 1992-06-03 半導体デバイスの製法

Publications (2)

Publication Number Publication Date
JPH05335236A true JPH05335236A (ja) 1993-12-17
JP2721086B2 JP2721086B2 (ja) 1998-03-04

Family

ID=15312411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14231192A Expired - Lifetime JP2721086B2 (ja) 1992-06-03 1992-06-03 半導体デバイスの製法

Country Status (1)

Country Link
JP (1) JP2721086B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61278132A (ja) * 1985-06-03 1986-12-09 Sumitomo Electric Ind Ltd 水素化アモルフアスSiGe膜の形成方法
JPS62159415A (ja) * 1986-01-08 1987-07-15 Nec Corp 単結晶半導体薄膜の製造方法
JPS62231202A (ja) * 1986-03-31 1987-10-09 Nec Corp 分光器用結晶、量子細線構造及びそれらの製造方法
JPS63158832A (ja) * 1986-12-23 1988-07-01 Matsushita Electric Ind Co Ltd 半導体基体
JPH0461380A (ja) * 1990-06-29 1992-02-27 Toshiba Corp 半導体製造装置および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61278132A (ja) * 1985-06-03 1986-12-09 Sumitomo Electric Ind Ltd 水素化アモルフアスSiGe膜の形成方法
JPS62159415A (ja) * 1986-01-08 1987-07-15 Nec Corp 単結晶半導体薄膜の製造方法
JPS62231202A (ja) * 1986-03-31 1987-10-09 Nec Corp 分光器用結晶、量子細線構造及びそれらの製造方法
JPS63158832A (ja) * 1986-12-23 1988-07-01 Matsushita Electric Ind Co Ltd 半導体基体
JPH0461380A (ja) * 1990-06-29 1992-02-27 Toshiba Corp 半導体製造装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2721086B2 (ja) 1998-03-04

Similar Documents

Publication Publication Date Title
US7102173B2 (en) Nitride semiconductor device and method of manufacturing the same
JP5445694B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
US6362496B1 (en) Semiconductor light emitting device having a GaN-based semiconductor layer, method for producing the same and method for forming a GaN-based semiconductor layer
US6596555B2 (en) Forming of quantum dots
CN101128911A (zh) 用于高密度、低能量等离子增强气相外延的系统和工艺
KR20150124025A (ko) 질화물 단결정 성장방법 및 질화물 반도체 소자 제조방법
JPWO2008096884A1 (ja) n型導電性窒化アルミニウム半導体結晶及びその製造方法
JP4818754B2 (ja) 炭化珪素単結晶インゴットの製造方法
JP2002367906A (ja) 半導体多層構造を成長させる方法
JP2003332234A (ja) 窒化層を有するサファイア基板およびその製造方法
JP2004221352A (ja) ZnO結晶の製造方法及びZnO系LEDの製造方法
JP2001274093A (ja) 半導体基材及びその製造方法
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
JPH05335236A (ja) 半導体デバイスの製法
TW202434766A (zh) 氮化鎵(GaN)基板
JP2004533725A (ja) 半導体層成長方法
JP2881069B2 (ja) 半導体デバイスの製法
JPH05238880A (ja) エピタキシャル成長方法
JP6962463B2 (ja) Iii族窒化物半導体基板の製造方法
JPH11268996A (ja) 化合物半導体混晶の成長方法
JP3461819B2 (ja) 半導体結晶膜の製造方法
CN216528933U (zh) 发光二极管外延片及发光二极管
JPH0529653A (ja) 半導体素子
CN111101197B (zh) Iii族氮化物半导体及其制造方法
JP2642829B2 (ja) 半導体製造装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971028

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 15