JPH05335299A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05335299A JPH05335299A JP13905892A JP13905892A JPH05335299A JP H05335299 A JPH05335299 A JP H05335299A JP 13905892 A JP13905892 A JP 13905892A JP 13905892 A JP13905892 A JP 13905892A JP H05335299 A JPH05335299 A JP H05335299A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- teos
- semiconductor substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】優れたカバレッジ特性及び平坦化特性を有する
と共に、膜質が良好な層間絶縁膜または保護絶縁膜を形
成する半導体装置の製造方法を提供する。 【構成】配線３か形成された半導体基板１上に、第１の
絶縁膜（Ｐ−ＴＥＯＳ膜）４、第２の絶縁膜（Ｐ−Ｓｉ
Ｏ2 膜）５を連続して形成し、第２の絶縁膜（Ｐ−Ｓｉ
Ｏ2 膜）５上に、第３の絶縁膜（Ｏ3 −ＴＥＯＳ膜）６
を形成する。
と共に、膜質が良好な層間絶縁膜または保護絶縁膜を形
成する半導体装置の製造方法を提供する。 【構成】配線３か形成された半導体基板１上に、第１の
絶縁膜（Ｐ−ＴＥＯＳ膜）４、第２の絶縁膜（Ｐ−Ｓｉ
Ｏ2 膜）５を連続して形成し、第２の絶縁膜（Ｐ−Ｓｉ
Ｏ2 膜）５上に、第３の絶縁膜（Ｏ3 −ＴＥＯＳ膜）６
を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、段差を有する半導体基板上に、優れたカ
バレッジ特性、平坦化特性を有し、且つ、膜質が良好な
層間絶縁膜または保護絶縁膜を形成する半導体装置の製
造方法に関する。
に係り、特に、段差を有する半導体基板上に、優れたカ
バレッジ特性、平坦化特性を有し、且つ、膜質が良好な
層間絶縁膜または保護絶縁膜を形成する半導体装置の製
造方法に関する。
【０００２】
【従来の技術】従来、半導体装置の微細化、高集積化に
伴い、層間絶縁膜や保護絶縁膜の平坦化が益々重要とな
り、様々な平坦化方法が紹介されている。前記平坦化方
法としては、例えば、シリカフィルム等の無機系流動物
や、ポリイミド系樹脂等の有機系流動物を塗布する方
法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ）法による堆積とエッチバックを組み合わ
せて行う方法、ウェハ電極に高周波を印加して負バイア
スをかけ、当該ウェハ上で堆積とエッチングを同時に行
うバイアススパッタ法、等が挙げられる。
伴い、層間絶縁膜や保護絶縁膜の平坦化が益々重要とな
り、様々な平坦化方法が紹介されている。前記平坦化方
法としては、例えば、シリカフィルム等の無機系流動物
や、ポリイミド系樹脂等の有機系流動物を塗布する方
法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ）法による堆積とエッチバックを組み合わ
せて行う方法、ウェハ電極に高周波を印加して負バイア
スをかけ、当該ウェハ上で堆積とエッチングを同時に行
うバイアススパッタ法、等が挙げられる。
【０００３】特に、近年では、半導体装置の微細化、高
集積化が益々進み、より優れた平坦化特性が要求されて
いる。そこで、優れたカバレッジ特性、平坦化特性を有
する有機シラン（テトラエトキシシラン）を含むガスを
用いたＣＶＤ法（以下、『ＴＥＯＳ−ＣＶＤ法』とい
う）の適用が広く行われている。そして、前記ＴＥＯＳ
−ＣＤＶ法は、主に、プラズマＴＥＯＳ−ＣＶＤ法とオ
ゾンＴＥＯＳ−ＣＶＤ法とに分けられる。
集積化が益々進み、より優れた平坦化特性が要求されて
いる。そこで、優れたカバレッジ特性、平坦化特性を有
する有機シラン（テトラエトキシシラン）を含むガスを
用いたＣＶＤ法（以下、『ＴＥＯＳ−ＣＶＤ法』とい
う）の適用が広く行われている。そして、前記ＴＥＯＳ
−ＣＤＶ法は、主に、プラズマＴＥＯＳ−ＣＶＤ法とオ
ゾンＴＥＯＳ−ＣＶＤ法とに分けられる。
【０００４】前記プラズマＴＥＯＳ−ＣＶＤ法により形
成した膜（プラズマＴＥＯＳ膜、以下、『Ｐ−ＴＥＯＳ
膜』という）は、優れたカバレッジ特性を有した緻密な
膜である。従って、クラックが入り難く、絶縁特性に優
れ、リーク電流の低減化を達成することができる。しか
し、前記Ｐ−ＴＥＯＳ膜は、平坦化特性が十分ではない
という欠点があった。
成した膜（プラズマＴＥＯＳ膜、以下、『Ｐ−ＴＥＯＳ
膜』という）は、優れたカバレッジ特性を有した緻密な
膜である。従って、クラックが入り難く、絶縁特性に優
れ、リーク電流の低減化を達成することができる。しか
し、前記Ｐ−ＴＥＯＳ膜は、平坦化特性が十分ではない
という欠点があった。
【０００５】一方、前記オゾンＴＥＯＳ−ＣＶＤ法によ
り形成した膜（オゾンＴＥＯＳ膜、以下、『Ｏ3 −ＴＥ
ＯＳ膜』という）は、優れた平坦化特性を有するが、耐
クラック特性に欠けるという欠点があった。そこで、前
記Ｐ−ＴＥＯＳ膜及びＯ3 −ＴＥＯＳ膜の長所を生かし
ながら、欠点をカバーし、優れたカバレッジ特性、平坦
化特性を有する層間絶縁膜や保護絶縁膜を得る方法とし
て、前記Ｐ−ＴＥＯＳ膜上にＯ3 −ＴＥＯＳ膜を形成
し、当該両膜により層間絶縁膜や保護絶縁膜を構成する
従来例が存在する。
り形成した膜（オゾンＴＥＯＳ膜、以下、『Ｏ3 −ＴＥ
ＯＳ膜』という）は、優れた平坦化特性を有するが、耐
クラック特性に欠けるという欠点があった。そこで、前
記Ｐ−ＴＥＯＳ膜及びＯ3 −ＴＥＯＳ膜の長所を生かし
ながら、欠点をカバーし、優れたカバレッジ特性、平坦
化特性を有する層間絶縁膜や保護絶縁膜を得る方法とし
て、前記Ｐ−ＴＥＯＳ膜上にＯ3 −ＴＥＯＳ膜を形成
し、当該両膜により層間絶縁膜や保護絶縁膜を構成する
従来例が存在する。
【０００６】
【発明が解決しようとする課題】しかしながら、前記Ｐ
−ＴＥＯＳ膜及びＯ3 −ＴＥＯＳ膜は、共に、表面反応
性の膜であるため、当該Ｐ−ＴＥＯＳ膜上に、Ｏ3 −Ｔ
ＥＯＳ膜を形成すると、Ｏ3 −ＴＥＯＳ膜に下地依存性
が起こり易く、当該Ｏ3 −ＴＥＯＳ膜がポーラスな膜と
なり、膜質が脆弱化するという問題あった。
−ＴＥＯＳ膜及びＯ3 −ＴＥＯＳ膜は、共に、表面反応
性の膜であるため、当該Ｐ−ＴＥＯＳ膜上に、Ｏ3 −Ｔ
ＥＯＳ膜を形成すると、Ｏ3 −ＴＥＯＳ膜に下地依存性
が起こり易く、当該Ｏ3 −ＴＥＯＳ膜がポーラスな膜と
なり、膜質が脆弱化するという問題あった。
【０００７】そこで、この問題を解決するために、窒素
を用いたプラズマ処理等を行い、Ｐ−ＴＥＯＳ膜の表面
改質を行う等の試みが行われているが、再現性、安定性
を確保することが困難であり、実際の工程で、Ｐ−ＴＥ
ＯＳ膜上にＯ3 −ＴＥＯＳ膜を形成する方法は、現実的
でないという問題があった。本発明は、このような問題
を解決することを課題とするものであり、優れたカバレ
ッジ特性及び平坦化特性を有すると共に、膜質が良好な
層間絶縁膜または保護絶縁膜を形成する半導体装置の製
造方法を提供することを目的とするものである。
を用いたプラズマ処理等を行い、Ｐ−ＴＥＯＳ膜の表面
改質を行う等の試みが行われているが、再現性、安定性
を確保することが困難であり、実際の工程で、Ｐ−ＴＥ
ＯＳ膜上にＯ3 −ＴＥＯＳ膜を形成する方法は、現実的
でないという問題があった。本発明は、このような問題
を解決することを課題とするものであり、優れたカバレ
ッジ特性及び平坦化特性を有すると共に、膜質が良好な
層間絶縁膜または保護絶縁膜を形成する半導体装置の製
造方法を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】この目的を達成するため
に、本発明は、段差を有する半導体基板上に、層間絶縁
膜または保護絶縁膜を形成する半導体装置の製造方法に
おいて、前記半導体基板に、有機シランを含むガスを用
いたプラズマ気相成長法を行い、当該半導体基板上に、
第１の絶縁膜を形成する第１工程と、これに連続して、
モノシランを含むガスを用いたプラズマ気相成長法を行
い、当該第１の絶縁膜上に、第２の絶縁膜を形成する第
２工程と、前記第２の絶縁膜が形成された半導体基板
に、有機シラン及びオゾンを含むガスを用いた気相成長
法を行い、当該第２の絶縁膜上に、第３の絶縁膜を形成
する第３工程と、を含むことを特徴とする半導体装置の
製造方法を提供するものである。
に、本発明は、段差を有する半導体基板上に、層間絶縁
膜または保護絶縁膜を形成する半導体装置の製造方法に
おいて、前記半導体基板に、有機シランを含むガスを用
いたプラズマ気相成長法を行い、当該半導体基板上に、
第１の絶縁膜を形成する第１工程と、これに連続して、
モノシランを含むガスを用いたプラズマ気相成長法を行
い、当該第１の絶縁膜上に、第２の絶縁膜を形成する第
２工程と、前記第２の絶縁膜が形成された半導体基板
に、有機シラン及びオゾンを含むガスを用いた気相成長
法を行い、当該第２の絶縁膜上に、第３の絶縁膜を形成
する第３工程と、を含むことを特徴とする半導体装置の
製造方法を提供するものである。
【０００９】
【作用】本発明によれば、第１の絶縁膜と第３の絶縁膜
との間に、第２の絶縁膜を形成し、この三層により層間
絶縁膜または保護絶縁膜を構成するため、当該層間絶縁
膜または保護絶縁膜は、優れたカバレッジ特性及び平坦
化特性を有すると共に、膜質が良好となる。
との間に、第２の絶縁膜を形成し、この三層により層間
絶縁膜または保護絶縁膜を構成するため、当該層間絶縁
膜または保護絶縁膜は、優れたカバレッジ特性及び平坦
化特性を有すると共に、膜質が良好となる。
【００１０】即ち、前記第１の絶縁膜は、表面反応性を
有するＰ−ＴＥＯＳ膜であるが、この上には、第２の絶
縁膜、即ち、モノシランを含むガスを用いたプラズマＣ
ＶＤ法により形成した絶縁膜（以下、『Ｐ−ＳｉＯ
2 膜』という）が形成される。このＰ−ＳｉＯ2 膜は、
気相反応性であるため、Ｐ−ＴＥＯＳ膜に対する下地依
存性がなく、また、Ｐ−ＴＥＯＳ膜の表面が親水性であ
っても、安定した良好な堆積が行われる。従って、前記
Ｐ−ＳｉＯ2 膜は、脆弱化することがなく、良好な膜質
で形成することできる。さらに、Ｐ−ＳｉＯ2 膜は、Ｐ
−ＴＥＯＳ膜を形成したチャンバー内で連続して形成す
ることができるため、手間がかからず、簡単に形成する
ことができる。また、前記Ｐ−ＳｉＯ2 膜上に形成され
る前記第３の絶縁膜、即ち、Ｏ3 −ＴＥＯＳ膜は、前記
Ｐ−ＳｉＯ2 膜に対する下地依存性が少なく、また、安
定した良好な堆積が行われる。従って、Ｏ3 −ＴＥＯＳ
膜は、脆弱化することがなく、良好な膜質で形成され
る。このため、膜質が脆弱化する等の欠点を解消すると
共に、Ｐ−ＴＥＯＳ膜の優れたカバレッジ特性と、Ｏ3
−ＴＥＯＳ膜の優れた平坦化特性の両者を発揮すること
ができる。
有するＰ−ＴＥＯＳ膜であるが、この上には、第２の絶
縁膜、即ち、モノシランを含むガスを用いたプラズマＣ
ＶＤ法により形成した絶縁膜（以下、『Ｐ−ＳｉＯ
2 膜』という）が形成される。このＰ−ＳｉＯ2 膜は、
気相反応性であるため、Ｐ−ＴＥＯＳ膜に対する下地依
存性がなく、また、Ｐ−ＴＥＯＳ膜の表面が親水性であ
っても、安定した良好な堆積が行われる。従って、前記
Ｐ−ＳｉＯ2 膜は、脆弱化することがなく、良好な膜質
で形成することできる。さらに、Ｐ−ＳｉＯ2 膜は、Ｐ
−ＴＥＯＳ膜を形成したチャンバー内で連続して形成す
ることができるため、手間がかからず、簡単に形成する
ことができる。また、前記Ｐ−ＳｉＯ2 膜上に形成され
る前記第３の絶縁膜、即ち、Ｏ3 −ＴＥＯＳ膜は、前記
Ｐ−ＳｉＯ2 膜に対する下地依存性が少なく、また、安
定した良好な堆積が行われる。従って、Ｏ3 −ＴＥＯＳ
膜は、脆弱化することがなく、良好な膜質で形成され
る。このため、膜質が脆弱化する等の欠点を解消すると
共に、Ｐ−ＴＥＯＳ膜の優れたカバレッジ特性と、Ｏ3
−ＴＥＯＳ膜の優れた平坦化特性の両者を発揮すること
ができる。
【００１１】
【実施例】次に、本発明に係る実施例について、図面を
参照して説明する。図１ないし図３は、本発明の実施例
に係る半導体装置の製造工程の一部を示す断面図であ
る。図１に示す工程では、半導体基板１上に、公知の方
法で、絶縁膜２を形成し、その上に所望のパターンで配
線３を形成する。ここで、前記半導体基板１には、段差
が生じている。次いで、前記絶縁膜２及び配線３が形成
された半導体基板１に、ＴＥＯＳ＝５００ｓｃｃｍ、Ｏ
2 ＝５００ｓｃｃｍ、温度＝４００℃、圧力＝９Ｔｏｒ
ｒ、の条件で、プラズマＣＶＤ法を行い、膜厚が２００
０〜８０００Å程度の第１の絶縁膜（Ｐ−ＴＥＯＳ膜）
４を形成する。この第１の絶縁膜（Ｐ−ＴＥＯＳ膜）４
は、優れたカバレッジ特性を有するため、半導体基板１
の段差部分にも、十分に入り込むことができる。また、
第１の絶縁膜（Ｐ−ＴＥＯＳ膜）４は、緻密な膜である
ため、リーク電流を低減し、クラック等が入り難い良好
な膜となる。
参照して説明する。図１ないし図３は、本発明の実施例
に係る半導体装置の製造工程の一部を示す断面図であ
る。図１に示す工程では、半導体基板１上に、公知の方
法で、絶縁膜２を形成し、その上に所望のパターンで配
線３を形成する。ここで、前記半導体基板１には、段差
が生じている。次いで、前記絶縁膜２及び配線３が形成
された半導体基板１に、ＴＥＯＳ＝５００ｓｃｃｍ、Ｏ
2 ＝５００ｓｃｃｍ、温度＝４００℃、圧力＝９Ｔｏｒ
ｒ、の条件で、プラズマＣＶＤ法を行い、膜厚が２００
０〜８０００Å程度の第１の絶縁膜（Ｐ−ＴＥＯＳ膜）
４を形成する。この第１の絶縁膜（Ｐ−ＴＥＯＳ膜）４
は、優れたカバレッジ特性を有するため、半導体基板１
の段差部分にも、十分に入り込むことができる。また、
第１の絶縁膜（Ｐ−ＴＥＯＳ膜）４は、緻密な膜である
ため、リーク電流を低減し、クラック等が入り難い良好
な膜となる。
【００１２】次に、図２に示す工程では、図１に示す工
程で、第１の絶縁膜（Ｐ−ＴＥＯＳ膜）４を形成する際
に使用したチャンバー内に供給するガスをＴＥＯＳから
ＳｉＨ4 （モノシラン）に切り換え、前記第１の絶縁膜
（Ｐ−ＴＥＯＳ膜）４が形成された半導体基板１に、Ｓ
ｉＨ4 ＝３００〜５００ｓｃｃｍ、Ｏ2 ＝１５００〜２
０００ｓｃｃｍ、温度＝３００〜３５０℃、圧力＝０．
３５Ｔｏｒｒ、の条件で、１００秒程度、プラズマＣＶ
Ｄ法を連続して行い、膜厚が数百Åの第２の絶縁膜（Ｐ
−ＳｉＯ2 膜）５を形成する。ここで、第２の絶縁膜
（Ｐ−ＳｉＯ2 膜）５は、気相反応性であり、下地依存
性が無いため、安定した良好な膜が形成される。また、
第１の絶縁膜（Ｐ−ＴＥＯＳ膜）４と第２の絶縁膜（Ｐ
−ＳｉＯ2膜）５は、同一チャンバー内で、ガス系を切
り換えるだけで成膜することができる。
程で、第１の絶縁膜（Ｐ−ＴＥＯＳ膜）４を形成する際
に使用したチャンバー内に供給するガスをＴＥＯＳから
ＳｉＨ4 （モノシラン）に切り換え、前記第１の絶縁膜
（Ｐ−ＴＥＯＳ膜）４が形成された半導体基板１に、Ｓ
ｉＨ4 ＝３００〜５００ｓｃｃｍ、Ｏ2 ＝１５００〜２
０００ｓｃｃｍ、温度＝３００〜３５０℃、圧力＝０．
３５Ｔｏｒｒ、の条件で、１００秒程度、プラズマＣＶ
Ｄ法を連続して行い、膜厚が数百Åの第２の絶縁膜（Ｐ
−ＳｉＯ2 膜）５を形成する。ここで、第２の絶縁膜
（Ｐ−ＳｉＯ2 膜）５は、気相反応性であり、下地依存
性が無いため、安定した良好な膜が形成される。また、
第１の絶縁膜（Ｐ−ＴＥＯＳ膜）４と第２の絶縁膜（Ｐ
−ＳｉＯ2膜）５は、同一チャンバー内で、ガス系を切
り換えるだけで成膜することができる。
【００１３】次いで、図３に示す工程では、図２に示す
工程で得た半導体基板１に、バブリング温度＝５０〜６
０℃の範囲で、ＴＥＯＳ流量＝１．０〜３．０ＳＬＭ、
Ｏ2流量＝０．７５ＳＬＭ、Ｏ3 濃度＝１〜７％、成膜
温度＝３５０〜４００℃、圧力＝７６０Ｔｏｒｒ以下の
条件でＣＶＤ法を行い、前記第２の絶縁膜（Ｐ−ＳｉＯ
2 膜）５上に、膜厚が、０．２〜１．０μｍ程度の第３
の絶縁膜（Ｏ3 −ＴＥＯＳ膜）６を形成する。ここで、
この第３の絶縁膜（Ｏ3 −ＴＥＯＳ膜）６は、前記第２
の絶縁膜（Ｐ−ＳｉＯ2 膜）５に対して膜厚依存性がな
いため、安定した良好な膜が形成される。また、第３の
絶縁膜（Ｏ3 −ＴＥＯＳ膜）６は、優れた平坦化特性を
有するため、平坦化が達成された。
工程で得た半導体基板１に、バブリング温度＝５０〜６
０℃の範囲で、ＴＥＯＳ流量＝１．０〜３．０ＳＬＭ、
Ｏ2流量＝０．７５ＳＬＭ、Ｏ3 濃度＝１〜７％、成膜
温度＝３５０〜４００℃、圧力＝７６０Ｔｏｒｒ以下の
条件でＣＶＤ法を行い、前記第２の絶縁膜（Ｐ−ＳｉＯ
2 膜）５上に、膜厚が、０．２〜１．０μｍ程度の第３
の絶縁膜（Ｏ3 −ＴＥＯＳ膜）６を形成する。ここで、
この第３の絶縁膜（Ｏ3 −ＴＥＯＳ膜）６は、前記第２
の絶縁膜（Ｐ−ＳｉＯ2 膜）５に対して膜厚依存性がな
いため、安定した良好な膜が形成される。また、第３の
絶縁膜（Ｏ3 −ＴＥＯＳ膜）６は、優れた平坦化特性を
有するため、平坦化が達成された。
【００１４】その後、必要に応じて、所望の工程を行
い、半導体装置を完成する。尚、本実施例で行った各Ｃ
ＶＤ法の条件は、前記に示した条件に限るものではな
く、第１の絶縁膜（Ｐ−ＴＥＯＳ膜）４、第２の絶縁膜
（Ｐ−ＳｉＯ2 膜）５、第３の絶縁膜（Ｏ3 −ＴＥＯＳ
膜）６の形成が可能であれば、所望に応じて決定してよ
いことは勿論である。
い、半導体装置を完成する。尚、本実施例で行った各Ｃ
ＶＤ法の条件は、前記に示した条件に限るものではな
く、第１の絶縁膜（Ｐ−ＴＥＯＳ膜）４、第２の絶縁膜
（Ｐ−ＳｉＯ2 膜）５、第３の絶縁膜（Ｏ3 −ＴＥＯＳ
膜）６の形成が可能であれば、所望に応じて決定してよ
いことは勿論である。
【００１５】
【発明の効果】以上説明したように、本発明によれば、
Ｐ−ＴＥＯＳ膜とＯ3 −ＴＥＯＳ膜との間に、Ｐ−Ｓｉ
Ｏ2 膜を形成したことで、Ｏ3 −ＴＥＯＳ膜の下地依存
性を無くすことができる。従って、前記Ｏ3 −ＴＥＯＳ
膜は、脆弱化することがなく、良好な膜質で安定して形
成される。このため、Ｐ−ＴＥＯＳ膜とＯ3 −ＴＥＯＳ
膜を併用する際に生じていた欠点を解消することができ
ると共に、Ｐ−ＴＥＯＳ膜の優れたカバレッジ特性と、
Ｏ3 −ＴＥＯＳ膜の優れた平坦化特性の両者を発揮させ
ることができる。また、前記Ｐ−ＳｉＯ2 膜の形成は、
Ｐ−ＴＥＯＳ膜と同一ンチャンバー内で連続して形成す
るこができるため、簡単に形成することができる。この
結果、アスペクト比の高い段差の平坦化も容易に行うこ
とができ、微細化、高集積化を向上することができる。
Ｐ−ＴＥＯＳ膜とＯ3 −ＴＥＯＳ膜との間に、Ｐ−Ｓｉ
Ｏ2 膜を形成したことで、Ｏ3 −ＴＥＯＳ膜の下地依存
性を無くすことができる。従って、前記Ｏ3 −ＴＥＯＳ
膜は、脆弱化することがなく、良好な膜質で安定して形
成される。このため、Ｐ−ＴＥＯＳ膜とＯ3 −ＴＥＯＳ
膜を併用する際に生じていた欠点を解消することができ
ると共に、Ｐ−ＴＥＯＳ膜の優れたカバレッジ特性と、
Ｏ3 −ＴＥＯＳ膜の優れた平坦化特性の両者を発揮させ
ることができる。また、前記Ｐ−ＳｉＯ2 膜の形成は、
Ｐ−ＴＥＯＳ膜と同一ンチャンバー内で連続して形成す
るこができるため、簡単に形成することができる。この
結果、アスペクト比の高い段差の平坦化も容易に行うこ
とができ、微細化、高集積化を向上することができる。
【図１】本発明の実施例に係る半導体装置の製造工程の
一部を示す断面図である。
一部を示す断面図である。
【図２】本発明の実施例に係る半導体装置の製造工程の
一部を示す断面図である。
一部を示す断面図である。
【図３】本発明の実施例に係る半導体装置の製造工程の
一部を示す断面図である。
一部を示す断面図である。
１ 半導体基板 ２ 絶縁膜 ３ 配線 ４ 第１の絶縁膜（Ｐ−ＴＥＯＳ膜） ５ 第２の絶縁膜（Ｐ−ＳｉＯ2 膜） ６ 第３の絶縁膜（Ｏ3 −ＴＥＯＳ膜）
Claims (1)
- 【請求項１】 段差を有する半導体基板上に、層間絶縁
膜または保護絶縁膜を形成する半導体装置の製造方法に
おいて、 前記半導体基板に、有機シランを含むガスを用いたプラ
ズマ気相成長法を行い、当該半導体基板上に、第１の絶
縁膜を形成する第１工程と、これに連続して、モノシラ
ンを含むガスを用いたプラズマ気相成長法を行い、当該
第１の絶縁膜上に、第２の絶縁膜を形成する第２工程
と、前記第２の絶縁膜が形成された半導体基板に、有機
シラン及びオゾンを含むガスを用いた気相成長法を行
い、当該第２の絶縁膜上に、第３の絶縁膜を形成する第
３工程と、を含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13905892A JPH05335299A (ja) | 1992-05-29 | 1992-05-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13905892A JPH05335299A (ja) | 1992-05-29 | 1992-05-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335299A true JPH05335299A (ja) | 1993-12-17 |
Family
ID=15236508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13905892A Pending JPH05335299A (ja) | 1992-05-29 | 1992-05-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335299A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5502006A (en) * | 1993-11-02 | 1996-03-26 | Nippon Steel Corporation | Method for forming electrical contacts in a semiconductor device |
| JP2002526916A (ja) * | 1998-10-01 | 2002-08-20 | アプライド マテリアルズ インコーポレイテッド | ダマシン用途の低κシリコンカーバイドバリア層、エッチストップ及び反射防止被膜のインシチュウ堆積 |
| WO2016076119A1 (ja) * | 2014-11-14 | 2016-05-19 | 東レエンジニアリング株式会社 | 封止膜の形成方法および封止膜 |
| JP2017059729A (ja) * | 2015-09-17 | 2017-03-23 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置の製造方法 |
-
1992
- 1992-05-29 JP JP13905892A patent/JPH05335299A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5502006A (en) * | 1993-11-02 | 1996-03-26 | Nippon Steel Corporation | Method for forming electrical contacts in a semiconductor device |
| JP2002526916A (ja) * | 1998-10-01 | 2002-08-20 | アプライド マテリアルズ インコーポレイテッド | ダマシン用途の低κシリコンカーバイドバリア層、エッチストップ及び反射防止被膜のインシチュウ堆積 |
| WO2016076119A1 (ja) * | 2014-11-14 | 2016-05-19 | 東レエンジニアリング株式会社 | 封止膜の形成方法および封止膜 |
| JP2016094648A (ja) * | 2014-11-14 | 2016-05-26 | 東レエンジニアリング株式会社 | 封止膜の形成方法および封止膜 |
| KR20170081636A (ko) * | 2014-11-14 | 2017-07-12 | 토레이 엔지니어링 컴퍼니, 리미티드 | 밀봉막의 형성 방법 및 밀봉막 |
| CN107075680A (zh) * | 2014-11-14 | 2017-08-18 | 东丽工程株式会社 | 密封膜的形成方法和密封膜 |
| CN107075680B (zh) * | 2014-11-14 | 2019-05-28 | 东丽工程株式会社 | 密封膜的形成方法和密封膜 |
| US10793952B2 (en) | 2014-11-14 | 2020-10-06 | Toray Engineering Co., Ltd. | Method for forming sealing film, and sealing film |
| JP2017059729A (ja) * | 2015-09-17 | 2017-03-23 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5721156A (en) | Method of manufacturing a semiconductor device with a planarized integrated circuit | |
| KR100288827B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6479409B2 (en) | Fabrication of a semiconductor device with an interlayer insulating film formed from a plasma devoid of an oxidizing agent | |
| JPH03173130A (ja) | 高品質二酸化シリコン層の付着方法 | |
| KR100368100B1 (ko) | 불소첨가절연막의형성방법 | |
| US6277764B1 (en) | Interlayered dielectric layer of semiconductor device and method of manufacturing the same | |
| JPH098031A (ja) | 化学的気相成長法による絶縁膜の製造方法 | |
| KR100430114B1 (ko) | 층간 절연막 형성 방법 및 반도체 장치 | |
| JP3532830B2 (ja) | 半導体装置及びその製造方法 | |
| US5891800A (en) | Method for depositing a flow fill layer on an integrated circuit wafer | |
| JPH06333919A (ja) | 半導体装置及びその製造方法 | |
| JPH05335299A (ja) | 半導体装置の製造方法 | |
| JPH01185945A (ja) | 半導体装置の製造方法 | |
| JP3197315B2 (ja) | 半導体装置の製造方法 | |
| JP2976442B2 (ja) | 絶縁膜の形成方法 | |
| JP2830604B2 (ja) | 半導体装置の製造方法 | |
| JP2002289609A (ja) | 半導体装置及びその製造方法 | |
| JPH06216122A (ja) | 半導体装置の製造方法 | |
| JP2629587B2 (ja) | 半導体装置の製造方法 | |
| JP2908200B2 (ja) | 半導体装置の製造方法 | |
| JPH03159124A (ja) | 半導体装置の製造方法 | |
| JP3315907B2 (ja) | 半導体装置の製造方法 | |
| KR19990057863A (ko) | 실리콘산화막과 실리콘질화막 간의 스트레스에 의한 균열 방지를 위한 반도체 소자 제조방법 | |
| JPH04107924A (ja) | 半導体装置の製造方法 | |
| JPH06349956A (ja) | 半導体装置の製造方法 |