JPH05335365A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置

Info

Publication number
JPH05335365A
JPH05335365A JP4139427A JP13942792A JPH05335365A JP H05335365 A JPH05335365 A JP H05335365A JP 4139427 A JP4139427 A JP 4139427A JP 13942792 A JP13942792 A JP 13942792A JP H05335365 A JPH05335365 A JP H05335365A
Authority
JP
Japan
Prior art keywords
bonding wire
insulating tape
semiconductor device
lead frame
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4139427A
Other languages
English (en)
Inventor
Noboru Okane
昇 岡根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4139427A priority Critical patent/JPH05335365A/ja
Publication of JPH05335365A publication Critical patent/JPH05335365A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/581Auxiliary members, e.g. flow barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 ボンデングワイヤの形状不良等の欠陥を防止
することである。 【構成】 リードフレームのアイランド部3の端部周辺
上に絶縁テープ6を接着する。この状態で、アイランド
部3に固定された半導体チップ4とリードフレームのイ
ンナリード部1をワイヤボンデングする。ボンデングワ
イヤ2は絶縁テープ6に接着して固定される。これによ
り、ボンデングワイヤ2の曲り等が防止される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は半導体装置及びその製
造方法にかかり、特に、ワイヤボンデング及び実装され
たボンデングワイヤの信頼性を高める技術に関する。
【0002】
【従来の技術】従来のワイヤボンデング工程を図5、図
6を参照して説明する。
【0003】まず、リードフレームのアイランド3にダ
イボンデングペースト5を使用して半導体チップ4をダ
イボンデングし、この半導体チップ4とインナリード1
をボンデングワイヤ(例えば、金線)2を用いてボンデ
ングする。その後、このリードフレームをモールドし
て、半導体装置を製造する。
【0004】
【発明が解決しようとする課題】従来のボンデングワイ
ヤ2は半導体チップ4との接触点3aとインナリードと
の接触点3bだけで保持されており、ボンデングワイヤ
2の間の部分は全くのフリー状態である。このため、ボ
ンデングからモールドまでの工程で外的衝撃が加わると
ボンデングワイヤ2の形状が変化したり、位置がづれて
しまうことがある。また、モールド工程において、モー
ルド時の樹脂等の圧力でボンデングワイヤ2の形状が変
化し、ボンデングワイヤの形状不良が発生する場合があ
った。この問題は、ボンデングワイヤ2が長くなる程、
顕著であった。
【0005】この発明は上記実情を考慮してなされたも
ので、ボンデングワイヤの形状不良等の欠陥を防止する
ことのできる半導体装置の製造方法及びボンデングワイ
ヤの形状不良等の欠陥を防止した半導体装置を提供する
ことを目的とする。
【0006】
【課題を解決するための手段】上記目的を達成するた
め、この発明にかかる半導体装置の製造方法はリードフ
レームのアイランド部の端部周辺上に絶縁テープを接着
し、前記絶縁テープをボンデングワイヤの支持として用
いつつ前記アイランド部に固定された半導体チップとリ
ードフレームのインナリード部をワイヤボンデングする
工程と、結果物をモールドする工程を備え、前記絶縁テ
ープを前記ボンデングワイヤの支持として使用すること
により、ボンデングワイヤの不良を防止する。
【0007】なお、絶縁テープを接着性のテープで構成
し、前記ボンデングワイヤを前記テープに接着し、前記
絶縁テープが前記ボンデングワイヤを固定するようにし
てもよい。
【0008】また、この発明にかかる半導体装置は半導
体チップが固定されたリードフレームのアイランド部
と、前記アイランド部の端部周辺上に固定された絶縁テ
ープと、前記絶縁テープ上を通って前記半導体チップと
前記リードフレームのインナリード部を接続するボンデ
ングワイヤと、前記半導体チップと前記リードフレーム
のアイランド部とインナリード部及び前記ボンデングワ
イヤをモールドするモールド部材を備える。
【0009】
【作用】上記構成においては、絶縁テープがボンデング
ワイヤを支持或いは固定するので、製造工程でのボンデ
ングワイヤの曲り、垂れ等を防止できる。
【0010】
【実施例】以下、この発明の実施例を図面に基づき詳細
に説明する。
【0011】図1ないし図3を参照して、この実施例に
かかるLED表示装置の構成を説明する。図1はワイヤ
ボンデング後の半導体装置の平面図、図2は図1の断面
図、図3はモールド後の半導体装置の断面図である。
【0012】まず、アイランド3の中央部に半導体チッ
プ4をダイボンデングペースト5を用いて固定する。次
に、ポリイミド等からなる接着性の高耐熱絶縁性テープ
6をアイランド3の端部周辺に接着する。高耐熱絶縁性
テープ6の高さはボンデングワイヤの保護と後述するモ
ールデングの容易性(高くなる程モールデングが困難で
ある)を考慮して半導体チップ4の高さの2/3〜4/
3倍が望ましく、その厚さは1mm以下が望ましい。高耐
熱性絶縁テープ6は上面も接着性である。
【0013】マウントされた半導体チップ4とインナリ
ード1をボンデングワイヤ2でボンデングする。この
際、ボンデングワイヤ2は前述した高耐熱絶縁性テープ
6に接触、接着しており、ボンデングワイヤ2の保持部
として3a,3b以外に、新たに3cができる。この保
持部3cにより、ボンデングワイヤ2の高方向の変化及
び水平方向のずれが防止される。
【0014】その後、結果物をトランスファモールド
し、図3に断面で示される構造の半導体装置を得る。
【0015】上記構成によれば、高耐熱絶縁性テープ6
の働きにより、ボンデングワイヤ2が固定に近い状態に
なるため、ボンデングワイヤ2の曲りや垂れ等の不良を
ほぼなくすことができ、ボンデングワイヤ2をボンダー
の限界まで延ばすことができる。
【0016】この発明は上記実施例に限定されない、上
記実施例においては、例えば、高耐熱絶縁性テープ6と
してポリイミド製のテープを使用したが、他の材質のテ
ープを使用してもよい。また、高耐熱絶縁性テープの形
状も薄形のものに限定されず、他の断面形状、例えば、
図4に示されるような形状でもよい。また、高耐熱絶縁
性テープ6は接着性である必要はなく、接着材料等を用
いてアイランド3に固定してもよい。また、ボンデング
ワイヤ2は必ずしも、高耐熱絶縁性テープ6に接触する
必要はなく、例えば、図4に示されるように、高耐熱絶
縁性テープ6を離れて位置してもよい。このような場合
でも、たとえ、何等かの原因により、ボンデングワイヤ
2が曲がったり歪んだりしれも、高耐熱絶縁性テープ6
が支持となるため、不良となる割合が低下する。
【0017】その他、この発明は上記実施例に限定され
ず、種々の変形が可能である。
【0018】
【発明の効果】本願発明によれば、絶縁性テープがボン
デングワイヤを固定するため、ボンデングワイヤの曲り
や垂れ等の不良を防止でき、ひいては半導体装置の歩留
まりを高めると共に半導体装置の信頼性を高めることが
できる。
【図面の簡単な説明】
【図1】この発明の一実施例に係るワイヤボンデング後
の半導体装置の平面図。
【図2】図1に示される半導体装置の断面図。
【図3】この発明の一実施例に係る半導体装置のモール
ド後の状態を示す断面図。
【図4】この発明の他の実施例に係るワイヤボンデング
後の半導体装置の断面図。
【図5】従来の半導体装置のワイヤボンデング後の平面
図。
【図6】図5に示される半導体装置の断面図。
【符号の説明】
1…インナリード、2…ボンデングワイヤ、3…アイラ
ンド、4…半導体チップ、5…マウントペースト、6…
高耐熱性絶縁テープ。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】リードフレームのアイランド部の端部周辺
    上に絶縁テープを接着し、前記絶縁テープをボンデング
    ワイヤの支持として用いつつ前記アイランド部に固定さ
    れた半導体チップとリードフレームのインナーリード部
    をワイヤボンデングする工程と、結果物をモールドする
    工程を備え、前記絶縁テープを前記ボンデングワイヤの
    支持として使用することにより、ボンデングワイヤの不
    良を防止することを特徴とする半導体装置の製造方法。
  2. 【請求項2】絶縁テープは接着性のテープから構成さ
    れ、前記ボンデングワイヤは前記テープに接着し、前記
    絶縁テープが前記ボンデングワイヤを固定することを特
    徴とする請求項1記載の半導体装置の製造方法。
  3. 【請求項3】半導体チップが固定されたリードフレーム
    のアイランド部と、前記アイランド部の端部周辺上に固
    定された絶縁テープと、前記絶縁テープ上を通って前記
    半導体チップと前記リードフレームのインナリード部を
    接続するボンデングワイヤと、前記半導体チップと前記
    リードフレームのアイランド部とインナリード部及び前
    記ボンデングワイヤをモールドするモールド部材を備え
    ることを特徴とする半導体装置。
JP4139427A 1992-05-29 1992-05-29 半導体装置の製造方法及び半導体装置 Pending JPH05335365A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4139427A JPH05335365A (ja) 1992-05-29 1992-05-29 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4139427A JPH05335365A (ja) 1992-05-29 1992-05-29 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JPH05335365A true JPH05335365A (ja) 1993-12-17

Family

ID=15244948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4139427A Pending JPH05335365A (ja) 1992-05-29 1992-05-29 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JPH05335365A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019135761A (ja) * 2018-02-05 2019-08-15 株式会社東芝 半導体モジュールおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019135761A (ja) * 2018-02-05 2019-08-15 株式会社東芝 半導体モジュールおよびその製造方法

Similar Documents

Publication Publication Date Title
JP2972096B2 (ja) 樹脂封止型半導体装置
CN100452441C (zh) 光传感器封装
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP3535879B2 (ja) 半導体パッケージアセンブリ方法
JPH01161743A (ja) 半導体装置
US5361970A (en) Method of producing a semiconductor integrated circuit device having terminal members provided between semiconductor element and leads
JP2001345412A (ja) 半導体装置および半導体装置の製造方法
JPH05291459A (ja) 半導体装置及びその製造方法
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
KR100373891B1 (ko) 반도체장치
JPH05121462A (ja) 半導体装置の製造方法
JP2003243599A (ja) リードフレーム及び半導体装置
JPH0758273A (ja) リードフレーム及びそれを用いた半導体装置
JPH08162596A (ja) リードフレーム及び半導体装置
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
JP2705983B2 (ja) 半導体装置の製造方法
JPH11145179A (ja) 半導体装置
JP2848344B2 (ja) 半導体装置および半導体装置の製造方法
KR200198124Y1 (ko) 와이어본딩 장치
JPH0737921A (ja) 半導体装置
KR0120186B1 (ko) 버퍼칩을 이용한 반도체 장치 및 그 제조방법
JPS59172755A (ja) リ−ドフレ−ム
JPH0513642A (ja) 半導体装置
JPH04286134A (ja) 半導体装置の封止方法
JPH07135284A (ja) 樹脂封止型半導体装置およびその製造方法