JPH0533568B2 - - Google Patents
Info
- Publication number
- JPH0533568B2 JPH0533568B2 JP17351084A JP17351084A JPH0533568B2 JP H0533568 B2 JPH0533568 B2 JP H0533568B2 JP 17351084 A JP17351084 A JP 17351084A JP 17351084 A JP17351084 A JP 17351084A JP H0533568 B2 JPH0533568 B2 JP H0533568B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- constant current
- transistor
- output
- contact switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔発明の分野〕
本発明は光電スイツチや近接スイツチ等の無接
点スイツチの出力回路に関するものである。
点スイツチの出力回路に関するものである。
第２図は光電スイツチや近接スイツチ等の無接
点スイツチの出力回路部を示す回路図である。本
図において無接点スイツチの検知回路部１はIC
化されており物体検知時にはその出力回路の定電
流源２が駆動される。定電流源２の一端にはトラ
ンジスタ３及び４から成る定電流回路が接続され
ている。トランジスタ３のコレクタと正電源端に
は抵抗５が接続されエミツタと負電源端間には抵
抗６及び７が直列に接続されている。そしてトラ
ンジスタ４のベース・エミツタが抵抗６に並列接
続されそのコレクタがトランジスタ３のベースに
接続される。トランジスタ３は定電流源２が駆動
されたときにその電流を増幅するものであつて、
トランジスタ４はその増幅電流を一定に保ち定電
流型として電流増幅させるようにするものであ
る。そして抵抗５及び抵抗６の一端の外部には出
力トランジスタ８及び９が接続され、夫々電流流
出用又電流吸込み用として電源１０の負又は正極
端間に負荷１１ｂ又は１１ａを接続している。
点スイツチの出力回路部を示す回路図である。本
図において無接点スイツチの検知回路部１はIC
化されており物体検知時にはその出力回路の定電
流源２が駆動される。定電流源２の一端にはトラ
ンジスタ３及び４から成る定電流回路が接続され
ている。トランジスタ３のコレクタと正電源端に
は抵抗５が接続されエミツタと負電源端間には抵
抗６及び７が直列に接続されている。そしてトラ
ンジスタ４のベース・エミツタが抵抗６に並列接
続されそのコレクタがトランジスタ３のベースに
接続される。トランジスタ３は定電流源２が駆動
されたときにその電流を増幅するものであつて、
トランジスタ４はその増幅電流を一定に保ち定電
流型として電流増幅させるようにするものであ
る。そして抵抗５及び抵抗６の一端の外部には出
力トランジスタ８及び９が接続され、夫々電流流
出用又電流吸込み用として電源１０の負又は正極
端間に負荷１１ｂ又は１１ａを接続している。
ここで出力回路部の定電流増幅部はトランジス
タ４のベース・エミツタ間電圧Vbがほぼ一定値
であるため、トランジスタ３を流れるエミツタ電
流は抵抗６の抵抗値をＲ６とするとVbe／R6と
なりほぼ一定に保たれ、定電流駆動が成されてい
る。しかながら検知回路部１のICの内部に形成
される抵抗は例えば数1000ppm／℃程度の正の温
度係数を有しており、トランジスタ４のベース・
エミツタ間電圧は例えば−６ｍＶ程度の負の温度
係数を有している。従つてトランジスタ３を流れ
る出力電流は温度変化に相乗して変化するため、
安定した動作が期待できないという問題点があつ
た。
タ４のベース・エミツタ間電圧Vbがほぼ一定値
であるため、トランジスタ３を流れるエミツタ電
流は抵抗６の抵抗値をＲ６とするとVbe／R6と
なりほぼ一定に保たれ、定電流駆動が成されてい
る。しかながら検知回路部１のICの内部に形成
される抵抗は例えば数1000ppm／℃程度の正の温
度係数を有しており、トランジスタ４のベース・
エミツタ間電圧は例えば−６ｍＶ程度の負の温度
係数を有している。従つてトランジスタ３を流れ
る出力電流は温度変化に相乗して変化するため、
安定した動作が期待できないという問題点があつ
た。
本発明はこのような従来の無接点スイツチの出
力回路の問題点に鑑みてなされたものであつて、
抵抗の温度変化を補償し温度変化があつても安定
して出力部を定電流駆動することができる出力回
路を提供することを目的とする。
力回路の問題点に鑑みてなされたものであつて、
抵抗の温度変化を補償し温度変化があつても安定
して出力部を定電流駆動することができる出力回
路を提供することを目的とする。
本発明は検知スイツチ部の出力によつて負荷を
制御する無接点スイツチの出力回路であつて、ベ
ースが共通接続された第１、第２のトランジスタ
と、そのエミツタに夫々接続され一端が共通接続
される二本の抵抗とを有する電圧比較回路と、電
圧比較回路の第１、第２のトランジスタを夫々等
しい電流で駆動する第１、第２の定電流源と、電
圧比較回路の一方の抵抗が直列接続された制御素
子を含んで構成されスイツチ出力によつて駆動さ
れて電圧比較回路の抵抗比によつて定まる定電流
が流れる定電流回路と、定電流回路に制御入力端
が接続され、負荷を駆動する出力スイツチング素
子と、を具備することを特徴とするものである。
制御する無接点スイツチの出力回路であつて、ベ
ースが共通接続された第１、第２のトランジスタ
と、そのエミツタに夫々接続され一端が共通接続
される二本の抵抗とを有する電圧比較回路と、電
圧比較回路の第１、第２のトランジスタを夫々等
しい電流で駆動する第１、第２の定電流源と、電
圧比較回路の一方の抵抗が直列接続された制御素
子を含んで構成されスイツチ出力によつて駆動さ
れて電圧比較回路の抵抗比によつて定まる定電流
が流れる定電流回路と、定電流回路に制御入力端
が接続され、負荷を駆動する出力スイツチング素
子と、を具備することを特徴とするものである。
このような特徴を有する本発明によれば、温度
変化があつても定電流回路の出力電流はトランジ
スタのベース・エミツタ間電圧には無関係とな
る。従つて電圧比較回路の抵抗値をバランスさせ
ておくことによつて温度の変動に伴う抵抗値の変
化の影響も直接受けることはなくスイツチ出力に
よつて定電流回路が定電流駆動される。そのため
安定して出力トランジスタを駆動するこが可能と
なり、温度変化に対して安定な出力回路を構成す
ることが可能となる。
変化があつても定電流回路の出力電流はトランジ
スタのベース・エミツタ間電圧には無関係とな
る。従つて電圧比較回路の抵抗値をバランスさせ
ておくことによつて温度の変動に伴う抵抗値の変
化の影響も直接受けることはなくスイツチ出力に
よつて定電流回路が定電流駆動される。そのため
安定して出力トランジスタを駆動するこが可能と
なり、温度変化に対して安定な出力回路を構成す
ることが可能となる。
第１図は本発明による無接点スイツチの出力回
路部を示す回路図である。本図において無接点ス
イツチの検知回路部は従来例と同様にIC化して
構成されており、その出力部にはスイツチ出力に
応じて駆動され定電流Is１を流す定電流源２０及
び常に定電流Is２，Is３を夫々流す定電流源２
１，２２が設けられる。定電流源２２の一端はダ
イオード接続されたトランジスタ２３と抵抗２４
を介して定電流源２５に接続される。又定電流源
２１の一端はトランジスタ２６のコレクタとトラ
ンジスタ２７のベースに接続されており、トラン
ジスタ２６はベースがトランジスタ２３と共通接
続されエミツタが抵抗２８，２９を介して接地さ
れている。そして図中一点鎖線で示すようにトラ
ンジスタ２３と抵抗２４、トランジスタ２６と抵
抗２８とが対称な電圧比較回路を構成している。
又トランジスタ２７はコレクタが定電流源２０に
接続されエミツタが定電流源２５に共通接続され
て接地される。定電流源２５は定電流源２０及び
２２の定電流Is１とIs２の電流を吸込むための電
流源である。定電流源２０の一端は又トランジス
タ３０のベースに接続される。トランジスタ３０
は検知出力が与えられたときに定電流駆動される
トランジスタであつて、そのコレクタはコレクタ
抵抗３１を介して電源に接続されておりエミツタ
は抵抗２８，２９の共通接続体を介して接地され
る。そしてそのコレクタ及び抵抗２８，２９の共
通接続端が夫々前述した従来例と同様にIC回路
外部の出力トランジスタ８及び９のベースに与え
られる。トランジスタ８は電流流出用のpnp型ト
ランジスタ、トランジスタ９は電流吸込み用の
npn型出力トランジスタであつて、トランジスタ
８，９のいずれか一方が負荷１１ａ、又は１１ｂ
と共に電源に接続されスイツチ出力によつて負荷
を駆動するものである。
路部を示す回路図である。本図において無接点ス
イツチの検知回路部は従来例と同様にIC化して
構成されており、その出力部にはスイツチ出力に
応じて駆動され定電流Is１を流す定電流源２０及
び常に定電流Is２，Is３を夫々流す定電流源２
１，２２が設けられる。定電流源２２の一端はダ
イオード接続されたトランジスタ２３と抵抗２４
を介して定電流源２５に接続される。又定電流源
２１の一端はトランジスタ２６のコレクタとトラ
ンジスタ２７のベースに接続されており、トラン
ジスタ２６はベースがトランジスタ２３と共通接
続されエミツタが抵抗２８，２９を介して接地さ
れている。そして図中一点鎖線で示すようにトラ
ンジスタ２３と抵抗２４、トランジスタ２６と抵
抗２８とが対称な電圧比較回路を構成している。
又トランジスタ２７はコレクタが定電流源２０に
接続されエミツタが定電流源２５に共通接続され
て接地される。定電流源２５は定電流源２０及び
２２の定電流Is１とIs２の電流を吸込むための電
流源である。定電流源２０の一端は又トランジス
タ３０のベースに接続される。トランジスタ３０
は検知出力が与えられたときに定電流駆動される
トランジスタであつて、そのコレクタはコレクタ
抵抗３１を介して電源に接続されておりエミツタ
は抵抗２８，２９の共通接続体を介して接地され
る。そしてそのコレクタ及び抵抗２８，２９の共
通接続端が夫々前述した従来例と同様にIC回路
外部の出力トランジスタ８及び９のベースに与え
られる。トランジスタ８は電流流出用のpnp型ト
ランジスタ、トランジスタ９は電流吸込み用の
npn型出力トランジスタであつて、トランジスタ
８，９のいずれか一方が負荷１１ａ、又は１１ｂ
と共に電源に接続されスイツチ出力によつて負荷
を駆動するものである。
次に本実施例の動作について説明する。ここで
抵抗２８に流れる電流をIcとし、トランジスタ２
３，２６のベース・エミツタ電圧を夫々Vbe２
３，Vbe２６とする。又抵抗２４，２８の抵抗値
を夫々Ｒ２４，Ｒ２８とすると、図中一点鎖線で
示した電圧比較回路においては次式が成り立つ。
抵抗２８に流れる電流をIcとし、トランジスタ２
３，２６のベース・エミツタ電圧を夫々Vbe２
３，Vbe２６とする。又抵抗２４，２８の抵抗値
を夫々Ｒ２４，Ｒ２８とすると、図中一点鎖線で
示した電圧比較回路においては次式が成り立つ。
Ic・R28＋Vbe26＝Is3・R24＋Vbe23
ここであらかじめ定電流源２１，２２の定電流
Is２とIs３を等しくしておけばトランジスタ２
３，２６のベース・エミツタ電圧Gbe２３とVbe
２６が等しくなり、前述の式より次式が成り立
つ。
Is２とIs３を等しくしておけばトランジスタ２
３，２６のベース・エミツタ電圧Gbe２３とVbe
２６が等しくなり、前述の式より次式が成り立
つ。
Ic＝R24／R28・Is3
となる。従つて抵抗２８を流れる電圧Icはその変
化分が相殺されトランジスタのベースエミツタ間
電圧や抵抗の温度変化を直接受けず、温度変化に
対して安定な電流とすることが可能である。従つ
てトランジスタ３０を流れる電流はほぼ一定とな
り出力トランジスタ８及び９を安定して駆動する
ことが可能である。
化分が相殺されトランジスタのベースエミツタ間
電圧や抵抗の温度変化を直接受けず、温度変化に
対して安定な電流とすることが可能である。従つ
てトランジスタ３０を流れる電流はほぼ一定とな
り出力トランジスタ８及び９を安定して駆動する
ことが可能である。
第１図は本発明による無接点スイツチ出力回路
の一実施例を示す回路図、第２図は従来の無接点
スイツチの一例を示す回路図である。 １……検知回路部、２，２０，２１，２２，２
５……定電流源、３，４，２３，２６，２７，３
０……トランジスタ、５〜７，２４，２５，２
８，２９，３１……抵抗、８，９……出力トラン
ジスタ、１０……電源、１１ａ，１１ｂ……負
荷。
の一実施例を示す回路図、第２図は従来の無接点
スイツチの一例を示す回路図である。 １……検知回路部、２，２０，２１，２２，２
５……定電流源、３，４，２３，２６，２７，３
０……トランジスタ、５〜７，２４，２５，２
８，２９，３１……抵抗、８，９……出力トラン
ジスタ、１０……電源、１１ａ，１１ｂ……負
荷。
Claims (1)
- 【特許請求の範囲】 １ 検知スイツチ部の出力によつて負荷を制御す
る無接点スイツチの出力回路であつて、 ベースが共通接続された第１、第２のトランジ
スタと、そのエミツタに夫々接続され一端が共通
接続される二本の抵抗とを有する電圧比較回路
と、 前記電圧比較回路の第１、第２のトランジスタ
を夫々等しい電流で駆動する第１、第２の定電流
源と、 前記電圧比較回路の一方の抵抗が直列接続され
た制御素子を含んで構成されスイツチ出力によつ
て駆動されて前記電圧比較回路の抵抗比によつて
定まる定電流が流れる定電流回路と、 前記定電流回路に制御入力端が接続され、負荷
を駆動する出力スイツチング素子と、を具備する
ことを特徴とする無接点スイツチ出力回路。 ２ 前記電圧比較回路の一方のトランジスタは、
ダイオード接続されたトランジスタであることを
特徴とする特許請求の範囲第１項記載の無接点ス
イツチ出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17351084A JPS6152023A (ja) | 1984-08-21 | 1984-08-21 | 無接点スイツチ出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17351084A JPS6152023A (ja) | 1984-08-21 | 1984-08-21 | 無接点スイツチ出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6152023A JPS6152023A (ja) | 1986-03-14 |
| JPH0533568B2 true JPH0533568B2 (ja) | 1993-05-19 |
Family
ID=15961863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17351084A Granted JPS6152023A (ja) | 1984-08-21 | 1984-08-21 | 無接点スイツチ出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6152023A (ja) |
-
1984
- 1984-08-21 JP JP17351084A patent/JPS6152023A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6152023A (ja) | 1986-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| US4571536A (en) | Semiconductor voltage supply circuit having constant output voltage characteristic | |
| JPS62191907A (ja) | 半導体回路 | |
| JP3315921B2 (ja) | 温度検出回路 | |
| JPH0680486B2 (ja) | 定電圧回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPH06180332A (ja) | 電流検出回路 | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| JPH0533568B2 (ja) | ||
| JPH0533569B2 (ja) | ||
| JPS5914816Y2 (ja) | 定電流回路 | |
| JP3526484B2 (ja) | 高入力インピーダンス回路 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| KR930004705Y1 (ko) | 에미터 디제너레이션 회로 | |
| JPH05173656A (ja) | 基準電圧発生回路 | |
| JPH0546096Y2 (ja) | ||
| JPH0642252Y2 (ja) | 定電圧回路 | |
| JPH0435776Y2 (ja) | ||
| JP2800204B2 (ja) | バイアス回路 | |
| JPH021608Y2 (ja) | ||
| JP2596151B2 (ja) | 電圧比較器 | |
| JPS5914813Y2 (ja) | 定電流回路 | |
| JPS5842646B2 (ja) | バイアス回路 |