JPH05336536A - 色エッジ検出装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、復号映像信号のエッジを検出する
装置に関するもので、色信号のエッジを検出する事を目
的とする。 【構成】 位相検出回路１０２で高域信号の位相を検出
し、第１の検出回路で着目するラインに色信号があるこ
とを検出し、第２の検出回路と第３の検出回路で着目す
るラインと前後のラインの色信号が同じ色かどうかを検
出し、着目するラインに色があり、前後のラインのどち
らか一方のラインと同じ色で、もう一方のラインとは同
じ色でないときに色エッジがあると判定する。 【効果】 簡単な回路で色のエッジを検出することがで
きる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は複合映像信号のエッジを
検出する装置に関するものである。

【０００２】

【従来の技術】図９は従来のエッジ検出装置の第１の構
成図である。図９において、９０１は低域通過フィルタ
（ＬＰＦ）、９０２は微分回路、９０３は入力信号とあ
る閾値の比較が行われ、その大小関係を判定する比較回
路Ａである。

【０００３】上記の様に構成されたエッジ検出装置の動
作を説明する。まず、入力端子９００から、復号映像信
号が入力されると、ＬＰＦ９０１で低域輝度信号成分の
みが炉波されて、微分回路９０２に入力される。この低
域輝度信号には変調された色信号が含まれていないた
め、微分回路９０２において１次微分や２次微分を行う
ことで、エッジ部分のみを取り出せる。比較回路Ａ９０
３において、ある閾値１と微分回路９０２の出力を比較
し、微分回路９０２の出力が閾値１よりも大きい場合に
エッジがあると判定される。

【０００４】図１０は従来のエッジ検出装置の第２の構
成図出ある。図１０において、１００１は入力信号を２
水平期間遅延させる２Ｈ・メモリ、１００２は減算回
路、１００３は絶対値回路、１００４はＬＰＦ，１００
５は比較回路Ｂである。

【０００５】上記の様に構成された、従来のエッジ検出
回路の動作を説明する。入力端子１０００より復号映像
信号、例えばＮＴＳＣ信号が入力されると、２Ｈ・メモ
リ１００１で２水平ライン遅延され、減算回路１００２
において遅延していないＮＴＳＣ信号より遅延したＮＴ
ＳＣ信号が減算される。

【０００６】ＮＴＳＣ信号は輝度信号に変調された色信
号（搬送色信号）が重畳された信号であり、この搬送色
信号の位相は１ライン毎に反転し、２ライン離れた信号
では同相となる。そのため減算回路１００２の出力はエ
ッジでないところは小さく、エッジ部分、特に画面上で
水辺方向のエッジが存在するときには大きくなる。

【０００７】この信号は絶対値回路１００３でその絶対
値が演算され、ＬＰＦ１００４によりノイズ成分を低減
した後、比較回路Ｂ１００５である閾値２と比較され、
閾値２よりも大きいときにはエッジであると判定され
る。

【０００８】図１１は従来のエッジ検出装置の第３の構
成図である。図１１において、１１０１は入力信号を搬
送色信号の１周期遅延させる遅延回路（ＤＥＬ−Ａ）、
１００２は減算回路、１００３は絶対値回路、１００４
はＬＰＦ，１１０５は比較回路Ｃである。

【０００９】上記の様に構成された、従来のエッジ検出
回路の動作を説明する。入力端子１１００より復号映像
信号、例えばＮＴＳＣ信号が入力されると、ＤＥＬ−Ａ
１１０１で搬送色信号の１周期遅延され、減算回路１０
０２において遅延していないＮＴＳＣ信号より遅延した
ＮＴＳＣ信号が減算される。

【００１０】ＮＴＳＣ信号は搬送色信号の１周期離れた
ところでは、搬送色信号の位相は当然同相となる。その
ため減算回路１１０２よりの出力はエッジでないところ
は小さく、エッジ部分、特に画面上で垂直方向のエッジ
が存在するときには大きくなる。

【００１１】この信号は絶対値回路１１０３でその絶対
値が演算され、ＬＰＦ１１０４によりノイズ成分を低減
した後、比較回路Ｃ１１０５である閾値３と比較され、
閾値３よりも大きいときにはエッジであると判定され
る。

【００１２】

【発明が解決しようとする課題】しかしながら上記のよ
うに構成された、図９の従来のエッジ検出装置では、低
域輝度信号のみを用いてエッジ検出を行うため、輝度信
号がほとんど変化せずに、色が変化する場合には、検出
できないという問題点を有していた。

【００１３】これに対して、図１０の従来のエッジ検出
装置では復号映像信号の全帯域の信号を用いるので、図
９の装置の様な問題点は無い。

【００１４】しかしながら、図１０の従来の装置では、
輝度信号と色信号を同時に用いてエッジ検出を行う為、
色信号のエッジなのか輝度信号のエッジなのかわからな
く、また比較回路Ｂ１００５に入力される閾値２の値を
決定するのが非常に難しいという問題点を有していた。
また、図１１の従来の第３のエッジ検出回路においても
図１０の従来の第２のエッジ検出回路と同様の問題点を
有していた。

【００１５】

【課題を解決するための手段】本発明は、ＮＴＳＣ信号
の高域信号の位相信号を検出する位相検出回路と、この
いそう信号を用いて色信号の有無を検出する第１の検出
回路と、近接する走査線上の同じ色の有無を検出する第
２と第３の検出回路と、前記第１、第２、第３の出力よ
りこれらの検出回路の出力より色エッジを判定する判定
回路からなる色エッジ検出装置である。

【００１６】また、本発明は、ＰＡＬ信号の高域信号の
位相信号を検出する位相検出回路と、２水平期期間離れ
たこの位相信号を用いて近接する走査線上の同じ色の有
無を検出する第４と第５の検出回路と、この第４と第５
の検出回路の出力より色エッジを検出する判定回路から
なる色エッジ検出装置である。

【００１７】また、本発明は、ＰＡＬ信号の高域信号を
１水平期間より副搬送波の１／４周期短い期間遅延させ
る第８の遅延回路と、遅延していない高域信号とこの第
８の遅延回路の出力の差のＵ信号を演算する第１の減算
器と、このＵ信号の位相信号を検出する位相検出回路
と、このＵ信号の位相信号を用いてが近接走査線上でＵ
信号が同じかどうか検出する第４の検出回路と、前記第
８の遅延回路の出力を搬送色信号の半周期遅延させる第
１０の遅延回路と、前記位相信号と前記第１０の遅延回
路の出力の差のＶ信号を演算する第２の減算器と、この
Ｖ信号の位相信号を検出する位相検出回路と、このＶ信
号の位相信号を用いて近接走査線上でＶ信号が同じかど
うかを検出する前記第５の検出回路と、前記第４の検出
回路と前記第５の検出回路の出力より色のエッジを検出
する判定回路からなる色エッジ検出装置である。

【００１８】

【作用】本発明は前記のように構成することで、ＮＴＳ
Ｃ信号の色のエッジが有る場合検出回路３と検出回路４
の検出結果が異なり、判定回路１で色エッジと判定され
る。

【００１９】また、ＰＡＬ信号の色エッジが有る場合判
定回路４と判定回路５の主力結果が異なり、判定回路２
で色エッジと判定される。

【００２０】また、ＰＡＬ信号の色エッジが有る場合、
判定回路４と判定回路５の出力が１水平期間で異なるの
で、判定回路３で色エッジと判定される。

【００２１】

【実施例】図１は本発明の第１の実施例のエッジ検出装
置の構成図である。

【００２２】図１において、１０１はＮＴＳＣ信号の副
搬送波近傍の周波数の信号を通過させるハイパスフィル
タ（ＨＰＦ１）、１０２は位相検出回路、１０３はＮＴ
ＳＣ信号の搬送色信号周波数の半周期信号を遅延させる
遅延回路（２Ｄ）、１０９と１１０はＮＴＳＣ信号の１
水平期間信号を遅延させる遅延回路（１Ｈ）、１０５、
１０６、１０７、１１２、１１３、１１４、１１５、１
１６、１１８、１１９、１２０、１２１と１２２はＮＴ
ＳＣ信号の搬送色信号周波数の１／４周期信号を遅延さ
せる遅延回路（Ｄ）１０４、１１１、１１７と１２７は
排他論理和回路、１０８、１２３、１２４、１２５と１
２６は論理和回路である。

【００２３】また、図中に点線で示すように、遅延回路
１０３、遅延回路１０５、遅延回路１０６、遅延回路１
０７、排他的論理和回路１０４及び論理積回路１０８で
第１の検出回路１２９を構成している。排他的論理和回
路１１１、遅延回路１１２、遅延回路１１３、遅延回路
１１４、遅延回路１１５、遅延回路１１６及び論理積回
路１２３で第２の検出回路１３０を構成し、排他的論理
和回路１１７、遅延回路１１８、遅延回路１１９、遅延
回路１２０、遅延回路１２１、遅延回路１２２及び論理
積回路１２４で第３の検出回路１３１を構成し、論理積
回路１２５、１２６と排他的論理和回路１２７で第１の
判定回路１３２を構成している。

【００２４】入力端子１００よりＮＴＳＣ信号が入力さ
れると、ＨＰＦ１０１で搬送色信号周波数を中心とする
高域成分が取り出され、位相検出回路１０２に入力され
る。この位相検出回路１０２では入力信号の極性を検出
しており、正なら”１”、負なら”０”の位相信号（ｐ
１）を出力する。この位相信号ｐ１は１Ｈ遅延回路１０
９で１水平期間遅延されｐ２が出力される。そしてこの
信号ｐ２は遅延回路１０３に入力され排他論理和回路１
０４において、遅延したｐ２信号と遅延していないｐ２
信号の排他論理和が演算される。この排他論理和回路１
０４の出力をｓｇ１とすると、ｓｇ１は遅延回路１０
５，１０６，１０７でそれぞれ遅延され、論理和回路１
０８でｓｇ１と遅延回路１０５、１０６および１０７の
出力の論理和が演算される。この論理和回路１０８の出
力をｔｇ１とする。

【００２５】また排他論理和回路１１１ではｐ１信号と
ｐ２信号の排他論理和が演算され、信号ｓｇ２が得られ
る。この信号ｓｇ２は遅延回路１１２，１１３，１１
４，１１５，１１６に次々に入力され、ｓｇ２および遅
延回路１１２から遅延回路１１６の出力の論理和が論理
和回路１２３で演算される。この論理積回路１２３の出
力をｔｇ２とすると、論理積回路１０８の出力ｔｇ１と
論理積回路１２３の出力ｔｇ２の論理積が論理積回路１
２５で演算され信号ｒｇ１が得られる。

【００２６】１Ｈ遅延回路１０９の出力ｐ２は１Ｈ遅延
回路１１０で更に１水平期間遅延され信号ｐ３を得る。

【００２７】排他論理和回路１１７ではｐ２信号とｐ３
信号の排他論理和が演算され、信号ｓｇ３が得られる。
この信号ｓｇ３は遅延回路１１８，１１９，１２０，１
２１，１２２に次々に入力され、ｓｇ３および遅延回路
１１８から遅延回路１２２の出力の論理積が論理積回路
１２４で演算される。論理積回路１２４の出力をｔｇ３
とすると、論理積回路１０８の出力ｔｇ１と論理和回路
１２４の出力ｔｇ３の論理積が論理積回路１２６で演算
され信号ｒｇ２が得られる。

【００２８】論理積回路１２５の出力ｒｇ１と論理積回
路１２６の出力ｒｇ２の排他的論理和が排他的論理和回
路１２７で演算され、色エッジ信号として端子１２８よ
り出力される。

【００２９】このエッジ検出装置の動作を図５、図６及
び図７を用いて説明する。図５は（ｌ−１）ライン、ｌ
ライン、（ｌ＋１）ラインの３ラインの色信号を示して
いる。ここでは信号は４倍の副搬送波周波数出サンプル
されたディジタル信号を用いて説明する。

【００３０】（ｌ−１）ラインの信号のサンプル点はＳ
１１、Ｓ１２、Ｓ１３、Ｓ１４、Ｓ１５，Ｓ１６、ｌラ
インの信号のサンプル点はＳ２１，Ｓ２２，Ｓ２３，Ｓ
２４，Ｓ２５，Ｓ２６、（ｌ＋１）ラインのサンプル点
はＳ３１，Ｓ３２，Ｓ３３，Ｓ２４，Ｓ２５，Ｓ２６と
なる。

【００３１】図５では（ｌ−１）ラインとｌラインの色
は同色で、（ｌ＋１）ラインのみ色が異なる。

【００３２】この様な場合エッジはｌラインと（ｌ＋
１）ラインの間にある。図１のｐ１信号のある走査線は
（ｌ＋１）ライン、ｐ２信号ある走査線はｌライン、ｐ
３信号のある走査線は（ｌ−１）ラインに相当する。

【００３３】この信号を図１のＨＰＦ１・１０１に入力
すると、そのままの信号が出力され、位相検出回路１０
２に入力される。位相検出回路１０２では入力信号の極
性が正の場合は”１”を出力し、負の場合は”０”を出
力する。この位相検出回路１０２の出力を示したのが、
図６である。

【００３４】図６において、（ｌ−１）ライン、ｌライ
ン及び（ｌ＋１）ラインの位相信号を示している。ここ
で、（ｌ−１）ラインのｐ１１は図６の（ｌ−１）ライ
ンのｓ１１の位相を示しており、他の信号やｌラインと
（ｌ＋１）ライン上の信号もそれぞれ、図６の同じ位置
の信号の位相を示している。

【００３５】ここで、ｌラインのｐ２６信号が図１のｐ
２信号に相当する場合、（ｌ−１）ラインのｐ１１信号
はｐ１信号に相当し、（ｌ＋１）ラインのｐ３１信号は
ｐ３信号に相当する。この場合、遅延回路１０３の出力
はｐ２４信号となり、色信号の場合この様に搬送周波数
の半周期離れた信号の位相は反転するので、排他的論理
和回路１０４の出力ｓｇ１は”１”となる。また、信号
ｓｇ１を遅延させた遅延回路１０５、１０６，１０７の
出力もすべて”１”となり、論理積回路１０８の出力
も”１”となる。

【００３６】また、図６において（ｌ−１）ラインのｐ
１１と１水平期間離れたｌラインのｐ２１は異なる。こ
れはＮＴＳＣ信号の搬送色信号が１ライン毎に反転して
いるからである。また、１水平期間離れた他の信号につ
いても同様に位相信号は異なる、そのため図１の排他的
論理和回路１１１の出力ｓｇ２は１となり、遅延回路１
１２，１１３，１１４，１１５，１１６の各遅延回路の
出力もすべて”１”となる。そして、論理積回路１２３
の出力ｔｇ２は”１”となる。

【００３７】この様に２ライン間で同じ色信号であると
きにはｔｇ２信号は”１”となる。ところがｌラインと
（ｌ＋１）ラインの色信号は異なる。この場合、図１の
排他的論理和回路１１７に、図６のｐ２１とｐ３１が入
力されると出力は”１”となるが、ｐ２２とｐ２３が入
力されると出力は”０”となる。この様に遅延回路１１
８，１１９，１２０，１２１，１２２の各遅延回路の出
力はひとつおきに”０”となり、論理積回路１２４の出
力ｔｇ３は”０”となる。この様に、ライン間で色が異
なる場合には論理積回路１２４の出力は”０”となる。

【００３８】論理積回路１２５ではｔｇ１信号とｔｇ２
信号の論理積を演算する。色信号が２ライン（（ｌ−
１）ラインとｌライン）で同じなら、ｔｇ１信号とｔｇ
２信号がともに”１”となるため、論理積回路１２５の
出力ｒｇ１は”１”となる。また、２ラインに輝度信号
の高域成分がある場合、たとえ周波数が搬送色信号と近
くても、１ライン毎に位相は反転しないので、ｔｇ２信
号は”１”とならず、その結果ｒｇ１信号も”１”にな
らない。この様にｒｇ１信号は２ラインに同じ搬送色信
号がある場合に、”１”となる。

【００３９】また、論理積回路１２６に入力されるｔｇ
３信号は”０”なので、論理積回路１２６の出力ｒｇ２
は”０”となる。排他的論理和回路１２７にはｒｇ１信
号とｒｇ２信号が入力される。ｒｇ１信号は”１”で、
ｒｇ２信号は”０”なので排他的論理和回路１２７の出
力、すなわちエッジ信号は”１”となる。この様に、現
在着目している走査線とその前後どちらかの隣接走査線
の色が同じで、この色が同じ隣接走査線でないもう一つ
の隣接走査線と現在着目している走査線の色が異なる場
合、エッジ信号として”１”が得られる。

【００４０】また、現在着目している走査線と前後の隣
接走査線の色がすべて同じ場合は、ｔｇ１信号、ｔｇ２
信号及びｔｇ３信号がすべて”１”となり、ｒｇ１信号
とｒｇ２信号がともに”１”となるため、エッジ信号
は”０”となる。また、現在着目している走査線と前後
の隣接走査線に色がない場合は、ｔｇ１信号、ｔｇ２信
号及びｔｇ３信号がすべて”０”となり、ｒｇ１信号と
ｒｇ２信号がともに”０”となるため、エッジ信号は”
０”となる。この様に、色のエッジがある場合のみに、
排他的論理和回路１２７からエッジ信号として”１”が
得られる。

【００４１】図２は本発明の第２の実施例の構成図であ
る。図１と同様の動作をするものには同じ符号を付し、
その説明は省略する。

【００４２】図２において、２０１はＰＡＬ信号の副搬
送波周波数近傍の信号を通過させる高域通かフィルタ
（ＨＰＦ２）、２０３、２０４、２０５はＰＡＬ信号の
１水平期間信号を遅延させる遅延回路（１Ｈ）、２０６
と２０７は検出回路、２０８は排他的論理和回路であ
る。また、排他的論理和回路２０８で第２の判定回路２
１０を構成している。

【００４３】上記の様に構成された、エッジ検出回路の
入力端子２００よりＰＡＬ信号が入力されると、ＨＰＦ
２・２０１で搬送色信号周波数近傍の高域信号が取り出
され、位相検出回路１０２に入力される。位相検出回路
１０２は図１の場合と同様に、高域信号が正のときは”
１”、負のときは”０”の位相信号ｐｐ１を出力する。

【００４４】この位相信号はｐｐ１は１Ｈ遅延回路２０
３、２０４、２０５に次々に入力され、１Ｈ遅延回路２
０３の出力をｐｐ２、１Ｈ遅延回路２０４の出力をｐｐ
３、１Ｈ遅延回路２０５の出力をｐｐ４とする。ｐｐ１
信号とｐｐ３信号は検出回路２０６に入力され、ｐｐ２
信号とｐｐ４信号は検出回路２０７に入力される。

【００４５】検出回路２０６の出力と検出回路２０７の
出力は排他的論理和回路２０８に入力され、その出力が
エッジ信号として得られる。

【００４６】上記検出回路２０６、２０７の構成を示し
たものが図３である。図３において、３０２はＰＡＬ信
号の副搬送波の半周期信号を遅延させる遅延回路、３０
４、３０５、３０６、３１１、３１２、３１３、３１
４、３１５はＰＡＬ信号の副搬送波の１／４周期信号を
遅延させる遅延回路、３０３と３１０は排他的論理和回
路、３０７、３０８と３１６は論理積回路である。

【００４７】上記の様に構成された端子３０１よりｐｐ
１信号がｒ１信号として入力されると、遅延回路３０２
で副搬送波の半周期遅延した信号ｒ１０が得られる。

【００４８】このｒ１とｒ１０の排他的論理和が演算さ
れｒ１１信号として出力される。このｒ１１信号は遅延
回路３０４，３０５，３０６で順次、遅延され遅延回路
３０６の出力ｒ１２とＤ３０５の出力ｒ１３とＤ３０６
の出力ｒ１４が得られる。

【００４９】このｒ１１，ｒ１２，ｒ１３，ｒ１４は論
理積回路３０７に入力され、その論理積がｒ１５信号と
して得られる。

【００５０】入力端子３０９よりｒ２信号として入力さ
れたｐｐ３信号は、排他的論理和回路３１０でｒ１信号
との排他的論理和が演算され、ｒ２０信号が得られる。

【００５１】このｒ２０信号は遅延回路３１１，３１
２，３１３，３１４，３１５に順次、入力され、遅延回
路３１１よりｒ２２信号，遅延回路３１２よりｒ２３信
号、遅延回路３１３よりｒ２４信号、遅延回路３１４よ
りｒ２５信号、遅延回路３１５よりｒ２６信号が得られ
る。

【００５２】ｒ２０，ｒ２１，ｒ２２，ｒ２３，ｒ２
４，ｒ２５，ｒ２６信号は論理積回路３１６に入力さ
れ、その論理積がｒ２７信号として得られる。

【００５３】論理積回路３０８ではｒ１５信号とｒ２７
信号の論理積演算され、端子３１７より出力される。

【００５４】図７と図８を用いて第２の実施例の説明を
行う。図７は高域信号の色信号を示したもので、ここで
は副搬送周波数の４倍の周波数のクロックでサンプルさ
れたディジタル信号を用いて説明する。

【００５５】ＰＡＬ信号では色差信号Ｕはライン毎に約
９０度ずつ遅れ、色差信号Ｖはライン毎に約９０度ずつ
進む。この図では（ｌ−１）ライン、ｌライン、（ｌ＋
１）ラインには同じ色信号があり、（ｌ＋２）ラインの
色は異なる。すなわち（ｌ＋１）ラインと（ｌ＋２）ラ
インの間に色信号のエッジがある場合である。また、こ
の図７では色差信号を独立させているが、実際の搬送色
信号はこの色差信号が合成されたものである。

【００５６】この図７の信号を位相検出回路１０２に入
力した結果が図８で、（ｌ−１）ラインから（ｌ＋２）
ラインまでの位相信号である。

【００５７】図８のｐｐ１１は図７のｓｐ１１の位相を
示しており、ｓｐ１１が正なのでｐｐ１１は”１”であ
る。他の信号もそれぞれ番号が同じ者どうしが対応して
いる。

【００５８】さて、検出回路２０６には（ｌ−１）ライ
ンの位相信号がｒ１信号として、（ｌ＋１）ラインの位
相信号がｒ２信号として入力される。

【００５９】（ｌ−１）ラインには色信号があるので、
図８に示すように搬送色信号の半周期離れた信号の位相
は反転する。そのため、遅延回路３０２の出力ｒ１０信
号とｒ１信号は異なるので、排他的論理和回路３０３の
出力は”１”となる、また遅延回路の出力ｒ１２，ｒ１
３，ｒ１４信号もすべて”１”となるので、論理積回路
３０７の出力ｒ１５信号は”１”となる。

【００６０】また（ｌ−１）ラインと（ｌ＋１）ライン
には同じ色である。ＰＡＬ信号では２ライン離れると搬
送色信号の位相が反転する。そのため、図８に示すよう
に、２水平期期間離れた（ｌ−１）ラインと（ｌ＋１）
ラインの位相は反転している。

【００６１】排他的論理和回路３１０にはこの（ｌ−
１）ライン、と（ｌ＋１）ラインの位相信号賀入力され
るので、その出力ｒ２０信号は”１”となる。

【００６２】また、図８に示す様に遅延回路３１１から
遅延回路３１５の出力はすべて”１”となり論理積回路
３１６の出力ｒ２７も”１”となる。

【００６３】論理積回路３０８では、ｒ１５信号とｒ２
７信号の論理積が演算される。この場合入力はどちら
も”１”なので、”１”が出力される。

【００６４】この様に２ライン離れた信号が同じ色信号
の場合、検出回路からは”１”が出力される。

【００６５】次に図２の検出回路２０７にｐｐ２信号と
ｐｐ４信号が入力された場合を説明する。この信号は図
８に示すように、ｐｐ２信号のあるｌラインとｐｐ４信
号のある（ｌ＋２）ラインの信号は異なる。図３の論理
積回路３０７の入力は、検出回路２０６の場合と同様に
すべて”１”となりｒ１５信号は”１”となる。

【００６６】ところが、排他的論理和回路３１０の入力
であるｒ１信号とｒ２信号は図８に示すように、異なる
色信号なので２ライン離れた信号は１つおきに同じにな
る。

【００６７】そのためｒ２０信号は１つおきに”０”と
なるため、論理積回路３１６の出力は”０”となる。そ
の結果論理積回路３０８の出力ｒ３０信号も”０”とな
り、端子３１７より出力される。この様に、２ライン間
で同じ色が無いときには、検出回路４からは”０”が出
力される。

【００６８】さて図２の排他的論理和回路２０８には検
出回路２０６と検出回路２０７の出力が入力される。こ
の場合二つの入力信号は異なるので、端子２０９よりエ
ッジ信号として”１”が出力され、エッジがあると示さ
れる。

【００６９】また、図７の４ラインの色がすべて同じ場
合、検出回路２０６と検出回路２０７の出力はどちら
も”１”となるため、端子２０９のエッジ信号は”０”
となり、エッジが無いことを示す。この様に第２の実施
例のエッジ検出装置によれば、ＰＡＬ信号の色エッジの
みが検出される。

【００７０】図４は本発明の第３の実施例のエッジ装置
の構成図である。図４において図２と同様の働きをする
ものには同じ符号を付し、説明は省略する。

【００７１】図４において、４０２は入力信号を１水平
期間よりＰＡＬ信号の副搬送波の１／４周期短い期間遅
延させる遅延回路、４０３はＰＡＬ信号の副搬送波の１
／２周期遅延させる遅延回路，４０４と４０５は減算
器、４０６と４０７は位相検出回路、４０８は１水平期
間よりもＰＡＬ信号の副搬送波の１／４周期長い期間遅
延させる遅延回路、４０９は遅延回路４０２と同じ期間
遅延される遅延回路、４１０と４１１は検出回路、４１
２は論理積回路、４１３は１水平期間信号を遅延させる
１Ｈ遅延回路，４１４は排他的論理和回路である。ま
た、論理積回路４１２と１Ｈ遅延回路４１３と排他的論
理和回路４１４で第３の判定回路４１６を構成してい
る。

【００７２】上記の様に構成された、エッジ検出装置の
入力端子４００よりＰＡＬ信号が入力されると、ＨＰＦ
２で高域成分が取り出される。

【００７３】この高域信号に色信号がある場合、ＰＡＬ
信号では図７に示すようになる。Ｕ信号はライン毎に９
０度遅れ、Ｖ信号は逆にライン毎に９０度進む。このた
め、遅延回路４０２の出力は入力に対しＵ信号は同相で
Ｖ信号は逆相になり、減算器４０４からはＶ信号のみが
取り出される。

【００７４】また、遅延回路４０３の出力は遅延回路４
０２の入力に対してＵ信号が逆相でＶ信号が同相にな
り、減算器４０５からはＵ信号のみが取り出される。位
相検出回路４０６にはＶ信号が入力され、その位相ｖｐ
１が得られる。ｖｐ１信号は遅延回路４０８に入力され
ｖｐ２信号が得られる。ｖｐ２信号はｖｐ１信号とちょ
うどＶ信号の位相が同じになる場所なので、検出回路４
１０では図２の場合と同様の処理が行われる。すなわ
ち、ｖｐ１信号のあるラインとｖｐ２信号のあるライン
の色が同じ場合には”１”を出力し、色が異なる場合に
は”０”を出力する。

【００７５】但し、この場合色差信号の内Ｖ信号のみを
用いた検出結果である。位相検出回路４０７にはＵ信号
が入力され、その位相ｕｐ１が得られる。

【００７６】ｕｐ１信号は遅延回路４０９に入力されｕ
ｐ２信号が得られる。ｕｐ２信号はｕｐ１信号とちょう
どＵ信号の位相が同じになる場所なので、検出回路４１
１では図２の場合と同様の処理が行われる。すなわち、
ｕｐ１信号のあるラインとｕｐ２信号のあるラインの色
が同じ場合には”１”を出力し、色が異なる場合には”
０”を出力する。但し、この場合色差信号の内Ｕ信号の
みを用いた検出結果である。

【００７７】論理積回路４１２では検出回路４１０と検
出回路４１１の出力の論理積が演算され、ｋ１信号とし
て出力される。このｋ１信号はｖｐ１またはｕｐ１があ
るラインとｖｐ２またはｕｐ２のあるラインの二つの色
差信号が同じ場合のみ、つまり色が同じ場合のみに”
１”が出力され、それ以外の場合は”０”となる。

【００７８】ｋ１信号は１Ｈ遅延回路４１３に入力され
ｋ２信号が得られる。色信号のエッジがある場合、ｋ１
信号とｋ２信号のどちらかが”１”となり、他方は”
０”となる。そのため、色エッジがある場合は排他的論
理和回路４１４の出力がは”１”となり、そうで無い場
合は”０”となりエッジが検出される。この様に第３の
実施例のエッジ検出装置によれば、ＰＡＬ信号の色エッ
ジのみが検出される。

【００７９】

【発明の効果】上記のように、本発明は、高域信号の位
相信号を用いてエッジを検出するため、色信号のエッジ
のみを取り出すことができ、またＮＴＳＣ信号でもＰＡ
Ｌ信号にも用いることができ、また回路構成も簡単であ
りその効果は大きい。

【図面の簡単な説明】

【図１】本発明の第１の実施例のエッジ検出装置の構成
図

【図２】本発明の第２の実施例のエッジ検出装置の構成
図

【図３】本発明の第２の実施例の検出回路の構成図

【図４】本発明の第３の実施例のエッジ検出装置の構成
図

【図５】ＮＴＳＣ信号の説明図

【図６】本発明の第１の実施例の動作説明図

【図７】ＰＡＬ信号の説明図

【図８】本発明の第２、第３の実施例の動作説明図

【図９】従来の第１のエッジ検出装置の構成図

【図１０】従来の第２のエッジ検出装置の構成図

【図１１】従来の第３のエッジ検出装置の構成図

【符号の説明】

１０１ 高域通過フィルタ １０２ 位相検出回路 １０９、１１０ １Ｈ遅延回路 １０８、１２３、１２４、１２５ 論理積回路 １１１、１１４、１１７、１２７ 排他的論理和回路 １０５、１０６、１０７、１１２、１１３、１１４、１
１５、１１６、１１８、１１９、１２０、１２１、１２
２ １Ｄ遅延回路

Claims (10)

【特許請求の範囲】
1. 【請求項１】ＮＴＳＣ信号より高域信号を分離する高域
   通過フィルタと、この高域信号の位相信号を検出する位
   相検出回路と、この位相信号を遅延させる複数の遅延回
   路と、この複数の遅延回路の出力より色信号の有無を検
   出する第１の検出回路と、前記位相信号を１水平期間遅
   延させる第２の遅延回路と、この第２の遅延回路の出力
   を１水平期間遅延させる第３の遅延回路と、前記位相信
   号と前記第２の遅延回路の出力の位相信号より近接する
   走査線上の同じ色の有無を検出する第２の検出回路と、
   前記第２の遅延回路の出力の位相信号と前記第３の遅延
   回路の出力より近接する走査線上の同じ色の有無を検出
   する第３の検出回路と、前記第１の検出回路と前記第２
   の検出回路の出力と前記第３の検出回路の出力よりエッ
   ジを判定する判定回路とを備えたことを特徴とする色エ
   ッジ検出装置。
2. 【請求項２】位相信号を副搬送波周波数の半周期遅延さ
   せる遅延回路と、この遅延回路の出力と遅延していない
   位相信号が異なることを検出する第１の論理回路と、こ
   の第１の論理回路の出力を遅延させる第１の複数の遅延
   回路と、この第１の複数の遅延回路の出力と前記第１の
   論理回路の出力がすべて、前記遅延回路の出力と前記遅
   延していない位相信号が異なることを示す事を検出する
   第２の論理回路よりなる前記第１の検出回路とを備えた
   ことを特徴とする請求項１記載の色エッジ検出装置。
3. 【請求項３】位相信号が第１のの入力信号で、前記第２
   の遅延回路の出力の位相信号が第２の入力信号で、この
   第１と第２の信号が異なることを検出する第３の論理回
   路と、この第３の論理回路の出力を遅延させる第２の複
   数の遅延回路と、この第２の遅延回路の出力と前記第３
   の論理回路の出力がすべて、前記第１と第２の入力信号
   が異なることを示すことを検出する前記第２の検出回路
   とを備えたことを特徴とする請求項１記載の色エッジ検
   出装置。
4. 【請求項４】第２の遅延回路の出力の位相信号が前記第
   １の入力信号で、前記第３の遅延回路の出力の位相信号
   が前記第２の入力信号である、前記第２の検出回路と同
   じ構造の前記第３の検出回路を備えたことを特徴とする
   請求項１記載の色エッジ検出装置。
5. 【請求項５】第１の検出回路が色信号が有ることを示
   し、前記第２の検出回路の出力と前記第３の検出回路の
   出力が異なる場合に、色エッジと判定する前記判定回路
   とを備えたことを特徴とする請求項１記載の色エッジ検
   出装置。
6. 【請求項６】ＰＡＬ信号より高域信号を分離する高域通
   過フィルタと、この高域信号の位相信号を検出する位相
   検出回路と、この位相信号を１水平期間遅延させる第４
   の遅延回路と、この第４の遅延回路の出力を１水平期間
   遅延させる第５の遅延回路と、この第５の遅延回路の出
   力を１水平期間遅延させる第６の遅延回路と、この第６
   の遅延回路の出力を１水平期間遅延させる第７の遅延回
   路と、前記位相信号と前記第５の遅延回路の出力の位相
   信号より近接する走査線上の同じ色の有無を検出する第
   ４の検出回路と、前記第４の遅延回路の出力の位相信号
   と前記第７の遅延回路の出力より近接する走査線上の同
   じ色の有無を検出する第５の検出回路と、前記第４の検
   出回路の出力と前記第２の論理回路の出力よりエッジを
   判定する判定回路とを備えたことを特徴とする色エッジ
   検出装置。
7. 【請求項７】位相信号を第３の入力信号とし、前記第５
   の遅延回路の出力の位相信号を第４の入力信号とし、こ
   の第３の入力信号を副搬送波周波数の半周期遅延させる
   遅延回路と、この遅延回路の出力と遅延していない位相
   信号が異なることを検出する第４の論理回路と、この第
   ４の論理回路の出力を遅延させる第３の複数の遅延回路
   と、この第３の複数の遅延回路の出力と前記第４の論理
   回路の出力がすべて、前記第３と第４の入力信号が異な
   ることを示す事を検出する第５の論理回路と、前記第３
   と第４の入力信号が異なることを検出する第６の論理回
   路と、この第６の論理回路の出力を遅延させる第４の複
   数の遅延回路と、この第４の複数の遅延回路の出力と前
   記第６の論理回路の出力がすべて、前記第３と第４の入
   力信号が異なることを示すことを検出する第７の論理回
   路と、前記第５と第７の論理回路の出力より前記第３と
   第４の入力信号の色が同じかどうか判定する第８の論理
   回路よりなる前記第４の検出回路とを備えたことを特徴
   とする請求項６記載の色エッジ検出置。
8. 【請求項８】第４の遅延回路の出力を第３の入力信号と
   し、前記第７の遅延回路の出力の位相信号を第４の入力
   信号とし、前記第４の検出回路と同じ構造の前記第５の
   検出回路を備えたことを特徴とする請求項６記載の色エ
   ッジ検出装置。
9. 【請求項９】ＰＡＬ信号より高域信号を分離する高域通
   過フィルタと、この高域信号を１水平期間より副搬送波
   の１／４周期短い期間遅延させる第８の遅延回路と、前
   記高域信号とこの第８の遅延回路の出力の差を演算する
   第１の減算器と、この減算器の出力の第３の位相信号を
   検出する第３の位相検出回路と、この第３の位相信号を
   １水平期間より副搬送波の１／４周期長い期間遅延させ
   る第９の遅延回路と、前記第３の位相検出回路の出力と
   前記第９の遅延回路の出力より近接走査線上の同じ色信
   号の有無を検出する前記第４の検出回路と、前記第８の
   遅延回路の出力を搬送色信号の半周期遅延させる第１０
   の遅延回路と、前記位相信号と前記第１０の遅延回路の
   出力の差を演算する第２の減算器と、この第２の減算器
   の出力の第４の位相信号を検出する第４の位相検出回路
   と、この第４の位相信号を１水平期間より副搬送波の１
   ／４周期短い期間遅延させる第１１の遅延回路と、前記
   第２の位相検出回路の出力と前記第１１の遅延回路の出
   力より近接走査線上の同じ色信号の有無を検出する前記
   第５の検出回路と、前記第４の検出回路と前記第５の検
   出回路の出力より色エッジを判定する判定回路とを備え
   たことを特徴とする色エッジ検出装置。
10. 【請求項１０】入力信号を１水平期間遅延させる第１１
    の遅延回路と、入力信号とこの第１１の遅延回路の出力
    が異なる場合に色エッジと判定する第９の論理回路より
    成る前記判定回路３とを備えたことを特徴とする請求項
    ９記載の色エッジ検出装置。