JPH05336737A - 突入電流抑制回路 - Google Patents
突入電流抑制回路Info
- Publication number
- JPH05336737A JPH05336737A JP13503392A JP13503392A JPH05336737A JP H05336737 A JPH05336737 A JP H05336737A JP 13503392 A JP13503392 A JP 13503392A JP 13503392 A JP13503392 A JP 13503392A JP H05336737 A JPH05336737 A JP H05336737A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch
- inrush current
- turned
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 本発明はＤＣ／ＤＣコンバータの突入電流抑
制回路に関し、スイッチオン時に発生する突入電流を抑
制することができる突入電流抑制回路を提供することを
目的としている。 【構成】 直流電圧をスイッチＳＷでオンオフして平滑
用コンデンサＣＬに直流電圧を得るＤＣ／ＤＣコンバー
タにおいて、回路に直列に接続され、スイッチＳＷがオ
ンになる時の回路に流れる突入電流を抑制する電流抑制
回路１と、該電流抑制回路１の動作遅延用コンデンサＣ
１と、スイッチＳＷがオフ時に、前記動作遅延用コンデ
ンサＣ１に蓄積された電荷を強制放電させる強制放電回
路２とを設けて構成する。
制回路に関し、スイッチオン時に発生する突入電流を抑
制することができる突入電流抑制回路を提供することを
目的としている。 【構成】 直流電圧をスイッチＳＷでオンオフして平滑
用コンデンサＣＬに直流電圧を得るＤＣ／ＤＣコンバー
タにおいて、回路に直列に接続され、スイッチＳＷがオ
ンになる時の回路に流れる突入電流を抑制する電流抑制
回路１と、該電流抑制回路１の動作遅延用コンデンサＣ
１と、スイッチＳＷがオフ時に、前記動作遅延用コンデ
ンサＣ１に蓄積された電荷を強制放電させる強制放電回
路２とを設けて構成する。
Description
【０００１】
【産業上の利用分野】本発明はＤＣ／ＤＣコンバータの
突入電流抑制回路に関する。
突入電流抑制回路に関する。
【０００２】
【従来の技術】図４は従来回路の構成例を示す図であ
る。直流電圧Ｅｉ，平滑用コンデンサＣＬ，電界効果ト
ランジスタ（ＦＥＴ）ＴＲ１及びスイッチＳＷ１とでル
ープを構成している。スイッチＳＷ１を一定周期でオン
オフすると、平滑用コンデンサＣＬには電荷が蓄積さ
れ、電圧を発生する。このコンデンサＣＬの両端にかか
る電圧が出力電圧となり、負荷ＲＬにパワーを供給す
る。
る。直流電圧Ｅｉ，平滑用コンデンサＣＬ，電界効果ト
ランジスタ（ＦＥＴ）ＴＲ１及びスイッチＳＷ１とでル
ープを構成している。スイッチＳＷ１を一定周期でオン
オフすると、平滑用コンデンサＣＬには電荷が蓄積さ
れ、電圧を発生する。このコンデンサＣＬの両端にかか
る電圧が出力電圧となり、負荷ＲＬにパワーを供給す
る。
【０００３】抵抗Ｒ１，抵抗Ｒ２，トランジスタＴＲ１
及びツェナーダイオードＤ１とで突入力電流抑制部を構
成している。Ｃ１は動作遅延用コンデンサである。抵抗
Ｒ２とコンデンサＣ１とで充電回路を構成し、抵抗Ｒ１
とコンデンサＣ１とで放電回路を構成している。ツェナ
ーダイオードＤ１は、トランジスタＴＲ１のゲート・ソ
ース間電圧ＶGSをある値（ツェナー電圧）以下にクラン
プして、トランジスタＴＲ１が耐圧破壊されないように
している。このように構成された回路の動作を説明すれ
ば、以下のとおりである。
及びツェナーダイオードＤ１とで突入力電流抑制部を構
成している。Ｃ１は動作遅延用コンデンサである。抵抗
Ｒ２とコンデンサＣ１とで充電回路を構成し、抵抗Ｒ１
とコンデンサＣ１とで放電回路を構成している。ツェナ
ーダイオードＤ１は、トランジスタＴＲ１のゲート・ソ
ース間電圧ＶGSをある値（ツェナー電圧）以下にクラン
プして、トランジスタＴＲ１が耐圧破壊されないように
している。このように構成された回路の動作を説明すれ
ば、以下のとおりである。
【０００４】スイッチＳＷがオンになると、前記したル
ープ回路が形成される。この時、抵抗Ｒ２とコンデンサ
Ｃ１で構成される充電回路が動作し、コンデンサＣ１の
電圧は時定数Ｒ２・Ｃ１で増加する。このコンデンサＣ
１の両端の電圧は、トランジスタＴＲ１のゲート・ソー
ス間に印加されており、トランジスタＴＲ１の抵抗は最
初は大きく、時間の経過と共に小さくなっていく。従っ
て、ループ回路の電流ＩD はスイッチＳＷオンの瞬間に
急激に増大することがなくなる。この時、平滑用コンデ
ンサＣＬには電荷が蓄積される。
ープ回路が形成される。この時、抵抗Ｒ２とコンデンサ
Ｃ１で構成される充電回路が動作し、コンデンサＣ１の
電圧は時定数Ｒ２・Ｃ１で増加する。このコンデンサＣ
１の両端の電圧は、トランジスタＴＲ１のゲート・ソー
ス間に印加されており、トランジスタＴＲ１の抵抗は最
初は大きく、時間の経過と共に小さくなっていく。従っ
て、ループ回路の電流ＩD はスイッチＳＷオンの瞬間に
急激に増大することがなくなる。この時、平滑用コンデ
ンサＣＬには電荷が蓄積される。
【０００５】次に、スイッチＳＷがオフになると、動作
遅延用コンデンサＣ１と抵抗Ｒ１とで構成される放電回
路が、放電時定数Ｒ１・Ｃ１で放電する。そして、コン
デンサＣ１の両端の電圧がトランジスタＴＲ１のオフ電
圧以下になると、トランジスタＴＲ１はオフになる。こ
のようにして、スイッチＳＷがオンオフを繰り返すこと
により、平滑用コンデンサＣＬには出力電圧ＶＯが発生
することになる。
遅延用コンデンサＣ１と抵抗Ｒ１とで構成される放電回
路が、放電時定数Ｒ１・Ｃ１で放電する。そして、コン
デンサＣ１の両端の電圧がトランジスタＴＲ１のオフ電
圧以下になると、トランジスタＴＲ１はオフになる。こ
のようにして、スイッチＳＷがオンオフを繰り返すこと
により、平滑用コンデンサＣＬには出力電圧ＶＯが発生
することになる。
【０００６】
【発明が解決しようとする課題】しかしながら、図４に
示す回路には以下に示すような問題がある。図５のタイ
ムチャートを用いて説明する。図５において、（ａ）は
スイッチＳＷの動作を、（ｂ）はトランジスタＴＲ１の
ゲート・ソース間電圧ＶGSを、（ｃ）は回路電流（トラ
ンジスタＴＲ１のドレイン・ソース間に流れる電流）Ｉ
D をそれぞれ示している。
示す回路には以下に示すような問題がある。図５のタイ
ムチャートを用いて説明する。図５において、（ａ）は
スイッチＳＷの動作を、（ｂ）はトランジスタＴＲ１の
ゲート・ソース間電圧ＶGSを、（ｃ）は回路電流（トラ
ンジスタＴＲ１のドレイン・ソース間に流れる電流）Ｉ
D をそれぞれ示している。
【０００７】時刻ｔ1 でスイッチＳＷがオンになると、
それまでトランジスタＴＲ１はオフ状態にあり、その抵
抗は大きい。従って、スイッチＳＷがオンになった瞬間
に、回路に流れる電流は（ｃ）に示すようにそれほど大
きくない。一方、抵抗Ｒ２とコンデンサＣ１とで構成さ
れる充電回路はＲ２・Ｃ１の時定数で充電を行う。この
結果、コンデンサＣ１の両端の電圧（とりもなおさずト
ランジスタＴＲ１のゲート・ソース間電圧ＶGS）は
（ｂ）に示すように漸増する。これに応じて、トランジ
スタＴＲ１のオン抵抗は徐々に小さくなる。
それまでトランジスタＴＲ１はオフ状態にあり、その抵
抗は大きい。従って、スイッチＳＷがオンになった瞬間
に、回路に流れる電流は（ｃ）に示すようにそれほど大
きくない。一方、抵抗Ｒ２とコンデンサＣ１とで構成さ
れる充電回路はＲ２・Ｃ１の時定数で充電を行う。この
結果、コンデンサＣ１の両端の電圧（とりもなおさずト
ランジスタＴＲ１のゲート・ソース間電圧ＶGS）は
（ｂ）に示すように漸増する。これに応じて、トランジ
スタＴＲ１のオン抵抗は徐々に小さくなる。
【０００８】ここで、時刻ｔ2 においてスイッチＳＷが
オフになったものとする。今度は、抵抗Ｒ１とコンデン
サＣ１とで構成される放電回路が時定数Ｒ１・Ｃ１で放
電する。しかしながら、放電用抵抗Ｒ１は極端に小さく
することができないため、その放電曲線は（ｂ）のＡに
示すように、極めて穏やかなものとなる。従って、スイ
ッチＳＷのオンオフ周期内でＶGSを十分に小さくするこ
とができない。この結果、トランジスタＴＲ１はスイッ
チＳＷがオフの間も、オン状態にある。
オフになったものとする。今度は、抵抗Ｒ１とコンデン
サＣ１とで構成される放電回路が時定数Ｒ１・Ｃ１で放
電する。しかしながら、放電用抵抗Ｒ１は極端に小さく
することができないため、その放電曲線は（ｂ）のＡに
示すように、極めて穏やかなものとなる。従って、スイ
ッチＳＷのオンオフ周期内でＶGSを十分に小さくするこ
とができない。この結果、トランジスタＴＲ１はスイッ
チＳＷがオフの間も、オン状態にある。
【０００９】ここで、時刻ｔ3 においてスイッチＳＷが
再度オンになると、ループ回路は比較的小さいトランジ
スタＴＲ１のオン抵抗ＲｏｎとコンデンサＣＬの直列回
路に電圧Ｅｉが印加されることになり、次式で示される
ような電流ＩD が流れる。
再度オンになると、ループ回路は比較的小さいトランジ
スタＴＲ１のオン抵抗ＲｏｎとコンデンサＣＬの直列回
路に電圧Ｅｉが印加されることになり、次式で示される
ような電流ＩD が流れる。
【００１０】ＩD ＝（Ｅｉ−ＶＯ）／Ｒｏｎ この式で、Ｒｏｎが比較的小さいため、電流ＩD は大電
流となる。図の（ｃ）のＢがこの突入電流を示してい
る。この突入電流のために、ＳＷの接点がスティックし
たり、トランジスタＴＲ１が破壊されたりするという問
題がある。
流となる。図の（ｃ）のＢがこの突入電流を示してい
る。この突入電流のために、ＳＷの接点がスティックし
たり、トランジスタＴＲ１が破壊されたりするという問
題がある。
【００１１】本発明はこのような課題に鑑みてなされた
ものであって、スイッチオン時に発生する突入電流を抑
制することができる突入電流抑制回路を提供することを
目的としている。
ものであって、スイッチオン時に発生する突入電流を抑
制することができる突入電流抑制回路を提供することを
目的としている。
【００１２】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図４と同一のものは、同一の符号を付し
て示す。図において、ＳＷは直流電圧Ｅｉをオンオフす
るスイッチ、ＣＬは平滑用コンデンサ、１は回路に直列
に接続され、スイッチＳＷがオンになる時の回路に流れ
る突入電流を抑制する電流抑制回路、Ｃ１は該電流抑制
回路１の動作遅延用コンデンサ、２はスイッチＳＷがオ
フ時に、前記動作遅延用コンデンサＣ１に蓄積された電
荷を強制放電する強制放電回路である。
ック図である。図４と同一のものは、同一の符号を付し
て示す。図において、ＳＷは直流電圧Ｅｉをオンオフす
るスイッチ、ＣＬは平滑用コンデンサ、１は回路に直列
に接続され、スイッチＳＷがオンになる時の回路に流れ
る突入電流を抑制する電流抑制回路、Ｃ１は該電流抑制
回路１の動作遅延用コンデンサ、２はスイッチＳＷがオ
フ時に、前記動作遅延用コンデンサＣ１に蓄積された電
荷を強制放電する強制放電回路である。
【００１３】
【作用】前記スイッチＳＷがオフの時に、強制放電回路
２は動作遅延用コンデンサＣ１の両端の電圧を急速に放
電する。この結果、電流抑制回路１の回路に直列に接続
された抵抗は十分大きくなる。そして、スイッチＳＷが
オンになると、電流抑制回路１は、回路に直列に接続さ
れた抵抗を十分大きい状態から徐々に小さくする。この
ように、本発明によればスイッチオン時に発生する突入
電流を抑制することができる。
２は動作遅延用コンデンサＣ１の両端の電圧を急速に放
電する。この結果、電流抑制回路１の回路に直列に接続
された抵抗は十分大きくなる。そして、スイッチＳＷが
オンになると、電流抑制回路１は、回路に直列に接続さ
れた抵抗を十分大きい状態から徐々に小さくする。この
ように、本発明によればスイッチオン時に発生する突入
電流を抑制することができる。
【００１４】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図２は本発明の一実施例を示す電気回路図
である。図１，図４と同一のものは、同一の符号を付し
て示す。電流抑制回路１は、図４と同じであり、抵抗Ｒ
１，Ｒ２，ツェナーダイオードＤ１及びトランジスタＴ
Ｒ１で構成されている。強制放電回路２は、トランジス
タＴＲ２，ダイオードＤ２及び抵抗Ｒ３とで構成されて
いる。
に説明する。図２は本発明の一実施例を示す電気回路図
である。図１，図４と同一のものは、同一の符号を付し
て示す。電流抑制回路１は、図４と同じであり、抵抗Ｒ
１，Ｒ２，ツェナーダイオードＤ１及びトランジスタＴ
Ｒ１で構成されている。強制放電回路２は、トランジス
タＴＲ２，ダイオードＤ２及び抵抗Ｒ３とで構成されて
いる。
【００１５】ダイオードＤ２は、動作遅延用コンデンサ
Ｃ１と直列に接続され、トランジスタＴＲ２と抵抗Ｒ３
の直列回路はコンデンサＣ１と並列に接続されている。
ダイオードＤ２のアノードにはトランジスタＴＲ２のベ
ースが接続され、カソードにはトランジスタＴＲ２のエ
ミッタが接続されている。そして、コレクタが抵抗Ｒ３
に接続されている。ダイオードＤ２は、電流の逆流素子
ダイオードとして機能する。抵抗Ｒ３の他端はコモンラ
インに接続されている。このように、構成された回路の
動作を図３のタイムチャートを用いて説明すれば、以下
のとおりである。
Ｃ１と直列に接続され、トランジスタＴＲ２と抵抗Ｒ３
の直列回路はコンデンサＣ１と並列に接続されている。
ダイオードＤ２のアノードにはトランジスタＴＲ２のベ
ースが接続され、カソードにはトランジスタＴＲ２のエ
ミッタが接続されている。そして、コレクタが抵抗Ｒ３
に接続されている。ダイオードＤ２は、電流の逆流素子
ダイオードとして機能する。抵抗Ｒ３の他端はコモンラ
インに接続されている。このように、構成された回路の
動作を図３のタイムチャートを用いて説明すれば、以下
のとおりである。
【００１６】先ずスイッチＳＷが（ａ）に示すように時
刻ｔ1 においてオンになったものとする。この結果、ル
ープ回路が形成される。この時、抵抗Ｒ２及びコンデン
サＣ１からなる充電回路にはＲ２・Ｃ１の時定数で電荷
が充電される。この結果、コンデンサＣ１の両端の電圧
（トランジスタＴＲ１のゲート・ソース間電圧ＶGSに等
しい）は、（ｂ）に示すように漸増していく。この結
果、トランジスタＴＲ２のオン抵抗は、十分に大きい状
態から徐々に小さくなっていく。従って、回路電流ＩD
は（ｃ）に示すようにスイッチ切替え時にも大幅に増加
することなく、その後は一定値をとる。
刻ｔ1 においてオンになったものとする。この結果、ル
ープ回路が形成される。この時、抵抗Ｒ２及びコンデン
サＣ１からなる充電回路にはＲ２・Ｃ１の時定数で電荷
が充電される。この結果、コンデンサＣ１の両端の電圧
（トランジスタＴＲ１のゲート・ソース間電圧ＶGSに等
しい）は、（ｂ）に示すように漸増していく。この結
果、トランジスタＴＲ２のオン抵抗は、十分に大きい状
態から徐々に小さくなっていく。従って、回路電流ＩD
は（ｃ）に示すようにスイッチ切替え時にも大幅に増加
することなく、その後は一定値をとる。
【００１７】ここで、時刻ｔ2 においてスイッチＳＷが
オフになると、ループ回路が切断される。一方、この時
コンデンサＣ１の両端には電圧が発生している。この電
圧によりトランジスタＴＲ２はオンになる。この結果、
コンデンサＣ１の電荷は抵抗Ｒ３で消費され、その電圧
は（ｂ）のＣに示すように急速に０になる。従って、こ
の電圧をＶGSとして受けるトランジスタＴＲ１は完全に
オフとなる。
オフになると、ループ回路が切断される。一方、この時
コンデンサＣ１の両端には電圧が発生している。この電
圧によりトランジスタＴＲ２はオンになる。この結果、
コンデンサＣ１の電荷は抵抗Ｒ３で消費され、その電圧
は（ｂ）のＣに示すように急速に０になる。従って、こ
の電圧をＶGSとして受けるトランジスタＴＲ１は完全に
オフとなる。
【００１８】トランジスタＴＲ１が完全にオフになった
状態で、時刻ｔ3 にスイッチＳＷがオンになると、ルー
プが形成されるが、トランジスタＴＲ１のオフ抵抗は十
分に大きいので、このトランジスタＴＲ１の抵抗は十分
に大きい状態から、ＶGSの増大に応じて徐々に小さくな
っていく。従って、（ｃ）のＤに示すように、大きな突
入電流が流れることはなくなる。
状態で、時刻ｔ3 にスイッチＳＷがオンになると、ルー
プが形成されるが、トランジスタＴＲ１のオフ抵抗は十
分に大きいので、このトランジスタＴＲ１の抵抗は十分
に大きい状態から、ＶGSの増大に応じて徐々に小さくな
っていく。従って、（ｃ）のＤに示すように、大きな突
入電流が流れることはなくなる。
【００１９】このようにして、スイッチＳＷがオンオフ
することにより、平滑用コンデンサＣＬには一定の直流
電圧ＶＯが発生し、負荷ＲＬにパワーが供給されること
になる。この直流電圧の値ＶＯは、（ａ）に示すスイッ
チングのオンオフの比率（デューティ比率）を変えるこ
とにより、任意に設定することができる。
することにより、平滑用コンデンサＣＬには一定の直流
電圧ＶＯが発生し、負荷ＲＬにパワーが供給されること
になる。この直流電圧の値ＶＯは、（ａ）に示すスイッ
チングのオンオフの比率（デューティ比率）を変えるこ
とにより、任意に設定することができる。
【００２０】上述の実施例では、電流抑制回路１の能動
素子として電界効果トランジスタ（ＦＥＴ）を用いた場
合を例にとった。しかしながら、本発明はこれに限るも
のではなく、他の種類の能動素子、例えば通常のバイポ
ーラトランジスタを用いることもできる。また、強制放
電回路２内のトランジスタＴＲ２も、実施例に示すＰＮ
Ｐ型のみならず、ＮＰＮ型トランジスタを用いることが
できる。また、ＦＥＴを用いることもできる。
素子として電界効果トランジスタ（ＦＥＴ）を用いた場
合を例にとった。しかしながら、本発明はこれに限るも
のではなく、他の種類の能動素子、例えば通常のバイポ
ーラトランジスタを用いることもできる。また、強制放
電回路２内のトランジスタＴＲ２も、実施例に示すＰＮ
Ｐ型のみならず、ＮＰＮ型トランジスタを用いることが
できる。また、ＦＥＴを用いることもできる。
【００２１】
【発明の効果】以上、詳細に説明したように、本発明に
よればスイッチオン時に発生する突入電流を抑制するこ
とができる突入電流抑制回路を提供することができる。
よればスイッチオン時に発生する突入電流を抑制するこ
とができる突入電流抑制回路を提供することができる。
【図１】本発明の原理ブロック図である。
【図２】本発明の一実施例を示す電気回路図である。
【図３】実施例の動作を示すタイムチャートである。
【図４】従来回路の構成例を示す図である。
【図５】従来回路の動作を示すタイムチャートである。
１ 電流抑制回路 ２ 強制放電回路 Ｃ１ 動作遅延用コンデンサ ＣＬ 平滑用コンデンサ ＲＬ 負荷 ＳＷ スイッチ
Claims (5)
- 【請求項１】 直流電圧をスイッチ（ＳＷ）でオンオフ
して平滑用コンデンサ（ＣＬ）に直流電圧を得るＤＣ／
ＤＣコンバータにおいて、 回路に直列に接続され、スイッチ（ＳＷ）がオンになる
時の回路に流れる突入電流を抑制する電流抑制回路
（１）と、 該電流抑制回路（１）の動作遅延用コンデンサ（Ｃ１）
と、 スイッチ（ＳＷ）がオフ時に、前記動作遅延用コンデン
サ（Ｃ１）に蓄積された電荷を強制放電させる強制放電
回路（２）とを設けて構成された突入電流抑制回路。 - 【請求項２】 前記スイッチ（ＳＷ）がオンになると、
電流抑制回路（１）は、その抵抗を十分に大きい状態か
ら徐々に小さくして、突入電流を抑制するようにしたこ
とを特徴とする請求項１記載の突入電流抑制回路。 - 【請求項３】 スイッチ（ＳＷ）がオフになっている間
に、強制放電回路（２）は動作遅延用コンデンサ（Ｃ
１）に蓄積された電荷を強制放電し、電流抑制回路
（１）の直列抵抗を完全にオフにするようして、次のス
イッチ（ＳＷ）のオンに備えるようにしたことを特徴と
する請求項２記載の突入電流抑制回路。 - 【請求項４】 前記電流抑制回路（１）は、回路に直列
に接続された電界効果トランジスタ（ＴＲ１）と、この
電界効果トランジスタの駆動回路とで構成されたことを
特徴とする請求項１記載の突入電流抑制回路。 - 【請求項５】 前記強制放電回路（２）は、トランジス
タ（ＴＲ２）で動作遅延用コンデンサ（Ｃ１）の両端を
短絡する構成としたことを特徴とする請求項１記載の突
入電流抑制回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13503392A JP3155342B2 (ja) | 1992-05-27 | 1992-05-27 | 突入電流抑制回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13503392A JP3155342B2 (ja) | 1992-05-27 | 1992-05-27 | 突入電流抑制回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05336737A true JPH05336737A (ja) | 1993-12-17 |
| JP3155342B2 JP3155342B2 (ja) | 2001-04-09 |
Family
ID=15142377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13503392A Expired - Lifetime JP3155342B2 (ja) | 1992-05-27 | 1992-05-27 | 突入電流抑制回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3155342B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7251429B2 (en) * | 2001-11-26 | 2007-07-31 | Ricoh Company, Ltd. | Image forming apparatus with an energy storage that can be discharged, and with a display of residual energy in the storage |
| JP2008099426A (ja) * | 2006-10-11 | 2008-04-24 | Yokogawa Electric Corp | スイッチ回路 |
| JP2011030347A (ja) * | 2009-07-24 | 2011-02-10 | Nec Lighting Ltd | 電気回路、及び電気回路の制御方法 |
| JP2013240199A (ja) * | 2012-05-15 | 2013-11-28 | Seiko Epson Corp | 電源回路 |
| JP2023039259A (ja) * | 2021-09-08 | 2023-03-20 | 日本無線株式会社 | 突入電流防止回路 |
-
1992
- 1992-05-27 JP JP13503392A patent/JP3155342B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7251429B2 (en) * | 2001-11-26 | 2007-07-31 | Ricoh Company, Ltd. | Image forming apparatus with an energy storage that can be discharged, and with a display of residual energy in the storage |
| JP2008099426A (ja) * | 2006-10-11 | 2008-04-24 | Yokogawa Electric Corp | スイッチ回路 |
| JP2011030347A (ja) * | 2009-07-24 | 2011-02-10 | Nec Lighting Ltd | 電気回路、及び電気回路の制御方法 |
| JP2013240199A (ja) * | 2012-05-15 | 2013-11-28 | Seiko Epson Corp | 電源回路 |
| JP2023039259A (ja) * | 2021-09-08 | 2023-03-20 | 日本無線株式会社 | 突入電流防止回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3155342B2 (ja) | 2001-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4347423B2 (ja) | 同期整流を用いる電源 | |
| US7199636B2 (en) | Active diode | |
| KR100731393B1 (ko) | 스위칭 레귤레이터 | |
| US5793190A (en) | Method and device for power conversion | |
| JP2019514153A (ja) | コンタクタコイル制御回路 | |
| JP4315097B2 (ja) | スイッチング電源装置 | |
| CN100547895C (zh) | 用于同步整流dc-dc转换器的负脉冲消除器电路和方法 | |
| JP3155342B2 (ja) | 突入電流抑制回路 | |
| US5706187A (en) | Switching power source circuitry having a current bypass circuit | |
| JP2004173396A (ja) | 同期整流式スイッチング電源装置 | |
| JPH11353038A (ja) | 電源装置の突入電流防止回路 | |
| JPH10210736A (ja) | 降圧型ｄｃ−ｄｃコンバータ | |
| JP2003133926A (ja) | 突入電流抑止回路 | |
| JPH10508459A (ja) | 改善された効率を有する電源装置 | |
| JP2001024492A (ja) | Ｍｏｓトランジスタのドライブ回路 | |
| JP3373194B2 (ja) | スイッチング電源装置 | |
| JP2001352669A (ja) | 突入電流抑制回路 | |
| JP2000037038A (ja) | 直流電源回路 | |
| JPS596146B2 (ja) | 直流・直流変換回路 | |
| JPH1055729A (ja) | 電源回路 | |
| JP3008029U (ja) | ターンオフタイム改善回路 | |
| JPS5932218Y2 (ja) | 直流直流変換回路 | |
| JP2607314Y2 (ja) | スイッチング電源装置 | |
| JP2001197727A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2001258246A (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090202 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090202 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 12 |