JPH05346369A - デジタル記憶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 最初の取込みデータをメモリから失うことな
く、更に高密度の新しいデータを取込み、表示する。 【構成】 表示器３２’に表示するために第１取込みメ
モリ５０から選択する入力信号のサンプル値が分解能の
限界に達したときに、更に高い取込み速度で入力信号の
表示対象部分を新たにサンプルして第２取込みメモリ５
２に記憶し、取込みメモリ５２からサンプル値を選択し
て、表示器に供給し入力信号を部分的に拡大表示する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル記憶装置を有
するデジタル記憶試験装置に関する。

【０００２】

【従来の技術】図２は、光ファイバの状態を試験するた
めに使用するオプティカル・タイムドメイン・リフレク
トメータ（以下ＯＴＤＲという）２の全体的構成を示す
ブロック図である。図２は、一般的なＯＴＤＲの機能を
説明するためのものであり、従来の特定のＯＴＤＲを示
すものではない。ＯＴＤＲ２は、レーザ駆動回路１０か
ら間欠的に電圧が加えられるレーザ・ダイオード８を含
む。レーザ・ダイオード８は、方向性結合器１４と、コ
ネクタ１８によりファイバ６に接続された送出ファイバ
１６とを介してファイバ６内に呼びかけパルスを送出す
る。ＯＴＤＲ２は、レーリー後方散乱及びフレスネル反
射によるファイバ６からの反射光を受け取る。後方散乱
及び反射された光の強さは、被試験ファイバの状態によ
り決まる。

【０００３】ファイバ６から受け取った反射光の一部
は、結合器１４を介して光検出器２０に送られる。光検
出器２０は、反射光の強さに相当する電流信号を発生す
る。電流信号は電圧信号に変換された後、インピーダン
ス変換増幅器（図示せず）により増幅される。増幅され
た電圧信号は、アナログ・デジタル変換器（以下ＡＤＣ
という）２４によりサンプルされ、デジタル形式に変換
される。タイミング制御器３０は、レーザ駆動回路１０
に対するＡＤＣ２４の動作タイミングを制御する。

【０００４】ＡＤＣ２４が出力するデジタル・サンプル
値Ｖは、各呼びかけパルスに関連するサンプルのタイミ
ングＴに応じた各々のアドレスで、取込みメモリ２８に
書き込まれる。これを説明するために、メモリ２８は
２,０４８個の記憶位置を有すると仮定する。

【０００５】呼びかけパルスを送出してから光検出器の
出力をサンプルするまでの時間間隔により、光を反射し
たファイバ内の位置が決まる。タイミング制御器３０
は、ユーザ・インタフェースから供給される信号に応答
して動作し、反射信号を効率的にサンプリングする周波
数と、サンプリングが行われる呼びかけパルスの間隔と
を設定する。この様に、取込みウィンドウの範囲内のフ
ァイバ６の状態が試験され、操作者は取込みウィンドウ
の長さ及び位置と、ファイバを試験する分解能とを制御
する。取込みメモリ２８に記憶されたデータ・レコード
Ｖ（Ｔ）は、被試験ファイバの状態の変化を取込みウィ
ンドウ内の位置の関数で表す。

【０００６】ＯＴＤＲ２は、５１２×５１２個のアドレ
ス可能ピクセルを有する陰極線管（以下ＣＲＴという）
表示器３２を含む。表示器３２を使用して、光検出器２
０が受け取る反射光の強度を直角デカルト座標系で表
す。この強度は電圧で表され、この電圧は時間で表され
る被試験ファイバ６の長さの関数である。表示制御器３
４は、偏向信号を表示器３２に供給する。偏向信号は、
表示器の電子ビームを水平方向にラスタ走査する。表示
器３２のアドレス可能な各ピクセルは、ラスタのフィー
ルド内の特定の時間位置（スロット）に関係している。

【０００７】表示を行うために、ユーザ・インタフェー
ス４０から供給される水平位置信号及び拡大信号を使用
して、取込みメモリ２８のアドレス空間の一部分が選択
される。取込みメモリ２８の選択された部分の内容を表
すデータ値は、表示メモリ３６にロードされる。表示メ
モリ３６は、５１２×５１２個のアドレス可能メモリ位
置を有し、各位置は１ビットを記憶する。表示メモリ３
６のアドレス可能位置は、表示器３２のアドレス可能ピ
クセルのラスタ時間位置と１対１の関係で対応する。表
示制御器３４は、取込みメモリ２８のアドレス空間の選
択した部分内の間隔が等しい５１２個のアドレス・ワー
ドＴを発生し、取込みメモリ２８から対応するデータ値
Ｖを読み込む。表示制御器３４は、各データ値及びそれ
に関連するアドレス・ワードＴを、表示器３２の画面上
の適切な水平及び垂直位置にデータ点を表示するために
発光させるピクセルのラスタ時間位置に変換し、論理１
を表示メモリ３６の対応する位置に書き込む。表示メモ
リ３６にデータがロードされると、表示制御器３４は、
表示器３２のアドレス可能ピクセルを繰り返し走査し、
表示器３２の走査に時間的に相関させて、表示メモリ３
６の内容を読み出す。メモリ３６から読み出されたデジ
タル値は、ビデオＤＡＣ（図示せず）によりアナログ形
式に変換され、表示器３２の輝度制御入力端子に供給さ
れ、その結果、メモリ３６の内容を表す像が形成され
る。この様に、水平位置信号及び拡大信号により指定さ
れる一部のデータ・レコードがグラフィック表示され、
この表示は、表示ウィンドウの範囲内の距離の関数とし
てファイバの状態の変化を表す。

【０００８】

【発明が解決しようとする課題】データ・レコードは、
２０４８個のサンプル値を含み、等しい間隔で選択した
５１２個のみを表示の形成に使用するので、表示の分解
能を変更できる。例えば、取込みウィンドウの範囲全体
にわたるファイバの状態は、１番目から２,０４５番目
までのサンプルを４つおきに読み込むことにより、低分
解能で表示される。これに対し、５１２個の隣接するサ
ンプルから成るブロックを表示することにより、更に短
い表示ウィンドウに対して最高分解能が得られる。しか
し、更に分解能を増加させるには、更に高い有効サンプ
リング周波数で新しいデータを取り込む必要がある。こ
の場合、新しいデータ・レコードを取り込むと、元のデ
ータ・レコードは上書きされて失ってしまう。したがっ
て、本発明の目的は、最初の取込みデータを失うことな
く、更に高密度の新しいデータを自動的に表示できるデ
ジタル記憶表示装置の提供にある。

【０００９】

【課題を解決するための手段及び作用】本発明の第１の
特徴は、表示軸に沿って分布するｎ個の測定値を表示す
るための表示器と、第１変数のＮ（ｎより大きい）個の
サンプルを取込み、第２変数に対して位置付けた第１記
憶領域に順番にＮ個のサンプルを記憶するサンプリング
手段と、記憶したＮ個のサンプルからｎ個の表示サンプ
ルを選択し、ｎ個の表示サンプル値を表示器に供給する
手段と、ｎ個の表示サンプルが第１記憶領域内に所定間
隔で存在するサンプルであり、且つ／又は第１記憶領域
の選択した区間を占有するときに動作可能になり、第１
変数のＮ１個（ｎより大きい）のサンプル群を取込み、
少なくとも第１記憶領域の上記区間に対して位置付けた
第２記憶領域に順番にＮ１個のサンプル値を記憶する強
調手段とを含み、第１変数を第２変数の関数として表示
するデジタル記憶表示装置にある。本発明の第２の特徴
は、第２変数に対して位置付けた測定領域に分布する第
１変数のＮ個のサンプル群を取込み、このＮ個のサンプ
ル群を記憶し、記憶したＮ個のサンプルからｎ（Ｎより
小さい）個の表示サンプルを選択し、表示軸に沿ってｎ
個の表示サンプルの大きさを順番に表示し、記憶したＮ
個のサンプルから選択したｎ個の表示サンプルが、測定
領域内に所定間隔で存在するサンプル・セットであり、
且つ／又は測定領域の選択した区間を占有するとき、少
なくとも測定領域の選択した区間に分布する第１変数の
Ｎ１（ｎより大きい）個のサンプル値を記憶し、第１変
数を第２変数の関数として表すデジタル記憶表示方法に
ある。

【００１０】

【実施例】図１は、本発明に従ったＯＴＤＲを示すブロ
ック図である。図１に示すＯＴＤＲは、各々１６,３８
４個の記憶位置を有する第１及び第２の取込みメモリ５
０及び５２と、６４０×４８０個の記憶位置を有する表
示メモリ３６’を含む。２個の取込みメモリ５０及び５
２は、１５ビットのアドレス・バス５４上の隣接するア
ドレス空間を占有する。バス５４の最上位ビット（ＭＳ
Ｂ）は、メモリ５０又は５２のいずれをアドレス指定す
るかを決め、バス５４のアドレス・ワードの下位１４ビ
ットは、アドレス指定される取込みメモリ内の１つのメ
モリ位置を決める。ＯＴＤＲの動作モードに応じて、タ
イミング制御器３０’又は表示制御器３４’は、バス５
４にアドレス・ワードの下位１４ビットを供給する。バ
ス５４のＭＳＢは、装置制御器５６から供給される。メ
モリ５０及び５２の各メモリ位置は、１６ビットのデー
タ・ワードを記憶できる。

【００１１】ＯＴＤＲの動作において、最初に、操作者
はユーザ・インタフェース４０’を介して、ＯＴＤＲを
取込みモードで動作させる。このモードの動作では、装
置制御器５６はアドレス・バスのＭＳＢを論理０に保持
し、ＡＤＣ２４’から供給される１６ビットのデータ値
は、タイミング制御器３０’が供給する等価時間値によ
り決まるメモリ５０内の位置にロードされる。取込みが
完了すると、制御器５６は、ＯＴＤＲを通常表示モード
にする。このモードでは、メモリ５０の内容は、表示器
３２’の表示に使用するために表示メモリ３６’にロー
ドされる。表示器３２’は、６４０の垂直列及び４８０
の水平行のアレイで構成され、表示メモリ３６’の記憶
位置と１対１に対応する３０７,２００個のアドレス可
能なピクセルを有する。表示メモリ３６’の各メモリ位
置は、４ビットのデジタル・ワードを記憶でき、そのワ
ードの１６個の可能な値のうち３個のみを使用して、表
示器３２’の関連するピクセルが、オフ状態、抵輝度オ
ン状態及び高輝度オン状態であるかを表す。

【００１２】表示器３２’の表示領域の一部は、英数字
情報の表示に使用され、５１２の垂直列だけが、取込み
メモリ５０又は５２の内容から得られる波形を表示する
ために使用できる。装置制御器５６は、ユーザ・インタ
フェース４０’から供給される水平位置信号及び拡大信
号に応じて、メモリ５０の各々のアドレスを表す始点信
号及び終点信号を発生する。装置制御器５６は、この始
点信号及び終点信号を表示制御器３４’に供給し、表示
制御器３４’は、メモリ５０の１４ビットのアドレス空
間内の間隔の等しい５１２個の一連のアドレス・ワード
を発生する。この５１２個のアドレス・ワードは、始点
信号が表すアドレスから始まり、終点信号が表すアドレ
スで終わる。対応する５１２個のサンプル値が、取込み
メモリ５０から読み出される。表示制御器３４’は、ユ
ーザ・インタフェース４０’から供給される水平及び垂
直の位置信号及び拡大信号に関係して、各サンプル値及
びそれに関連する時間値をラスタ時間位置に変換し、表
示器３２’の関連するピクセルを低輝度で発光させるデ
ータ値を、表示メモリ３６’の対応するメモリ位置に書
き込む。表示制御器３４’は、更に、テキスト及び英数
字を表すデータを、表示メモリ３６’の適当な位置にロ
ードする。表示メモリ３６’及び表示器３２’は、表示
制御器３４’の制御の下に繰り返し走査され、表示メモ
リ３６’の内容を使用して、水平位置信号及び拡大信号
で決まる表示ウィンドウの範囲にわたり、被試験ファイ
バの状態を示す波形を表示する。水平拡大及び位置を制
御することで、取込みウィンドウに対する表示ウィンド
ウの長さ及び位置を調節できる。

【００１３】表示ウィンドウが十分に短かくされ、隣接
する５１２個のサンプル値から成るブロックを使用して
表示を行う場合は、装置制御器５６は、取込みメモリ５
０に記憶されたデータ・レコードの分解能の限界に達し
たことを知らせるメッセージを表示する。操作者は、こ
のメッセージに応答して２回目の取込みを開始する。取
込みを開始すると、自動的に、ファイバの単位長さに対
し高サンプル密度で、例えば、前の取込み密度の５倍の
密度で取込みが行われる。高密度取込みが行れる間、装
置制御器５６はアドレス・バス５４のＭＳＢを論理１に
設定し、高密度データはメモリ５２にロードされる。高
密度データ・レコードは、取込みウィンドウの一部分を
覆う拡大ウィンドウの範囲内のファイバ６の状態を表
す。拡大ウィンドウ全体が取込みウィンドウ内に存在す
るように、拡大ウィンドウが表示ウィンドウに対して中
心がずれている場合、表示ウィンドウが取込みウィンド
ウの端部付近になければ、拡大ウィンドウは表示ウィン
ドウよりも長く、表示ウィンドウに対して中心が合わさ
れる。

【００１４】装置制御器５６は、拡大ウィンドウの始点
及び終点に対応するメモリ５０内の位置を決めるアドレ
ス・ワードを計算し、ストアし、更に、表示ウィンドウ
の始点及び終点に対応するメモリ５２のメモリ空間内の
位置を決めるアドレス・ワードを計算し、ストアする。
高密度取込みが完了すると、ＯＴＤＲは高密度表示モー
ドに入る。制御器５６は、アドレス・バス５４のＭＳＢ
を論理１に保持し、表示ウィンドウの始点及び終点に対
応するアドレス・ワードを表示制御器３４’に供給す
る。表示制御器３４’は、表示ウィンドウの始点及び終
点を表すアドレス・ワード間の間隔の等しい５１２個の
１４ビットの一連のアドレス・ワードを発生する。アド
レス・バス５４のＭＳＢは論理１であるので、このアド
レス・ワードはメモリ５２を読むために使用され、メモ
リ５２の内容は、表示制御器３４’に読み込まれた後、
表示メモリ３６’にロードされる。したがって、高密度
表示モードでは、取込みメモリ５２の内容を基にピクセ
ルを選択することにより、表示が行われる。また、高密
度表示モードでは、取込みメモリ５２の内容を基にロー
ドされた表示メモリ３６’のメモリ位置には、表示器３
２’のピクセルに対応する高輝度で発光させるデータ値
がロードされる。したがって、操作者は表示から、高密
度データが表示に使用されていることが即座に分かる。

【００１５】操作者は、インタフェース４０を操作し
て、拡大ウィンドウに対する表示ウィンドウの位置及び
長さを調節できる。メモリ５２の一部分の内容を最高分
解能で表示するとき、装置制御器５６は３回目の取込み
をイネーブルし、第３のデータ・レコードが取込みメモ
リ５２にロードされて、第２のデータ・レコード上に上
書きされる。制御器５６は、新しい拡大ウィンドウの始
点及び終点に対応するメモリ５０内の位置を決めるアド
レス・ワードを計算し、ストアする。

【００１６】高密度取込みが行われており、操作者がイ
ンタフェース４０を操作して分解能を低減させ、表示ウ
ィンドウが少なくとも一方向で拡大ウィンドウを越えた
場合、装置制御器５６は、アドレス・バスのＭＳＢを論
理０に自動的に戻し、メモリ５０の内容を再び表示す
る。ただし、表示メモリにデータをロードするとき、２
回の読出し動作が行われる。１回目の読出し動作では、
装置制御器５６に制御され、表示制御器３４’は、表示
ウィンドウに対応するメモリ５０のアドレス空間の一部
分を読み出すために必要なアドレス・セットを発生す
る。２回目の読出し動作では、装置制御器５６に制御さ
れ、表示制御器３４’は、表示ウィンドウ内に存在する
拡大ウィンドウの一部分に対応するアドレス空間の部分
を読み出すのに必要なアドレスの部分的なセットのみを
発生するようにする。両方のデータ・セットは、表示メ
モリ３６にロードされる。したがって、拡大ウィンドウ
の範囲内のファイバの状態を表す表示部分は、残りの表
示部分よりも明るくなる。当然に、表示ウィンドウが拡
大ウィンドウのどの部分も含まなければ、波形全体は均
一な輝度で表示される。

【００１７】最初のデータ・レコードは、サンプル値Ｓ
0・・・Ｓi・・・Ｓ(N-1)Dで表され、ここで、ｉはサン
プルされるファイバ部分の取込みウィンドウの始点
（０）からの距離であり、Ｎはデータ・レコード内のサ
ンプル数であり、Ｄはファイバの長さにより表される１
回目の取込みの分解能である。レコードが最高分解能で
表示されるときの表示ウィンドウに対応する最初のデー
タ・レコードの部分は、サンプル値ＳX・・・ＳYにより
表される。ここで、Ｘは水平位置制御により決まり、Ｙ
−Ｘは（ｎー１）Ｄに等しく、ｎは発光するピクセルの
数である。２回目の取込みでは、メモリ５２に記憶され
た高密度データ・レコードは、サンプル値Ｓ'P・・・
Ｓ'Qにより表され、ここで、０≦Ｐ≦Ｘ、Ｙ≦Ｑ≦（Ｎ
ー１）Ｄである。拡大ウィンドウは、表示ウィンドウ全
体を覆い、一端または両端で表示ウィンドウを越えて延
びる。

【００１８】第２メモリの内容を最高分解能で表示する
場合、表示はサンプル値Ｓ'R及びＳ'Tで表される。ここ
で、Ｐ≦Ｒ、Ｔ≦Ｑであり、Ｔ−Ｒは（ｎー１）Ｄ'に
等しく、Ｄ'は２回目の取込みの分解能である。更に高
い密度で、３回目の取込みを行ってもよい。３回目の取
込みによるデータ・レコードは、Ｓ''UＳ''Vで表され
る。ここで、Ｐ≦Ｕ≦Ｒ及びＴ≦Ｖ≦Ｑである。

【００１９】現在の拡大ウィンドウの範囲外で高密度デ
ータを取り込むには、操作者が単に表示ウィンドウを拡
大ウィンドウから外れるように移動し、最初のデータ・
レコードを表示する。表示の分解能が限界に達すると、
高密度取込みがイネーブルされ、メモリ５２の内容が高
密度取込みの開始で上書きされる。

【００２０】ＡＤＣ２４'から供給されるデータ値は、
各々が１６ビットであるので、６４０００の信号レベル
を判別することができる。ただし、一度に表示できる信
号レベル数は、４８０より少ない。補助の信号レベル
は、垂直位置及び取り込まれた信号レベルに対する信号
レベルの表示間隔の範囲を変えるために取り込まれる。
以上、本発明の好適な実施例について説明したが、本発
明の要旨を逸脱するこなく種々の変更が可能である。例
えば、メモリを節約するには、基準の取込みメモリに加
えて、高密度メモリを１個だけ使用し、２回目及びその
後に行う高密度取込みでは、前のレベルで取り込んだデ
ータに上書きすることがよい。また、新しく高密度取込
みを行うときは、１つ又は複数の高密度レコードを保持
するために、複数の高密度メモリを使用してもよい。更
に、本発明はモノクロ表示器に関して説明したが、カラ
ー表示器も使用可能である。この場合、拡大ウィンドウ
は、ピクセルの輝度を高める代わりに、異なる色を使用
して強調表示してもよい。

【００２１】

【発明の効果】本発明によれば、表示のために取込みメ
モリから選択するサンプルが分解能の限界に達したとき
に、更に高密度で入力信号の表示対象部分を新たにサン
プルして別のメモリに記憶させることにより、上書きに
より最初のデータを失うことなく、入力信号の拡大表示
ができる。、

【図面の簡単な説明】

【図１】 本発明によるデジタル記憶試験装置を使用し
たＯＴＤＲを示すブロック図である。

【図２】 従来のＯＴＤＲを示すブロック図である。

【符号の説明】

３６’表示手段 ５０ 第１記憶手段 ５２ 第２記憶手段 ３０’、３４’、５６ 制御手段

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロナルド・ジェイ・ブレマー アメリカ合衆国ワシントン州98662 バン クーバ ノース・イースト ナインティー ナインス・アベニュー 3708

Claims (1)

【特許請求の範囲】
1. 【請求項１】 供給されるｎ個の値を表示可能な表示
   手段と、 入力信号のサンプル値を記憶するための第１及び第２記
   憶手段と、 上記入力信号を第１取り込み速度で取込んだＮ（ｎより
   大きい）個のサンプル値を上記第１記憶手段に記憶さ
   せ、上記Ｎ個のサンプル値からｎ個のサンプル値を選択
   して上記表示手段に供給し、選択した上記ｎ個のサンプ
   ル値が上記第１記憶手段内に所定間隔以下で存在すると
   きに、上記入力信号の上記ｎ個のサンプル値に対応する
   部分を含む部分のＮ１（ｎより大きい）個のサンプル値
   を上記第１取込み速度より速い第２取込み速度で取込
   み、上記第２記憶手段に記憶させ、上記Ｎ１個のサンプ
   ル値からｎ個のサンプルを選択して上記表示手段に供給
   する制御手段とを具えることを特徴とするデジタル記憶
   表示装置。