JPH05346405A - パターン形状を検査する方法 - Google Patents

パターン形状を検査する方法

Info

Publication number
JPH05346405A
JPH05346405A JP4155173A JP15517392A JPH05346405A JP H05346405 A JPH05346405 A JP H05346405A JP 4155173 A JP4155173 A JP 4155173A JP 15517392 A JP15517392 A JP 15517392A JP H05346405 A JPH05346405 A JP H05346405A
Authority
JP
Japan
Prior art keywords
pattern
bitmap
bit
original
detected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4155173A
Other languages
English (en)
Other versions
JP3086068B2 (ja
Inventor
Tomoyuki Okada
朋之 岡田
Takao Furukawa
考男 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP04155173A priority Critical patent/JP3086068B2/ja
Publication of JPH05346405A publication Critical patent/JPH05346405A/ja
Application granted granted Critical
Publication of JP3086068B2 publication Critical patent/JP3086068B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Image Analysis (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】 【目的】 本発明は原図形パターンに基づき製造した物
体についてパターン形状を検査する方法に関し、真の正
確さを問題とすることなく、実用上充分な程度の正確さ
により製品検査を行うようにしたパターン形状の検査方
法を提供することを目的とする。 【構成】 原図形パターンに基づき製造した物体につい
てパターン認識して得たビットマップと、原図形パター
ンを認識して得たビットマップとを比較することにより
図形パターンに基づき製造した物体についてパターン形
状を検査する方法において、前記パターン認識して得た
両ビットマップを比較して一致・不一致を判断し、不一
致のときはビットマップ上不一致点付近のビットにおけ
る不連続箇所を検出し、次に検出した箇所のビットマッ
プのみを両ビットマップからそれぞれ削除する処理を行
ない、処理後のビットマップについて比較することで構
成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は原図形パターンに基づき
製造した物体についてパターン形状を検査する方法に関
する。
【0002】半導体の製造のとき使用するレチクルのよ
うな、原図形パターンに基づき加工して得られた物体の
形状を検査するとき、ビットマップを使って比較する
と、特に鋭角状部分の形状が不明瞭になり易く、実際の
使用には差支えがなく、鋭角状部分の形状が不明瞭とい
う場合に欠陥有りと判定されることがあった。鋭角状部
分を有する物体であっても、パターン形状を簡易正確に
検査する方法を開発することが要求された。
【0003】
【従来の技術】半導体集積回路が大規模化・高集積化さ
れるに従って、製造時に使用するマスク・レチクルなど
が益々微細になり、且つ高精細度が要求されるようにな
った。レチクルのパターンは設計者がCADシステムを
活用するなど処理を行って、図形作図をしたものに基づ
き加工製作される。そして得られた製品についてその表
面図形パターンを観察した状態と、原図形パターン(設
計データ)とを比較照合して製品の良・不良を判定す
る。
【0004】製品の製造・検査を確実に、短時間に行う
ことが当然要求されている。そのためパターンの比較照
合の手段としてビットマップを使うことが知られてい
る。即ち、製品について、CCDなどで観察し、表面上
物体の有無を“1”“0”に対応させたマップを得る。
また原図形パターンについては図形を機械的に分割して
“1”“0”の対応表を作ることでマップを得る。両マ
ップについてビット毎に論理演算を行えば、不一致の数
により両マップの状況を比較照合することが出来る。
【0005】
【発明が解決しようとする課題】原図形パターンについ
て、特に鋭角のコーナがある図形を設計したとき、製品
になるとそのような形状を有しているものは製造するこ
とが出来ず、所謂、コーナの鈍った形状となる。そのよ
うなコーナの鈍りが小さいときは、実物を使用するとき
に格別問題とならない。しかし前述のようなビットマッ
プ法により比較照合のとき、「細分化したビット」を使
用すると必ず形状相違と判断される。そのため機械的判
断のみに依存すると極めて正確になるが、実用になる物
であってもそれについて長時間かけて測定すると、結果
として不良と判断されるということが起こった。
【0006】本発明の目的は前述の欠点を改善し、真の
正確さを問題となることなく、実用上充分な程度の正確
さにより製品検査を行うよにしたパターン形状の検査方
法を提供することにある。
【0007】
【課題を解決するための手段】図1は本発明の原理構成
を示す図である。図1において、11は原図形パターン
に基づき製造した物体、21は原図形パターン、12は
前者11についてのビットマップ、22は後者21につ
いてのビットマップ、13は比較・判断の手段、14,
24は不一致ビットを削除した各ビットマップ、15は
第2の比較手段を示す。
【0008】原図形パターンに基づき製造した物体11
についてパターン認識して得たビットマップ12と、原
図形パターン21を認識して得たビットマップ22とを
比較することにより図形パターンに基づき製造した物体
11についてパターン形状を検査する方法において、本
発明は下記の構成とする。即ち、前記パターン認識して
得た両ビットマップ12,22を比較して一致・不一致
を判断し、不一致のときはビットマップ上不一致点の座
標付近のビットにおける不連続箇所を検出し、次に検出
した箇所のビットのみを両ビットマップから削除する処
理を行ない、処理後のビットマップ14,24を比較す
ることで構成する。
【0009】
【作用】図1に示す物体11について作成したビットマ
ップ12と、物体11についての原図形パターン21を
認識して得たビットマップ22とを、比較手段13にお
いて比較する。一致すれば物体11についての検査は合
格ということで、次の工程へ移る。若し一致しないとき
は、不一致点の座標付近におけるビットについてその連
続・不連続を判断する。そして“0”“1”ビットの不
連続箇所を見出し、境界の“1”について両ビットマッ
プ12,22から削除する処理を行う。その結果のビッ
トマップ14,24について、第2の比較手段15によ
り比較する。ここで一致すれば、前回の不一致は擬似欠
陥であったと判断できる。
【0010】
【実施例】図2は本発明の実施例としてビットマップを
当初に比較するまでの工程を示すブロック図である。図
2において、31は原図形パターンに基づき製造した物
体の例として示すレチクル、32は光源、33は画像検
出器、34はA/D変換器を示す。レチクル31の像は
A/D変換器34を介してビットマップ12に格納され
る。35は原図形パターンの例として検査データを格納
したデータベース、36はレチクル31の像の範囲を定
めるものである。データベース35のデータはデータ抽
出手段36を介して部分的な箇所がビットマップ22に
格納される。37は画像の重ね合わせ判断部を示し、ビ
ットマップ12,22について重ね合わせ、その一致・
不一致を判断する。
【0011】図3,図4は本発明の実施例として図2に
示す処理によりビットマップの一致性をチェックした後
の処理を説明するための図である。図3Aは原図形パタ
ーン、図3Bがそのビットマップを示す。図4は図3の
図形に基づいて製造した製品についてのデータなどを示
し、図4Aは製品パターン、図4Bがそのビットマップ
を示す。また図3C,図4CはX,Y方向各ビットの演
算値を示し、図3D,図4Dは頂点と認められる箇所を
削除したビットマップを示す。
【0012】図3Aに示す原図形パターン例えば原図の
設計図において、1はビットマップを求める範囲を全体
的に示すもの、2は原図形の図形パターン、3は余白部
分、2P,2Qは原図形2における鋭角の頂点部分を示
す。図1Bは図1Aのパターンについて求めたビットマ
ップで、図形の存在する部分をビット“1”、存在しな
い部分をビット“0”で表示している。当初において図
3Bに示すビットマップと図4Bに示すビットマップに
つき両者を重ね合わせて、比較判断する。図3の2Pと
示す点におけるビットについて「不一致」であると検出
できる。不一致を検出したならば、各ビットマップにつ
いて処理を行う。その処理はビットマップ上の不一致点
の座標付近の各ビットについて、不連続箇所を検出し、
それを削除することである。
【0013】そのため以下の処理を行う。即ち、図3C
は図3Bのビットマップについて太矢印で示す方向に演
算を行ない、ビット“1”が一つでもある方向を“1”
と、一つもない方向を“0”として整理し直して得たビ
ット列を示す。そして図3Dは図3Cにおいて、ビット
列におけるビット“1”からビット“0”への変化が起
こった最初の“1”の位置を「頂点」として検出し、そ
の箇所のビット“1”を削除することを示している。換
言すれば各頂点における“1”を“0”に変換すること
である。したがって残余のビットマップは原図形パター
ンの頂点を欠落した形となっている。
【0014】図4は図3と同様にビットマップを求め、
頂点を欠落させて得られるものを示している。したがっ
て、図3,図4を比較すると、図4Aにおいて、製品の
角付近2Qに鈍りがあっても、ビットマップを演算した
各図Dにおいては同等である。このとき、図4Aに示す
形状では不良品とはならない。
【0015】図5は本発明の実施例として図3,図4の
各処理動作を行うための動作フローチャートを示してい
る。図5において、30は原図形パターンのデータベー
スを、40は製品パターンを示す。41,42において
製品パターンについて処理することを示している。3
1,43においてそれぞれビットマップの展開を行う。
そして32,44においてそれぞれビットマップ上で
X,Y方向の各演算処理を行う33,45において各パ
ターンの頂点検出を行う。34,46において頂点と判
断されたビットの一つまたは複数を削除する。そして5
0において残余のビットについて比較照合を行う。
【0016】図6は被検査物体におけるビットマップに
発見された傷を示すビットが、原図形におけるビットマ
ップには発見されないため、前者が傷として欠陥である
ことを示したものである。
【0017】
【発明の効果】このようにして本発明によると、当初に
おいてビットマップ同士の検査を行ない、不一致がある
ときに限り詳細なチェックに入ることとしている。その
ため無駄な検査を行うことがなく、不一致を生じさせて
いるビットマップにつき、「頂点」と判断される箇所に
ついてパターン上の鋭角部分を削除するような、形状の
鈍りを生じさせて、その処理後のビットマップについて
比較照合を行っている。したがって、実用上は使用可能
な程度のパターンが得られるようにビットマップについ
ての「鋭角部分を削除」するビットを予め定めておけ
ば、実用上使用不可能となる欠陥と、実用上使用可能な
パターンの鈍りについて、容易に区別を付けることがで
きる。そのため本発明によると、検査工程の高能率化・
短時間化が得られ、半導体製造技術など特に微細物を加
工するときに有効である。
【図面の簡単な説明】
【図1】本発明の原理構成を示す図である。。
【図2】本発明実施例の説明を行うためのブロック図で
ある。
【図3】原図形パターンとその処理について説明する図
である。
【図4】製品パターンとその処理について説明する図で
ある。
【図5】図3,図4の各処理動作を行うための動作フロ
ーチャートである。
【図6】本発明の実施例として、「傷」がある場合の状
態を示す図である。
【符号の説明】
11 物体 12 ビットマップ 21 原図形パターン 22 ビットマップ 13 比較・判断手段 14 処理後のビットマップ 24 処理後のビットマ
ップ 15 第2比較手段

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 原図形パターンに基づき製造した物体(1
    1)についてパターン認識して得たビットマップ(12)と、
    原図形パターン(21)を認識して得たビットマップ(22)と
    を比較(13)することにより図形パターンに基づき製造し
    た物体についてパターン形状を検査する方法において、 前記パターン認識して得た両ビットマップ(12)(22)を比
    較して一致・不一致を判断(13)し、 不一致のときはビットマップ上不一致点の座標付近のビ
    ットにおける不連続箇所を検出し、 次に検出した箇所のビットのみを両ビットマップからそ
    れぞれ削除する処理を行ない、処理後のビットマップ(1
    4)(24)について比較することを特徴とするパターン形状
    を検査する方法。
JP04155173A 1992-06-15 1992-06-15 パターン形状を検査する方法 Expired - Fee Related JP3086068B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04155173A JP3086068B2 (ja) 1992-06-15 1992-06-15 パターン形状を検査する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04155173A JP3086068B2 (ja) 1992-06-15 1992-06-15 パターン形状を検査する方法

Publications (2)

Publication Number Publication Date
JPH05346405A true JPH05346405A (ja) 1993-12-27
JP3086068B2 JP3086068B2 (ja) 2000-09-11

Family

ID=15600096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04155173A Expired - Fee Related JP3086068B2 (ja) 1992-06-15 1992-06-15 パターン形状を検査する方法

Country Status (1)

Country Link
JP (1) JP3086068B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006011270A (ja) * 2004-06-29 2006-01-12 Nec Corp 画像パターン補正方法、及びそれを適用した模擬画像生成方法、並びにパターン外観検査方法
JP2017168848A (ja) * 2009-05-20 2017-09-21 マッパー・リソグラフィー・アイピー・ビー.ブイ. デュアルパス走査

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006011270A (ja) * 2004-06-29 2006-01-12 Nec Corp 画像パターン補正方法、及びそれを適用した模擬画像生成方法、並びにパターン外観検査方法
JP2017168848A (ja) * 2009-05-20 2017-09-21 マッパー・リソグラフィー・アイピー・ビー.ブイ. デュアルパス走査
US10692696B2 (en) 2009-05-20 2020-06-23 Asml Netherlands B.V. Deflection scan speed adjustment during charged particle exposure

Also Published As

Publication number Publication date
JP3086068B2 (ja) 2000-09-11

Similar Documents

Publication Publication Date Title
US10713771B2 (en) Methods and systems for inspection of wafers and reticles using designer intent data
JP7479389B2 (ja) 部品の検査中における参照位置ずれの補償
TWI654427B (zh) 用於檢測一光微影光罩之方法、檢測系統及電腦可讀媒體
US8112241B2 (en) Methods and systems for generating an inspection process for a wafer
US8115169B2 (en) Method and apparatus of pattern inspection and semiconductor inspection system using the same
US9733640B2 (en) Method and apparatus for database-assisted requalification reticle inspection
US20020052053A1 (en) Inspection system and semiconductor device manufacturing method
US20140376802A1 (en) Wafer Inspection Using Free-Form Care Areas
JP2008164593A (ja) パターン検査装置および方法
JP2011017705A (ja) パターン検査装置、パターン検査方法および記録媒体
CN112906534A (zh) 一种基于改进后Faster R-CNN网络的锁扣丢失故障检测方法
JP2023519517A (ja) 半導体試料の試験
JP2023041623A (ja) 半導体試料製造のためのマスク検査
JP4778685B2 (ja) 半導体デバイスのパターン形状評価方法及びその装置
US20040165762A1 (en) System and method for detecting and reporting fabrication defects using a multi-variant image analysis
JP4710191B2 (ja) フォトマスクパターン形状自動計測方法及びその装置及びそのプログラム及びフォトマスク製造方法及び半導体装置の製造方法
JP3086068B2 (ja) パターン形状を検査する方法
JP2004185019A (ja) パターン検査装置、パターン検査方法および記録媒体
JPH0374855A (ja) チップサイズ検出方法およびチップピッチ検出方法およびチップ配列データ自動作成方法ならびにそれを用いた半導体基板の検査方法および装置
TWI273216B (en) Method for inspecting patterns
JP3106370B2 (ja) グラフ情報によるプリント基板の欠陥検出及び種別認識方法
JP2001343338A (ja) プリント配線基板の検査方法及び検査装置
JPH05197132A (ja) パターン検査装置
JPH08272079A (ja) パターンの検査方法及び検査装置
CN119273647A (zh) 晶圆Mark区域的检测方法及系统

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000620

LAPS Cancellation because of no payment of annual fees