JPH05347313A - 高速半導体デバイスの極薄活性領域の製造方法 - Google Patents

高速半導体デバイスの極薄活性領域の製造方法

Info

Publication number
JPH05347313A
JPH05347313A JP5009855A JP985593A JPH05347313A JP H05347313 A JPH05347313 A JP H05347313A JP 5009855 A JP5009855 A JP 5009855A JP 985593 A JP985593 A JP 985593A JP H05347313 A JPH05347313 A JP H05347313A
Authority
JP
Japan
Prior art keywords
diffusion
region
concentration
layer
germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5009855A
Other languages
English (en)
Inventor
John E Turner
ジョン・イー・ターナー
Theodore I Kamins
セオドーア・アイ・カマインズ
Martin P Scott
マーティン・ピー・スコット
Yvonne H Keller
イヴァン・エイチ・ケラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH05347313A publication Critical patent/JPH05347313A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0113—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors the conductive layers comprising highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/15—Diffusion of dopants within, into or out of semiconductor bodies or layers from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/041—Doping control in crystal growth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/936—Graded energy gap

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【目的】 薄くて高濃度にドーピングされたベース領域
を備えた高速高性能半導体デバイスの製造方法を提供す
ること 【構成】 中央活性領域(14)からその隣接領域へのト゛ーハ
゜ントの拡散を抑制する。中央活性領域は、拡散抑止材料
(好適にはケ゛ルマニウム)の半導体材料(好適にはシリコン)への導
入を選択的に増減させて、ト゛ーハ゜ントの外方拡散が最小と
なるよう拡散抑止材料の含有の垂直フ゜ロフィルを適応させる
ことによりエヒ゜タキシャル形成される。一実施例では拡散抑止
材料の濃度をハ゛イホ゜ーラトランシ゛スタのヘ゛ース領域の対向両側部で
増大させてコレクタ領域(12)及びエミッタ領域(14)とのヘ゛ース領域
の境界に濃度ヒ゜ークを与えるようにした。Si1-xGex層での
ケ゛ルマニウム濃度はｘが0.08〜0.35、最適には0.15〜0.31の
範囲内となる。ト゛ーハ゜ント(好適にはホ゛ロン)も、外方拡散を
最小限とする為、適応された濃度フ゜ロフィルを有する。これ
により一層薄く高濃度にト゛ーフ゜された活性領域が達成さ
れる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般には半導体デバイス
の製造に関し、特にドーパントの拡散を抑制する製造工
程に関する。
【０００２】
【従来の技術】キャリアの活性領域通過時間は半導体デ
バイスの動作速度を最大にするうえで重要な考慮要素で
ある。例えば、バイポーラトランジスタのベース領域通
過時間を減少させれば高速トランジスタが得られる。
【０００３】ＮＰＮトランジスタのベース領域を通るキ
ャリアを加速させることによりベース通過時間を最小に
する為にＩＢＭ(International Business Machines Cor
p.)社において広範な研究開発がなされてきた。Harame
等に付与された米国特許第4,997,776号は、エピタキシ
ャル形成されたシリコン・ゲルマニウム層であるベース
領域及びコレクタ領域を教示している。不純物プロフィ
ルのプロットは、ドリフト・フィールドを生成してベー
ス領域を通過するキャリアを加速させるように設計され
たゲルマニウム含有量のグレーディングを示している。
この特許は、特に、ＮＰＮトランジスタの性能におい
て、ゲルマニウムのグレ ーディングによって生成され
た小さなバンドギャップのためにキャリアがベース領域
中で加速されることを教示している。ベース領域内のバ
ンドギャップが小さいということは、その領域内への電
子注入に対する障壁を減少させるものであるが、その主
な利点は、例えば15-25kv/cmのドリフト・フィールド
（これは電子の移動を助ける）を発生させるバンドギャ
ップのグレーディングによって得られる。Patton 等に
よる「IEEE Electron Device Letters」（vol.10 (198
9), pages 534-536）では、グレーディングが行われた
Ｓｉ1-xＧｅxベース材料（ｘ=0〜0.14)を用いて、電子
の移動を助けるドリフト・フィールドを発生させること
が報告されている。「IEEE Electron Device Letters」
（vol.11(1990年4月), pages 171-173）において Patto
n 等は、約20kV/cmのドリフト・フィールドを生成し、
その結果として固有通過時間がたった1.9psとなる、ヘ
テロ接合バイポーラトランジスタ(ＨＢＴ)のベース領域
におけるゲルマニウムのグレーディングについて報告し
ている。
【０００４】ＩＢＭ社の研究は、バイポーラ・デバイス
設計におけるＳｉ1-xＧｅxの利点をいくつか示したが、
その改良にも限界がある。Ｓｉ1-xＧｅxベース領域のエ
ピタキシャル形成に続く製造工程は、ＨＢＴの動作速度
及び性能の両方に悪影響を及ぼすことがある。トランジ
スタは、特に、上昇した温度で行われる後続工程におい
て劣化を受けやすい。
【０００５】シリコン・ゲルマニウム・ヘテロ接合バイ
ポーラトランジスタは、上述のものを越えるゲルマニウ
ム濃度を有する他のものによっても製造されてきた。Ka
mins等による「IEEE Electron Device Letters」（vol.
10 (1989年11月), pages 503-505）には、31%の均一な
ゲルマニウム含有量を有するＨＢＴのベース領域が記載
されている。望ましい結果が得られたが、その報告は更
に改良をなし得そうなものであると結論づけている。
【０００６】
【発明が解決しようとする課題】本発明の目的は、高速
高性能半導体デバイスの製造方法を提供することであ
る。
【０００７】
【課題を解決するための手段】上記目的は、より薄い活
性領域が得られるように活性領域からのドーパントの拡
散をできるだけ少なくするやり方を採用した方法によっ
て達成され、これにより、キャリアがその活性領域を横
断する際に、それが一層短い距離を移動するようにする
必要がある。この活性領域はエピタキシャル形成され、
その活性領域内の拡散抑制材料の濃度が、拡散を最小に
することを意図した濃度分布が得られるように適応され
る。即ち、留意すべき点は、ドープ層内の材料にグレー
ディングを行うことで電子の移動を助けるドリフト・フ
ィールドを生成することではなく、拡散を減少させるべ
く濃度を調整することである。エピタキシャル形成によ
り、本発明に従って形成された活性領域内の拡散抑制材
料及びドーパントの両方の濃度プロフィルの適応が可能
となる。
【０００８】本発明は、他の種類の半導体デバイスを製
造する際にも利用できるが、好適実施例では、活性領域
はバイポーラトランジスタのエピタキシャルベース層で
ある。エピタキシャルベース層内でのボロンの拡散は、
シリコン・ゲルマニウム合金内のゲルマニウムの濃度を
適応させることにより抑制される。ゲルマニウムの濃度
は、8%-35%の範囲内に維持されることが望ましいが、15
%-31%の範囲が最適である。濃度が高い程拡散が抑制さ
れるが、あまり高すぎるとエピタキシャルベース層の構
造的不安定が生じてしまう。
【０００９】上述したように、半導体デバイスの動作速
度を増大させるための方法は、活性領域の幅を減少させ
るものである。バイポーラトランジスタのベース領域の
幅がトランジスタの動作速度に影響を与えることは公知
である。しかし、バイポーラトランジスタの矛盾する要
件により、そのようなトランジスタの動作速度と性能と
が制限されてしまう。即ち、ベース領域が薄いほど、キ
ャリアの移動時間が短くなる一方、ドーピング濃度が増
大しない限り、ベース抵抗が逆に増大してしまう。とこ
ろが、ボロン等のドーパントの濃度が高いと、上昇した
温度を必要とする後続の製造工程の間にベース領域から
のドーパント拡散（濃度増強拡散性）の加速が生じるこ
とになる。
【００１０】結局、超高速バイポーラトランジスタ及び
その他の半導体デバイスの製造において、ボロンの拡散
を抑制することは重要な制限要素である。本発明は、拡
散抑制材料としてゲルマニウムを用いて、薄くて高濃度
にドーピングされたベース領域の製造を可能にする態様
でゲルマニウムの濃度を適応させる。この適応は、好適
実施例では、ゲルマニウムの拡散抑制分布が エミッ
タ、ベース、コレクタ領域の間の境界の近くに位置する
ようにして行なわれる。 しかし、この望ましい適応方
法は本発明にとって重要なものではない。同時に、ボロ
ン等のベースドーパントはエミッタ及びコレクタ領域と
の境界の近くには存在しないようにすることもできる。
ベースドーパントをこのように適応させることにより、
ベース領域からの外方拡散を更に確実に減少又は除去で
きるようになる。
【００１１】本発明の利点は、ボロン拡散性を減少させ
るためのゲルマニウムの意図的な添加及び適応により、
大幅に高速なバイポーラ・デバイス及びその他の改善さ
れた半導体デバイス（例えば、狭(shallow)接合ＭＯＳ
デバイス）の製造が可能になることである。ベース領域
の幅を最小にする現行の方法は、低エピタキシャル成長
温度とそのエピタキシャル成長に続く処理における低温
度工程に依存するものである。本発明は、低温処理工程
の限定的使用の緩和を或る程度可能にする。Pfiester
等に付与された米国特許第4,835,112号は、インプラン
トされたドーパントの拡散を抑制するためにゲルマニウ
ムをインプラントすることを教示している。しかし、こ
のインプラントでは、ベース幅を最小にするゲルマニウ
ム濃度の適応もボロンの適応も可能とはならない。更
に、十分なレベルでゲルマニウムをインプラントすると
半導体層の格子に損傷を与えることになる。このような
損傷は上昇した温度においてのみ除去できるものであ
る。
【００１２】別の利点は、活性領域からの外方拡散を抑
制することに加え、本発明がその活性領域内の拡散を抑
制して、結果として生じる活性領域が、ドーパントの所
望の濃度プロフィルを達成するような態様で当初に導入
されたドーパントの再分布の影響を受けにくいものであ
るということである。更に別の利点は、主たる焦点は拡
散抑制ゲルマニウムを適応させることにより拡散を抑制
することにあるが、エピタキシャル領域内のゲルマニウ
ムが、電子の移動を助けるドリフト・フィールドを提供
するということである。
【００１３】ある実施例では、ｎ型ドーパントを有する
シリコンのコレクタ領域を化学蒸着（ＣＶＤ）リアクタ
を用いてシリコン基板上に成長させる。次に、そのリア
クタ内で500〜700℃で Ｓｉ1-xＧｅxエピタキシャル材
料層を成長させる。ゲルマニウム及び前記層にドープす
るボロンの両方とも上述の適応された濃度を有する。更
に、500〜750℃の範囲内の温度でシリコンのｎ型エミッ
タ領域を成長させる。
【００１４】
【実施例】エピタキシャル成長された３つの活性領域、
即ちコレクタ領域12とベース領域14とエミッタ領域16と
を含むものとしてヘテロ接合バイポーラトランジスタ10
を図１に示す。活性領域12〜16を形成するエピタキシャ
ル層は、シリコン基板18のn+埋め込み層即ちサブコレク
タ領域17上に成長させる。これらのエピタキシャル層
は、いくつかの異なる技術のいずれでも蒸着できる。こ
れらの技術のいくつかは化学蒸着（ＣＶＤ)方式による
ものである。以下の説明では、ランプ加熱ＣＶＤシステ
ムにおけるシリコン及びシリコン・ゲルマニウムの独自
の位置での蒸着についての一般的なパラメータを示す。
このプロセスは、ドーピング濃度に急激な変化を与える
ものとして知られている。他の形式のＣＶＤシステムで
は別の蒸着パラメータが用いられることになる。
【００１５】二酸化シリコンの絶縁構造20は、400℃で
蒸着されて、ヘテロ接合バイポーラトランジスタ10の形
成用の領域を与えるようパターン化される。ベース領域
14への電気的接続に用いられる多結晶シリコン層22の形
成は、エピタキシャル活性領域12〜16の蒸着の前でも後
でもよい。従来の半導体製造工程を用いて、絶縁構造20
を有する二酸化シリコンを形成及びパターン化する。
【００１６】コレクタ領域12を成長させる前に、シリコ
ン基板18に適切な前処理を施してその表面をきれいにす
る。コレクタ領域12は、750〜1100℃の範囲内の温度に
おいて、Ｈ2のキャリアガス内のＳｉＣｌ2Ｈ2及びＡｓ
Ｈ3の雰囲気内で成長されて、ヒ素がドープされたシリ
コン層を形成する。典型的なドーピングレベルは3×10
16原子/cm3 でよい。
【００１７】ベース領域14はＳｉ1-xＧｅx層である。以
下でより詳しく説明するように、値ｘはベース領域14の
垂直プロフィルに沿って変化する。即ち、ゲルマニウム
濃度が適応される。この適応の一実施例を図２に示す。
適応は、ベース領域14内及びこの領域から隣接領域への
拡散を抑制するように設計される。Ｓｉ1-xＧｅxは、Ｇ
ｅＨ4、ＳｉＣｌ2Ｈ2及びＢ2Ｈ6を用いて、500〜700℃
の温度範囲で成長させる。
【００１８】エミッタ層16は、コレクタ領域12と同じ態
様で成長させる。しかし、高温だとベース領域14内でボ
ロン拡散が起こるため、エミッタ領域を成長させる温度
は、コレクタ領域を成長させる場合より一層重要であ
る。ベース領域内でのゲルマニウムの適応により、拡散
は、結果として生じる構造の電気的性能に悪影響を及ぼ
すことが少なくなる。従来の方法に比べて低温処理工程
の限定的な使用は緩和されるけれども、拡散はまだ考慮
を要する。シリコンのエミッタ領域16の成長は、実際上
許される限り低温で行なうべきである。700℃以下で拡
散性を最小にすることに関してはあまり利益はない。
【００１９】エピタキシャル活性領域12〜16の蒸着に続
いて、一般には従来のシリコン処理技術を用いてトラン
ジスタ構造を完成させる。ベース領域14への外部ベース
接続を与える多結晶シリコン層22が前もって形成されて
いない場合には、多結晶シリコンを蒸着させて二酸化シ
リコンの絶縁層24を絶縁体として与える。つぎに、ベー
ス接続多結晶シリコン層22及びサブコレクタ領域17に接
点領域が開口形成される。この接点の開口部は、活性ト
ランジスタ10から横方向に変位している。図示しない
が、エミッタ領域16への接点は好適には活性トランジス
タ10上に直接形成する。接点領域26,28,30,32,33は、適
当な種類のもの（例えばベース領域14にはボロン、サブ
コレクタ領域17及びエミッタ領域16にはヒ素またはリ
ン）で更にドープし、次いでドーパント原子を活性化す
るための適度な温度でアニーリングすることができる。
つぎに、オーミック金属接点34,36,38,40は、高濃度に
ドープされた接点領域26〜33上に形成することができ
る。このオーミック金属接点は、通常は、チタンータン
グステンのバリア層とアルミニウムー銅等のアルミニウ
ム合金の上部層とから成る。約400〜450℃での最終的な
低温アニーリングによりデバイスの製造過程が終了す
る。
【００２０】Ｓｉ1-xＧｅxのベース領域14におけるゲル
マニウム濃度の適応された垂直プロフィルを図２に示
す。ゲルマニウムがヘテロ接合バイポーラトランジスタ
において拡散抑制材料として作用することが発見されて
いる。ゲルマニウム濃度は、ベース領域14とコレクタ領
域12及びエミッタ領域16との境界でボロンの外方拡散を
最小限にし、ベース領域内部への拡散を抑制するように
適応された。ベースーコレクタ境界での濃度はベースー
エミッタ境界でのそれより高く、これによって、ベース
ーコレクタ境界でのシリコンーゲルマニウムのドリフト
・フィールド効果が高まる。従って、ヘテロ接合バイポ
ーラトランジスタの製造中及び動作中の両方において利
点が得られる。
【００２１】図３及び図４はボロンの拡散に対するゲル
マニウムの効果を示すものである。図３はエピタキシャ
ルシリコンにおける拡散を示すグラフである。エピタキ
シャルシリコンが920℃の温度で20分間アニーリングさ
れた後、ボロンはそのエピタキシャルシリコンを通って
かなり拡散する。このボロンの拡散性は3×10-15cm2/秒
と概算される。これに比較し、図４はＳｉ1-xＧｅx (ｘ
=0.24)のエピタキシャル層における拡散を示すものであ
る。920℃での20分間のアニーリングの後、ボロンの分
布は、元のボロン分布に近似したままであり、外方拡散
は大幅に減少する。920℃でのアニーリングについての
Ｓｉ.76Ｇｅ.24におけるボロンの拡散性は3×10-16cm2/
秒と概算される。 ボロンの拡散性は、上述のゲルマニ
ウムの含有の垂直プロフィルを適応させることにより更
に減少させることができる。更に、図４はＳｉ1-xＧｅx
層の対向する両側をボロンが存在しないままにしておく
ボロンの適応を示す。通常、Ｓｉ1-xＧｅx層内にあるボ
ロン不存在領域は一層薄いものとなる。このボロン不存
在領域により、外方拡散がトランジスタ性能に悪影響を
及ぼさないことが確実になる。
【００２２】図５は800〜920℃の範囲の温度についてシ
リコン及びＳｉ.76Ｇｅ.24における測定されたボロンの
拡散性を示すものである。Ｓｉ.76Ｇｅ.24におけるボロ
ンの拡散性は、その範囲内のどの温度でも、Ｓｉにおけ
るボロンの拡散性の約15%となる。従って、Ｓｉ1-xＧｅ
xがボロンの拡散を抑制するために用いられる場合に
は、利用可能な熱源(thermal budget)により75℃を即得
ることができる。
【００２３】図５はＧｅを含ませることによってボロン
の拡散性が減少することを示すものである。Ｇｅの添加
によってボロンの拡散が抑制される理由は完全には解明
されているわけではないが、いくつかの考えられる説明
が存在する。その説明の１つは、Ｓｉ及びＳｉ1-xＧｅx
の固有キャリア濃度の差に関するものであり、これを次
に示す。即ち、ドーパント濃度のある範囲では、その拡
散は、Ｓｉにとっては外因的なものであり、Ｓｉ1-xＧ
ｅxにとっては内因的なものである可能性がある。この
ため、濃度が増大された拡散性がＳｉについて観察さ
れ、Ｓｉ1-xＧｅxについては、ボロンのドーピング濃度
が同じである際には、前記Ｓｉの場合より低い固有の拡
散性が観察されるのだと思われる。また、他の説明は、
格子中を通過するドーパントの物理的メカニズムに関す
るものである。主な拡散メカニズムが２つ存在し、その
１つは、所定の格子位置での半導体原子を置き換えるこ
とにより、その格子をドーパント原子が通過する代替型
拡散であり、もう１つは、格子において半導体原子を置
き換えることによってドーパント原子は拡散するという
ことはなく、その代わりに３次元格子構造内の格子間空
隙を通って移動する割り込み型拡散である。研究によれ
ば、ゲルマニウムは割り込み型拡散メカニズムを抑制
し、このため、全体の拡散性が抑制される。
【００２４】本発明をヘテロ接合バイポーラトランジス
タの製造方法として説明し、図示してきたが、この方法
は、例えば狭接合ＭＯＳトランジスタ等の他の素子の製
造に用いることも可能であり、また、製造中に原子の拡
散を抑制することにより性能を向上させることが可能な
光電素子その他の素子の製造に用いることができる。そ
の正確なメカニズムにより、ボロン以外のドーパントの
拡散を抑制することも達成できる。ｎ型ドーパントの拡
散メカニズムがｐ型ドーパントのそれと同様であるた
め、Ｓｉ1-xＧｅxにおいてヒ素又はリン等のｎ型ドーパ
ントの拡散を抑制することも可能である。更に、実験結
果及び製造の容易さの両方の理由により、拡散抑制材料
としてゲルマニウムを用いるのが好適と思われるが、他
の合金を用いても構わない。例えば、Ｓｉ1-xＧｅxの代
わりにＳｉ1-yＣyまたはＳｉ1-x-yＧｅxＣyを用いても
よい。
【００２５】
【発明の効果】本発明は上述のように構成したので、ベ
ース領域からの外方拡散を確実に減少又は除去し、これ
により、薄くて高濃度にドーピングされたベース領域の
製造が可能となり、その結果として、大幅に高速なバイ
ポーラ・デバイス及びその他の改善された半導体デバイ
スを製造することができる。
【図面の簡単な説明】
【図１】本発明に従って製造されたヘテロ接合バイポー
ラトランジスタの側方の断面図である。
【図２】図１のＳｉ1-xＧｅxベース領域におけるゲルマ
ニウムの適応された濃度プロフィルを示すグラフであ
る。
【図３】９２０℃で２０分間アニーリングを行った後の
エピタキシャルシリコン層におけるボロンの拡散を示す
グラフである。
【図４】９２０℃で２０分間アニーリングを行った後の
Ｓｉ.76Ｇｅ.24のエピタキシャル層におけるボロンの拡
散を示すグラフである。
【図５】シリコン及びＳｉ.76Ｇｅ.24におけるボロンの
拡散性の相違を示すグラフである。
【符号の説明】
10 ヘテロ接合バイポーラトランジスタ 12 コレクタ領域 14 ベース領域 16 エミッタ領域 17 サブコレクタ領域 18 シリコン基板 20 絶縁構造(二酸化シリコン) 22 多結晶シリコン層 24 絶縁層 26,28,30,32,33 接点領域 34,36,38,40 オーミック金属接点
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーティン・ピー・スコット アメリカ合衆国カリフォルニア州94114サ ンフランシスコ，クリッパー・ストリー ト・424 (72)発明者 イヴァン・エイチ・ケラー アメリカ合衆国カリフォルニア州95134サ ン・ホセ，ヘーミッテイジ・ウエイ・663

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】半導体デバイス(10)のドープ領域(14)の製
    造方法であって、前記ドープ領域に隣接する領域へのド
    ーパントの拡散を抑制するものであり、この方法が、 第１のエピタキシャル層(14)を単結晶半導体からなる第
    ２の層(12)に隣接して形成するというステップからな
    り、この形成ステップが、半導体材料内にドーパントと
    拡散抑制材料との両方をエピタキシャル統合させるステ
    ップを含み、前記拡散抑制材料の前記エピタキシャル統
    合が、前記半導体の第２の層への前記ドーパントの拡散
    が最小限となるように前記第１のエピタキシャル層内の
    前記拡散抑制材料の濃度を適応させるステップを含み、
    前記半導体の第２の層には前記拡散抑制材料がほとんど
    存在せず、 これにより、前記拡散抑制材料の濃度を適応させる前記
    ステップが前記第１のエピタキシャル層からのドーパン
    トの外方拡散を最小限にして前記第１のエピタキシャル
    層内のドーパントの拡散を抑制することを特徴とする、
    高速半導体デバイスの極薄活性領域の製造方法。
JP5009855A 1992-01-24 1993-01-25 高速半導体デバイスの極薄活性領域の製造方法 Pending JPH05347313A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/825,524 US5177025A (en) 1992-01-24 1992-01-24 Method of fabricating an ultra-thin active region for high speed semiconductor devices
US825524 1992-01-24

Publications (1)

Publication Number Publication Date
JPH05347313A true JPH05347313A (ja) 1993-12-27

Family

ID=25244219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5009855A Pending JPH05347313A (ja) 1992-01-24 1993-01-25 高速半導体デバイスの極薄活性領域の製造方法

Country Status (3)

Country Link
US (1) US5177025A (ja)
EP (1) EP0552561A3 (ja)
JP (1) JPH05347313A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211222A (ja) * 1994-12-01 2008-09-11 At & T Corp 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360986A (en) * 1993-10-05 1994-11-01 Motorola, Inc. Carbon doped silicon semiconductor device having a narrowed bandgap characteristic and method
US5382815A (en) * 1993-12-23 1995-01-17 International Business Machines Corporation Carrier conduction conductor-insulator semiconductor (CIS) transistor
US5468974A (en) * 1994-05-26 1995-11-21 Lsi Logic Corporation Control and modification of dopant distribution and activation in polysilicon
US5484737A (en) * 1994-12-13 1996-01-16 Electronics & Telecommunications Research Institute Method for fabricating bipolar transistor
DE19755979A1 (de) * 1996-12-09 1999-06-10 Inst Halbleiterphysik Gmbh Silizium-Germanium-Heterobipolartransistor
US6750484B2 (en) 1996-12-09 2004-06-15 Nokia Corporation Silicon germanium hetero bipolar transistor
DE19652423A1 (de) * 1996-12-09 1998-06-10 Inst Halbleiterphysik Gmbh Silizium-Germanium-Heterobipolartransistor und Verfahren zur Herstellung der epitaktischen Einzelschichten eines derartigen Transistors
KR100275540B1 (ko) 1997-09-23 2000-12-15 정선종 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법
DE19824110A1 (de) * 1998-05-29 1999-12-09 Daimler Chrysler Ag Resonanz Phasen Transistor mit Laufzeitverzögerung
DE19857640A1 (de) 1998-12-14 2000-06-15 Inst Halbleiterphysik Gmbh Bipolartransistor und Verfahren zu seiner Herstellung
DE10002364A1 (de) * 2000-01-20 2001-08-02 Infineon Technologies Ag Silizium-Germanium-Bipolartranistor mit optimiertem Germaniumprofil
DE10351100B4 (de) * 2003-10-31 2007-02-08 Texas Instruments Deutschland Gmbh Verfahren zur Herstellung eines vertikalen PNP-Transistors aus einem Halbleiterwerkstoff und vertikaler bipolarer PNP-Transitor
US7141478B2 (en) * 2004-01-26 2006-11-28 Legerity Inc. Multi-stage EPI process for forming semiconductor devices, and resulting device
KR100781905B1 (ko) * 2006-10-25 2007-12-04 한국전자통신연구원 헤테로 정션 바이폴라 트랜지스터를 포함하는 이미지 센서및 그 제조 방법
TWI743788B (zh) * 2020-05-18 2021-10-21 力晶積成電子製造股份有限公司 電晶體及其製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835112A (en) * 1988-03-08 1989-05-30 Motorola, Inc. CMOS salicide process using germanium implantation
JP2522358B2 (ja) * 1988-09-20 1996-08-07 日本電気株式会社 ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ
JPH02219234A (ja) * 1989-02-20 1990-08-31 Seiko Epson Corp 半導体装置
US4997776A (en) * 1989-03-06 1991-03-05 International Business Machines Corp. Complementary bipolar transistor structure and method for manufacture
US5008207A (en) * 1989-09-11 1991-04-16 International Business Machines Corporation Method of fabricating a narrow base transistor
US4983536A (en) * 1989-11-24 1991-01-08 Gte Laboratories Incorporated Method of fabricating junction field effect transistor
US5316958A (en) * 1990-05-31 1994-05-31 International Business Machines Corporation Method of dopant enhancement in an epitaxial silicon layer by using germanium

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211222A (ja) * 1994-12-01 2008-09-11 At & T Corp 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層

Also Published As

Publication number Publication date
EP0552561A3 (en) 1995-08-02
EP0552561A2 (en) 1993-07-28
US5177025A (en) 1993-01-05

Similar Documents

Publication Publication Date Title
US5656514A (en) Method for making heterojunction bipolar transistor with self-aligned retrograde emitter profile
US5620907A (en) Method for making a heterojunction bipolar transistor
US5834800A (en) Heterojunction bipolar transistor having mono crystalline SiGe intrinsic base and polycrystalline SiGe and Si extrinsic base regions
JP4917051B2 (ja) シリコン・ゲルマニウム・バイポーラ・トランジスタの製造方法
US5352912A (en) Graded bandgap single-crystal emitter heterojunction bipolar transistor
EP1396018B1 (en) C implants for improved sige bipolar transistors yield
US6316795B1 (en) Silicon-carbon emitter for silicon-germanium heterojunction bipolar transistors
US5177025A (en) Method of fabricating an ultra-thin active region for high speed semiconductor devices
US7566921B2 (en) Silicon germanium emitter
CN1080930C (zh) 制造半导体结构的方法
JP2000058556A (ja) ヘテロ構造バイポ―ラトランジスタの製造方法
JPH0997899A (ja) 半導体装置およびその製造方法
US7538004B2 (en) Method of fabrication for SiGe heterojunction bipolar transistor (HBT)
JP2003297844A (ja) 半導体装置，及び，半導体装置の製造方法
US6861324B2 (en) Method of forming a super self-aligned hetero-junction bipolar transistor
Burghartz et al. Self-aligned SiGe-base heterojunction bipolar transistor by selective epitaxy emitter window (SEEW) technology
US7579635B2 (en) Heterojunction bipolar transistor
US6642096B2 (en) Bipolar transistor manufacturing
US6806170B2 (en) Method for forming an interface free layer of silicon on a substrate of monocrystalline silicon
EP0779652A2 (en) Method for making a heterojunction bipolar transistor
WO2006064290A1 (en) Bipolar transistor and method of making such a transistor
JPH06252158A (ja) 半導体装置
JPH01124257A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPH05251462A (ja) 半導体装置およびその製造方法
JPH06260492A (ja) バイポーラトランジスタの製造方法