JPH05347374A

JPH05347374A - 半導体装置及びその製造方法

Info

Publication number: JPH05347374A
Application number: JP5017627A
Authority: JP
Inventors: Mitsutaka Sato; 光孝佐藤; Junichi Kasai; 純一河西; 正則 ▲吉▼本; Masanori Yoshimoto; Koichi Takeshita; 康一竹下
Original assignee: Kyushu Fujitsu Electronics Ltd; Fujitsu Ltd
Current assignee: Kyushu Fujitsu Electronics Ltd; Fujitsu Ltd
Priority date: 1992-04-14
Filing date: 1993-02-04
Publication date: 1993-12-27
Anticipated expiration: 2018-05-26
Also published as: JP3410752B2

Abstract

(57)【要約】【目的】リードが３次元構造にパッケージされた半導
体装置及びその製造方法に関し、パッケージの寸法を略
半導体チップの寸法にまで小型化する。【構成】平板形状からなるステージ１３と、ステージ
１３に載置される半導体チップ１と、半導体チップ１と
電気的に接続される複数のインナーリード４と、複数の
インナーリード４夫々を半導体チップ１の回路形成面１
ａに対し所定距離離間させてステージ１３と半導体チッ
プ１と複数のインナーリード４とを内部に封止する封止
樹脂２とを具備した半導体装置１５において、封止樹脂
２内部ではステージ１３が全面にわたり偏平面となるよ
う構成した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、樹脂封止型の半導体装
置及びその製造方法に係り、特にリードが３次元構造に
パッケージされた半導体装置及びその製造方法に関す
る。

【０００２】近年、樹脂封止型半導体は、半導体チップ
が大型化しているにもかかわらず、パッケージ自体には
小型化が要求され、２次元構造のリードフレームを使用
した半導体装置では、その小型化に限界があり、その機
械的強度、信頼性等に問題が生じている。

【０００３】そこで、リードを半導体チップのこれまで
使用していなかった下面に配置するＣＯＬ（Chip on Le
ad) 構造、あるいは上面に配置するＬＯＣ（Lead on Ch
ip)構造等の３次元構造の半導体装置が種々様々提案さ
れている。

【０００４】

【従来の技術】図２７は、従来のＬＯＣ構造の半導体装
置の一例を示す図であり、同図（Ａ）はパッケージの内
部を透視して示す平面図、同図（Ｂ）は同図（Ａ）中Ａ
−Ａ線に沿った縦断面図である。

【０００５】図２７に示すＬＯＣ構造では、所定の形状
に形成されたインナーリード４は、半導体チップ１の回
路形成面１ａに配設されたボンディングパッド７にボン
ディングワイヤ３によって接続されている。半導体チッ
プ１とインナーリード４との間には絶縁材６が接着され
て介在し、インナーリード４と半導体チップ１の回路形
成面１ａとの絶縁が保たれている。

【０００６】しかし、上記の構造では半導体チップ１と
インナーリード４の間に絶縁材６を配しているため、こ
の絶縁材６と封止樹脂２との適合性が悪い場合、あるい
は接着力が不十分な場合に、パッケージング後に封止樹
脂２にクラックが生じる問題がある。

【０００７】更に、半導体チップ１の回路形成面１ａ上
に介在する薄い絶縁材６上に半導体チップ１と線膨張係
数の異なる金属からなるインナーリード４が配置される
ため、半導体チップ１の発熱によって半導体チップ１の
表面に応力が生じて半導体回路が変形してしまう等、半
導体装置の信頼性が損なわれる問題があった。

【０００８】又、絶縁材の使用により従来の製造工程、
装置が使用できず、新規の装置の導入等により半導体装
置の製造コストが上昇してしまう問題もあった。

【０００９】そこで本出願人は、上記の欠点を解消して
パッケージの小型化の可能な三次元構造の半導体装置と
して、図２８に示すＬＯＣ構造の半導体装置を特開昭５
９−６６１５７（特公平４−１５０３）により提案して
いる。図２８において（Ａ）はパッケージの内部を透視
して示す正面図、（Ｂ）はリードフレームの平面図、
（Ｃ）はステージフレームの平面図である。

【００１０】図２８に示すＬＯＣ構造の半導体装置に
は、枠部１５に連結されて所定の形状に形成されたアウ
ターリード５、インナーリード４を有するリードフレー
ム８と、枠部１５と段差を形成するよう曲げ加工部１０
を介して枠部１５の中心位置に連結された長方形のステ
ージ１３を有するステージフレーム９とが配設されてい
る。

【００１１】そして、図示のとおり半導体チップ１をス
テージ１３に載置し、リードフレーム８とステージフレ
ーム９とを重ね合わせて封止樹脂２によってパッケージ
ングして装置を構成している。なおこの時、半導体チッ
プ１とインナーリード４とはステージフレーム９に曲げ
加工部１０を形成することにより互いに離間して配設さ
れる。

【００１２】従って、半導体チップ１とインナーリード
４とは、それらの間に介在する封止樹脂２により絶縁さ
れる。このように、前記の装置のように絶縁材を使用す
ることがないため、絶縁材に起因する前記の問題点が解
決されている。

【００１３】

【発明が解決しようとする課題】しかしながら上述の半
導体装置では、半導体チップ１をステージ１３に載置し
てインナーリード４との間に空隙部を構成するための曲
げ加工部１０をパッケージ内部に有しているため、パッ
ケージの寸法を半導体チップ１の寸法と曲げ加工部１０
の寸法との和以下とすることは不可能であった。

【００１４】上記の点に鑑み本発明では、パッケージの
寸法を略半導体チップの寸法まで小型化することの可能
な半導体装置及びその製造方法を提供することを目的と
する。

【００１５】

【課題を解決するための手段】上記の問題は以下のとお
り構成することにより解決される。

【００１６】請求項１の発明では、平板形状からなるス
テージと、ステージに載置される半導体チップと、半導
体チップと電気的に接続される複数のインナーリード
と、複数のインナーリード夫々を半導体チップの回路形
成面に対し所定距離離間させてステージと半導体チップ
と複数のインナーリードとを内部に封止する封止樹脂と
を具備した半導体装置において、封止樹脂内部ではステ
ージが全面にわたり偏平面とされるよう構成した。

【００１７】請求項３の発明では、ステージと、ステー
ジの上面に載置される半導体チップと、インナーリード
とアウターリードとからなる複数のリードと、アウター
リードが外側へ延出するように半導体チップ及びインナ
ーリードを封止する封止樹脂とを有する半導体装置にお
いて、各インナーリードは、半導体チップの回路形成面
の上方に位置し、かつ、半導体チップと電気的に接続し
ている先端部を有し、インナーリードと半導体チップの
回路形成面との間には空間が形成されており、封止樹脂
は前記空間を保つよう構成した。

【００１８】請求項８の発明では、半導体チップをステ
ージ上に載置するステップと、半導体チップの回路形成
面の上方に位置するインナリードの先端部を半導体チッ
プと電気的に接続するステップと、インナーリードと共
にリードを構成するアウターリードが外側へ延出するよ
うに、かつ、インナーリードと半導体チップの回路形成
面との間に所定の空間が形成されるように半導体チップ
と前記インナーリードとを封止樹脂により封止するステ
ップとにより構成した。

【００１９】

【作用】請求項１、請求項３及び請求項８の構成によれ
ば、インナーリードと半導体チップとの間に絶縁材を配
設することなく封止樹脂内部のステージ全面にわたって
半導体チップが載置される。

【００２０】

【実施例】図１は本発明になる半導体装置の第１実施例
を示す図であり、（Ａ）は正面図、（Ｂ）は側面図であ
る。両図の左半分は、説明の便宜上パッケージの内部を
透視した図となっている。

【００２１】図１に示す半導体装置１４は、ステージ１
３と、ステージ１３に載置される半導体チップ１と、半
導体チップ１と離間して半導体チップ１の上方に配設さ
れるインナーリード４とを、封止樹脂２により封止した
ＭＦ−ＬＯＣ(Multi Flame−Lead on Chip）構造で構成
される。

【００２２】ステージ１３は略長方形で平板状であり、
同図（Ａ）中左端部に突出する２つのステージサポート
部１３０ａと右端部に突出する２つのステージサポート
部１３０ｂを有している。ステージサポート部１３０ａ
と１３０ｂの先端部は封止樹脂２から露出している。ス
テージ１３の上には、略長方形でステージ１３より僅か
に小さい半導体チップ１が接着され、固定されている。
半導体チップ１の上面（回路形成面）１ａには回路が形
成されている。

【００２３】半導体チップ１の回路形成面１ａの上方に
は、回路形成面１ａと離間して、複数のインナーリード
４が互いに等間隔で配設されている。各インナーリード
４はボンディングワイヤ３により半導体チップ１と電気
的に接続されている。

【００２４】同図（Ａ）の通り、各インナーリード４と
ステージ１３との間隔は略一定とされ、各インナーリー
ド４と回路形成面１ａとの間隔も略一定とされている。
又、両図に示す通り、各インナーリード４は、ステージ
１３及び回路形成面１ａと略平行な状態で半導体チップ
１の上部中央から封止樹脂２の外部に直列な状態で延出
してアウターリード５となる。

【００２５】半導体装置１４を封止樹脂２の外部から見
ると、封止樹脂２から露出したステージサポート部１３
ａ及び１３ｂの夫々半導体チップ１が載置される側の面
１３０ｃ及び１３０ｄと、アウターリード５の封止樹脂
２から露出する部位の夫々回路形成面１ａに対向する側
の面５ａとは、半導体チップ１の厚み寸法とインナーリ
ード４と回路形成面１ａとの間隔との略和の距離だけ各
面に垂直方向に離間して略平行に配設されている。従っ
て、インナーリード４とステージ１３とは、少なくとも
封止樹脂２内において略平行である。

【００２６】アウターリード５は、封止樹脂２の外部で
同図（Ｂ）中下方に略直角に折り曲げられ、更に「Ｊ」
字形状となるよう形成される。アウターリード５を外部
回路（図示せず）に接続することにより、半導体チップ
１は外部回路と電気的に接続される。

【００２７】次に、図２乃至図７とともに、本発明にな
る製造方法の第１実施例である上記の半導体装置１４の
製造方法について説明する。

【００２８】図２乃至図４は、夫々半導体装置１４の構
成要素を示す図である。図２は半導体チップを表す平面
図、図３はステージフレームを表す三面図、図４はリー
ドフレームを表す三面図である。図３及び図４におい
て、（Ａ）は平面図、（Ｂ）は正面図、（Ｃ）は側面図
である。

【００２９】図２に示すとおり、半導体チップ１の回路
形成面１ａの中央部の所定の位置には、半導体装置の端
子数（即ち、アウターリード５の数）に応じた所定数の
ボンディングパッド７が配設されている。

【００３０】又、図３に示すとおりステージフレーム９
は、半導体チップ１が載置される長方形のステージ１３
が、ステージサポート部１３０ａ，１３０ｂによって図
中上下方向に延在する枠部１５₁に連結されて構成され
ている。ステージ１３の寸法は、縦方向、横方向ともに
半導体チップ１より僅かに大とされている。ステージサ
ポート部１３０ａ，１３０ｂは、ステージ１３に対して
偏平にステージ１３から突出した後図中上向きに折り曲
げられる曲げ加工部１０を有し、さらに枠部１５に対し
て偏平となるよう折り曲げられて枠部１５に連結され
る。これにより、ステージ１３の上面は枠部１５₁の上
面に対して図中上下方向にｄだけ離間している。この距
離ｄは、半導体チップ１の図２には現れない厚み寸法よ
りも大とされている。

【００３１】枠部１５₁には、複数の位置決め孔１６が
形成されている。位置決め孔１６は、製造工程において
枠部１５₁の位置決めを行うのに用いられる。位置決め
孔１６は、楕円形状のものと円形状のものとを含む。楕
円形状の位置決め孔１６は、製造工程における枠部１５
₁の伸縮を吸収する目的で設けられる。従って、図３
（Ａ）では４つの位置決め孔１６しか示されておらず、
このうち１つの位置決め孔１６が楕円形状を有するが、
実際には複数の位置決め孔１６が所定の間隔で配設され
ている。又、楕円形状の位置決め孔１６は、枠部１５₁
の一端に沿って設けても両端に沿って設けても良い。

【００３２】又、図４に示すとおり、リードフレーム８
は平板状に形成されており、インナーリード４とインナ
ーリード４から延出したアウターリード５とが、枠部１
５₂と連結部１８によって連結されて構成されている。
リードフレーム８は、インナーリード４の先端が半導体
チップ１のボンディングパッドの位置に対してワイヤボ
ンディングが容易な位置に位置するような形状に打ち抜
き加工されている。

【００３３】枠部１５₂には、枠部１５₁に位置決め孔
１６が形成されるのと同じ理由で位置決め孔１６が形成
されている。枠部１５₂の位置決め孔１６と枠部１５₁
の位置決め孔１６とは、互いの位置決めが正確に行える
ように互いに対応する位置に形成されている。

【００３４】上記のステージフレーム９のステージ１３
上面に半導体チップ１が接着固定され、更にリードフレ
ーム８が位置決め孔１６により位置合わせされてステー
ジフレーム９の上面に重ね合わされた後に、ワイヤボン
ディング工程においてインナーリード４と半導体チップ
１とがワイヤボンディングされる。

【００３５】次に、図５は本製造方法の実施例に使用す
る金型（下型）の概略を説明するための概念図である。
図５中、位置決めピン１７は、重ねあわされたリードフ
レーム８とステージフレーム９の位置決め孔１６に挿通
され、各フレームと金型の位置合わせがされる。尚、同
図では枠部１５₁，１５₂を１つの枠部１５として図示
してある。

【００３６】下型２３は、概略、図５において異なるハ
ッチングにより示した３種の堀りの深さにより構成され
ており、上型（図示せず）は下型２３の各堀りの深さに
対応した形状とされている。

【００３７】下型２３は、最も堀りの深い長方形のパッ
ケージ部２５ａと、パッケージ部２５ａの次に堀りの深
い、パッケージ部２５ａから図５中上下に突出する４箇
所のサポート部１９と、サポート部１９と同じ堀りの深
さの、パッケージ部２５ａの中央から下に突出するゲー
ト部２１と、最も堀りの浅いパッケージ部２５ａの周囲
の長方形のリード部２０とにより構成される。

【００３８】パッケージ部２５ａの縦横寸法は、ステー
ジの縦横寸法よりもより僅かに大きい。サポート部１９
はパッケージ部２５ａから図５中上と下に各二箇所突出
し、枠部１５の端部まで延在する。ゲート部１９は同図
中下方に延在した後、枠部１５の長手方向（左右方向）
に延在しゲート部１９と同じ堀りの深さのランナ部２２
と連通する。

【００３９】一体的に重ね合わされたリードフレーム８
（図４）とステージフレーム９（図３）は、夫々の枠部
１５₁，１５₂の位置決め孔１６に下型２３の位置決め
ピン１７が挿通されるよう下型２３に載置された後、樹
脂封止される。

【００４０】図６（Ａ）〜（Ｄ）は、本発明になる製造
方法の第２実施例を説明するための図であり、重ね合わ
されたリードフレーム８とステージフレーム９とが下型
２３に載置され、さらにその上に上型２４が載置された
状態を夫々示している。図６（Ｃ）は平面図、図６
（Ａ）は同図（Ｃ）中Ｉ−Ｉ線に沿った断面図、図６
（Ｂ）は同図（Ｃ）中II−II線に沿った断面図、図６
（Ｄ）は同図（Ｃ）中 III-III線に沿った断面図であ
る。

【００４１】図６において、上型２４は、前述の下型２
３とともに、夫々パッケージ部２５ａから延出する偏平
形状のリードフレーム８のアウターリード５と、ステー
ジサポート部１３０ａ，１３０ｂを有するステージフレ
ーム９とを所定の位置に保持して挟持する形状とされて
いる。即ち、上型２４は、下型２３のパッケージ部２５
ａと対応する位置にパッケージ部２５ａと同一形状で掘
られたパッケージ部２５ｂと、リードフレーム８とステ
ージフレーム９夫々の枠部１５を支持する平坦部２６
と、サポート部１９とともにステージサポート部１３
ａ，１３ｂを支持する突出部２７とにより構成されてい
る。

【００４２】そして、ランナ部２２よりゲート部２１を
介して封止樹脂を注入することにより、次に図７に示す
半導体装置１４の半完成品１４ａが得られる。図７
（Ａ）はパッケージ内部を透視して示す正面図、同図
（Ｂ）はパッケージ内部を透視して示す側面図である。

【００４３】さらに、半完成品１４ａのステージサポー
ト部１３０ａ，１３０ｂを一点鎖線の位置で切断し、ア
ウターリード５を所定の長さに切断し、更に図４に示し
た連結部１８を切断して各リードを分離した後に、所定
のリード形状にフォーミングすることにより、図１に示
した半導体装置１４が得られる。

【００４４】以上の方法により製造した３次元構造で構
成される半導体装置１４は、封止樹脂２内部の偏平なス
テージ１３全面にわたって半導体チップ１が載置される
ため、封止樹脂２よりも僅かに小さく、かつ、従来より
も大きな半導体チップ１を封止することが出来、パッケ
ージを小型化することが出来る。

【００４５】又、インナーリード４と半導体チップ１の
回路形成面１ａとの間は封止樹脂２により封止されて、
絶縁材が介在することがない。従って、絶縁材に起因す
る機械的な問題が発生することなく信頼性が高い。

【００４６】上記の３次元構造の半導体装置１４は、前
述の製造方法によらなくとも、他の方法によって製造す
ることが考えられる。次に示す図８は、本発明になる製
造方法の第３実施例を説明するための図である。図８に
おいて、（Ａ）は平面的な概念図、（Ｂ）は図８（Ａ）
中IV−IV線における断面図、（Ｃ）は図８（Ａ）中Ｖ−
Ｖ線における断面図である。

【００４７】図８において、ステージ１３に半導体チッ
プ１が接着固定されたステージフレーム９ａの枠部１５
₁の上に、枠部１５₁と同じ幅寸法を有しハッチングで
示されているスペーサ３０が載置される。更に、スペー
サ３０の上にリードフレーム８の枠部１５₂が夫々位置
合わせされて重ね合わされ、これらが下型２３ａと上型
２４ａとにより保持されている。

【００４８】スペーサ３０の断面形状は長方形であり，
その厚み寸法は半導体チップ１よりも大きい。従って、
インナーリード４は半導体チップ１の回路形成面１ａと
離間している。スペーサ３０の線膨張率は、リードフレ
ーム８及びステージフレーム９ａの線膨張率と略等しく
されている。

【００４９】上記のステージフレーム９ａは、図３に示
すステージフレーム９と同様の平面形状で、サポート支
持部１３０ｅ，１３０ｆに曲げ加工部を有しない平板形
状である。ステージフレーム９ａには、リードフレーム
８の位置決め孔１６と対応する位置に位置決め孔１６ａ
が形成されている。又、スペーサ３０にも、位置決め孔
１６、１６ａと対応する位置に位置決め孔１６ｂが形成
されている。

【００５０】下型２３ａは、ステージフレーム９ａの枠
部１５₁に当接して支持する平坦部３１と、半導体チッ
プ１を封止樹脂２により封止するための深く掘られたパ
ッケージ部２５ａと、図４に示す如くリードフレーム８
の枠部１５₂から突出する突出部１５ａ，１５ｂに当接
して支持する突出部３２と、ゲート部２１ａを構成する
突出部３３と、ゲート部２１ａと連通するランナ部２２
ａとにより構成される。

【００５１】上型２４ａは、リードフレーム８の枠部１
５₂に当接する平坦部３４と、ステージフレーム９ａの
ステージサポート部１３０ｅ，１３０ｆに上方から当接
する突出部３５と、半導体チップ１を封止樹脂２により
封止するための深く掘られたパッケージ部２５ｂと、ゲ
ート部２１ａとランナ部２２ａとを連通させるための浅
く掘られた連通部３６とにより構成される。

【００５２】そして、ランナ部２２ａよりゲート部２１
ａを介して封止樹脂２を注入することにより、前記の製
造方法によるのと同様、図７に示した半導体装置１４の
半完成品１４ａが得られる。

【００５３】この製造方法によれば、ステージフレーム
り曲げ加工の必要がないので製造工程を簡略化出来ると
ともに、前記の製造方法に使用する金型２３、２４に比
べて、金型（上型２４ａ及び下型２３ｂ）を簡単な形状
と出来て金型コストを安価に出来る利点がある。

【００５４】次に示す図９は、本発明になる製造方法の
第４実施例を説明するための図である。図９において、
（Ａ）は平面的な概念図、（Ｂ）は図９（Ａ）中VI−VI
線における断面図、（Ｃ）は図９（Ａ）中ＶII−ＶII線
における断面図である。図９中、図８と同一部分には同
一符号を付し、その説明は省略する。

【００５５】図９において、ハッチングで示すスペーサ
３０ａは位置決め孔１６ｃを有しており、位置決め孔１
６ｃはリードフレーム８とステージフレーム９ａ夫々の
位置決め孔１６、１６ａと対応する位置に形成されてい
る。

【００５６】同図に示す如く、ステージフレーム９ａ
と、スペーサ３０ａと、リードフレーム８とが夫々位置
合わせされて重ね合わされ、これらが下型２３ｂと上型
２４ｂとにより保持される。スペーサ３０ａの断面形状
は長方形であり，その厚み寸法は半導体チップ１の厚み
寸法よりも大きく、リードフレーム８のインナーリード
４は半導体チップ１の回路形成面１ａと離間している。

【００５７】スペーサ３０ａの線膨張率は、スペーサ３
０の線膨張率と同様、リードフレーム８及びステージフ
レーム９ａの線膨張率と略等しくされている。

【００５８】下型２３ｂは、ステージフレーム９ａの枠
部１５₁に当接して支持する平坦部４１と、半導体チッ
プ１を封止樹脂２により封止するための深く掘られたパ
ッケージ部２５ａと、ゲート部２１ｂと連通するランナ
部２２ｂとにより構成される。

【００５９】他方、上型２４ｂは、リードフレーム８の
枠部１５₂に当接する平坦部４２と、半導体チップ１を
封止樹脂２により封止するための深く掘られたパッケー
ジ部２５ｂと、ランナ部２２ｂと連通する浅く掘られた
ゲート部２１ｂとにより構成される。

【００６０】上記の構成において、上型２４ｂのパッケ
ージ部２５ｂの側面２５ｄと、スペーサ３０ａの半導体
チップ１側の側面３０ｂと、下型２３ｂのパッケージ部
２５ａの側面２５ｃとにより、連続する面が構成されて
いる。

【００６１】そして、ランナ部２２ｂよりゲート部２１
ｂを介して封止樹脂２を注入することにより、上記の２
つの製造方法と同様、図７に示した半導体装置１４の半
完成品１４ａが得られる。

【００６２】この製造方法によれば、ステージフレーム
９ａの曲げ加工の必要がなく製造工程を簡略化出来るの
に加え、金型（上型２４ｂ及び下型２３ｂ）を図８に示
した金型２３ａ、２４ａよりも更に簡単な形状に出来、
金型コストを更に安価に出来る優れた特徴がある。

【００６３】次に、上記の半導体装置の製造方法におけ
るボンディング工程について説明する。上記の各製造方
法により半導体チップ１とインナーリード４とをワイヤ
ボンディングする際には、リードフレーム８とステージ
フレーム９とが重ね合わされた状態において、半導体チ
ップ１の回路形成面１ａとインナーリード４とは離間し
ている。

【００６４】従って、従来行われている超音波を利用し
たワイヤボンディングを行うと、インナーリード４のボ
ンディング部分が振動するため、確実にワイヤボンディ
ングを行うことが困難である。そこで、上記のＬＯＣ構
造の半導体装置を製造する場合は、以下のような方法に
より、信頼性の高いワイヤボンディングを行うことが望
ましい。

【００６５】図１０は、本発明の製造方法におけるワイ
ヤボンディング工程を説明する図である。図１０におい
て、（Ａ）はワイヤボンダの概略構成を示す図、（Ｂ）
及び（Ｃ）夫々はボンディング工程を説明するための図
である。

【００６６】図１０（Ａ）において、ワイヤボンディン
グされる半導体チップ１はステージフレームのステージ
１３上に載置され、半導体チップ１の上には回路形成面
１ａと離間してリードフレームのインナーリード４ａが
所定数配設されている。インナーリード４ａの先端の回
路形成面と対向する下面には、緩衝材１００が配設され
ている。

【００６７】半導体チップ１の回路形成面１ａの中央に
は、複数のアルミニウム電極からなるボンディングパッ
ド７が配設されている。リードフレームとステージフレ
ームとは一体に重ね合わされてヒータ１０３の上に載置
されている。

【００６８】半導体チップ１の上方には、ワイヤボンダ
の一部であるキャピラリ１０１が位置している。キャピ
ラリ１０１にはボンディングワイヤの直径より僅かに大
きい直径の孔が配設されており、この孔に挿通されて、
ボンディングワイヤが案内されて供給される。キャピラ
リ１０１は、図に現れないトランスデューサに取り付け
られている。このトランスデューサが超音波発振によっ
て振動して、ボンディングワイヤを超音波融着する。

【００６９】インナーリード４ａの上方には、ワイヤボ
ンダの一部であるフレーム押さえ１０２が配設されてい
る。フレーム押さえ１０２は、図示のとおり先端部を
「Ｌ」字形状に形成され、先端部がＡ−Ｂ方向に回動す
るよう構成されている。

【００７０】図１０（Ｂ）に示す如く、フレーム押さえ
１０２をＡ方向に回動させてインナーリード４ａに上か
ら適当な荷重をかけ、緩衝材１００を半導体チップ１の
回路形成面１ａに当接させる。このとき、大きな荷重を
かけすぎて回路形成面１ａが破損することがなく、か
つ、ボンディングワイヤ３が接続されるインナーリード
４ａの先端部が回路形成面１ａに当接して機械的に安定
して超音波融着を安定的に行えるような、適当な大きさ
の荷重がインナーリード４ａに加えられる。

【００７１】このように、フレーム押さえ１０２により
緩衝材１００を図示のとおり回路形成面１ａに当接させ
た状態で、ボンディングワイヤ３がキャピラリ１０１に
より案内され、所定のインナーリード４ａとボンディン
グパッド７とがワイヤボンディングされる。

【００７２】全てのインナーリード４ａに対するワイヤ
ボンディングが終了すると、フレーム押さえ１０２がＢ
方向に回動してインナーリード４ａへの荷重が停止され
る。この結果、インナーリード４ａはそれ自体の弾性力
により回路形成面１ａと平行となり、インナーリード４
ａと回路形成面１ａとの間には図１０（Ｃ）に示す如く
空隙部が現出する。

【００７３】以上の方法により、半導体チップ１とイン
ナーリード４ａとをボンディングすることにより、それ
らの間に空隙部があるＬＯＣ構造の半導体装置に対し、
信頼性の高いワイヤボンディングを行うことが出来る。
続いて図５乃至図９で説明したいずれかの方法により樹
脂封止して、図１に示したのと同様の形状で、緩衝材１
００が回路形成面１ａと離間してインナーリード４ａに
配設された半導体装置が完成する。

【００７４】ところで、ステージフレーム９は半導体チ
ップ１の発生する熱をパッケージ外部に放散するが、金
属製のステージフレーム９と樹脂製の封止樹脂２との密
着により、パッケージ（樹脂製の封止樹脂２）にクラッ
クが生じることがある。このため、ステージフレーム９
と封止樹脂２とが密着する面積を極力小さくして、封止
樹脂２のクラックを防ぐことが望ましい。

【００７５】以下、封止樹脂との密着面積が小さくなる
よう構成されたステージフレームの種々様々な実施例を
図示し、簡単に説明する。図１１はステージフレームの
他の例を示す三面図、図１２乃至図１４はステージフレ
ームの更に他の例を示す三面図であり、各図中、（Ａ）
は平面図、（Ｂ）は正面図、（Ｃ）は側面図である。図
１１に示すステージフレーム５０は、半導体チップ１の
図中左右両端部を支持するステージ５１ａ，５１ｂが、
曲げ加工部を有するステージサポート部５２ａ，５２ｂ
によって、枠部１５に連結され支持される構造とされて
いる。

【００７６】図１２に示すステージフレーム５３は、曲
げ加工部を左右両端部に有し、図中左右の枠部１５に連
結される２つの棒状のサポート部５４ａ，５４ｂによっ
て、半導体チップ１が支持される構造とされている。

【００７７】図１３に示すステージフレーム５５は、半
導体チップ１の中央部を左右方向に支持するステージ５
６の両端がＴ字構造５７ａ，５７ｂに連結され、更にＴ
字構造５７ａ，５７ｂは、曲げ加工部を有するステージ
サポート部５２ａ，５２ｂを介し枠部１５に連結される
構造とされている。

【００７８】図１４に示すステージフレーム５８は、半
導体チップ１の中央部を上下方向に支持するステージ５
９の両端がステージサポート部５２ｃ，５２ｄを介し枠
部１５に連結される構造とされている。

【００７９】ステージフレーム５５のステージ５６の構
成によれば、半導体チップ１上のボンディングパッドが
図１３（Ａ）中左右方向に配置されている場合に、ボン
ディングによる半導体チップ１への荷重を有効に支持す
ることが出来る。

【００８０】ステージフレーム５８のステージ５９の構
成によれば、半導体チップ１上のボンディングパッドが
図１４（Ａ）中上下方向に配置されている場合に、ボン
ディングによる半導体チップ１への荷重を有効に支持す
ることが出来る。

【００８１】尚、上記の各ステージフレーム５０，５
３，５５，５８では、ステージ５１ａ，５１ｂ，５６，
５９及びサポート部５４ａ，５４ｂと枠部１５には前述
のとおり曲げ加工部によって段差が構成されている。枠
部１５の上面と、ステージ５１ａ，５１ｂ，５６，５９
及びサポート部５４ａ，５４ｂ夫々の上面との上下方向
の距離は、勿論半導体チップ１の厚み寸法より大きく構
成されている。

【００８２】よって、ステージ５１ａ，５１ｂ，５６，
５９及びサポート部５４ａ，５４ｂの上に半導体チップ
１を載置し、それらの上に図示しないリードフレーム８
を重ね合わせた場合、リードフレーム８と半導体チップ
１の回路形成面１ａとは離間し、リードフレーム８と半
導体チップ１との絶縁が保持される。

【００８３】上記の各種ステージフレームを使用して
も、半導体チップ１の回路形成面１ａとリードフレーム
８との間に空隙部が構成される。従って、前述したいず
れかの方法により続いて樹脂封止して得られた半導体装
置は、前記の半導体装置１４と同様、パッケージよりも
僅かに小さいだけの大きな半導体チップを封止すること
が出来る。よって、パッケージを略半導体チップの寸法
に小型化したＭＦ−ＬＯＣ構造の半導体装置が得られ
る。次に、図１４に示すステージフレーム９のステージ
サポート部１３０ａ，１３０ｂに曲げ加工を施す工程を
説明する。図１５に示す如く、リードフレーム９はプレ
スの下側台１０１に載置されてＰに示す部分で固定され
る。この状態で、上側部１０２が矢印Ｘ方向へ下降して
同図中破線で示す如くステージフレーム９を曲げる。

【００８４】例えば、ステージサポート部１３０ａは、
図１６（Ａ）に示す如くプレス加工される前の状態では
長さａを有するが、曲げ加工の後では同図（Ｂ）に示す
如く延びた長さａ’（ａ’＞ａ）を有する。ここで、ス
テージフレーム９の厚さをｔとすると、曲げ加工の限界
はｔ’＝１．５ｔ〜２．０ｔである。曲げ加工がこの限
界を越えてｔ’が２．０ｔより大きくなってしまうと、
ステージフレーム９はステージサポート部１３０ａの部
分で切断されてしまう可能性がある。

【００８５】そこで、半導体装置の第１実施例では、ス
テージサポート部１３０ａ，１３０ｂに曲げ部１０が設
けられている。曲げ部１０は、ステージサポート部１３
０ａ，１３０ｂの曲げ加工を容易にすると共に、ステー
ジフレーム９に曲げ加工が施される際にステージサポー
ト部１３０ａ，１３０ｂが切断されてしまうことを防止
する。

【００８６】図１７は、曲げ部１０の一実施例を示す。
同図中、（Ａ）は平面図、（Ｂ）は側面図を示す。本実
施例では、ステージサポート部１３０ａに対する曲げ加
工を容易にするため、曲げ部１０の幅がステージサポー
ト部１３０ａの他の部分より小さく形成されている。例
えば、この曲げ部１０はステージサポート部１３０ａの
一部に対してハーフエッチングを行うことにより形成さ
れる。

【００８７】図１８は、曲げ部１０の他の実施例を示
す。同図中、（Ａ）は平面図、（Ｂ）は側面図を示す。
本実施例では、ステージサポート部１３０ａに対する曲
げ加工を容易にするため、曲げ部１０の幅及び厚さがス
テージサポート部１３０ａの他の部分より小さく形成さ
れている。例えば、この曲げ部１０はステージサポート
部１３０ａの一部に対してハーフエッチングを行った
り、プレス処理により厚さを小さくすることにより形成
される。

【００８８】ところで、半導体装置の第１実施例では、
インナーリード４と半導体チップ１の回路形成面１ａと
の間の空隙部は、半導体チップ１を収納するためにステ
ージフレーム９に形成される空間の形成精度によって決
定される。このため、ステージフレーム９に曲げ加工を
施す際には、この空隙部の許容誤差を考慮する必要があ
る。

【００８９】パッケージの厚さが比較的大きい場合、上
記の如く許容誤差を考慮した曲げ加工は可能であるが、
パッケージの厚さが小さい場合には許容誤差を考慮して
ステージフレーム９に対して正確な曲げ加工を施すこと
は非常に難しい。後者の場合、ステージフレーム９とイ
ンナーリード４との間に空間を正確に形成することはで
きない。この結果、インナーリード４と回路形成面１ａ
との間の空隙部は正確に形成されず、空隙部が小さすぎ
ると封止樹脂２がインナーリード４と回路形成面１ａと
の間に空間に良好に充填されない。この様に封止樹脂２
が空間に良好に充填されないと、半導体装置の信頼性は
著しく低下してしまう。

【００９０】図１９は、ステージフレーム９とインナー
リード４との間の空間の目標値Ｌａを示す。例えば、ス
テージフレーム９は、目標値Ｌａ±０．１ｍｍの誤差範
囲内で曲げられる。

【００９１】他方、図２０は半導体装置の側面図を示
す。封止樹脂２は、インナーリード４の上部では厚さＬ
ｃを有し、インナーリード４と回路形成面１ａとの間で
は厚さＬｂを有する。従って、目標値Ｌａの誤差が±
０．１ｍｍであると、厚さＬｂは±０．１ｍｍの範囲で
ばらつく。半導体装置の全体としての厚さを増大させる
ことなく厚さＬｂを増大できるように厚さＬｃを減少可
能であれば、厚さＬｂが±０．１ｍｍばらついても、こ
のばらつきは無視し得る。しかし、半導体装置全体の厚
さが比較的小さいと、厚さＬｃを減少させることは不可
能であり、このために、厚さＬｂを増大させることはで
きない。

【００９２】本発明者によると、厚さＬｂ＜０．１ｍｍ
であると、図２１に示す如く、インナーリード４と半導
体チップの回路形成面１ａとの間の空間を封止樹脂２に
より良好に充填することができなくなることがわかっ
た。この結果、未充填部分２００がインナーリード４は
回路形成面１ａとの間に形成されてしまう。この場合、
インナーリード４と回路形成面１ａとの間の絶縁が不充
分となり、半導体装置の信頼性が著しく低下してしま
う。

【００９３】次に、本発明になる製造方法の第４実施例
を図２２と共に説明する。

【００９４】本製造方法の実施例は、封止樹脂２により
半導体チップ１を封止する際に使用する上下の金型２
４，２３の精度を利用して上記の問題を解決している。
つまり、封止樹脂２が内部へ充填される前に上下の金型
２４，２３を合わせた際に、特に矢印で示す部分での押
圧作用により上下の金型２４，２３が強制的に目標値Ｌ
ａを修正する。図２２中、左側の矢印で示す部分では、
スペーサ１４０及び下の金型２３が協同して目標値Ｌａ
を修正する。このスペーサ１４０は、回路形成面１ａと
インナーリード４との間に空間が形成されるように、半
導体チップ１の厚さより大きい厚さを有する。

【００９５】この結果、目標値Ｌａの誤差は、図１９に
示す如くステージフレーム９を曲げる際に生じた誤差に
かかわらず、Ｌａ±０．０２ｍｍからＬａ±０．０３ｍ
ｍの範囲に修正される。このため、本実施例によれば、
インナーリード４と半導体チップ１の回路形成面との間
の空間を保証できる。即ち、図２０に示す厚さＬｂを設
計値に形成できる。従って、図２１に示す未充填部分２
００の発生を確実に防止することができる。

【００９６】図２３及び図２４は、夫々上下の金型２
４，２３を用いた目標値Ｌａの修正を容易にするための
ステージサポート部１３０ａ（及び１３０ｂ）の曲げ部
１０の実施例を示す。図２３及び図２４中、（Ａ）は平
面図、（Ｂ）は側面図を示す。図２３において、曲げ部
１０は大略逆Ｕ字形状を有する。他方、図２４に示す曲
げ部１０は、ジグザグ形状を有する。これらの曲げ部１
０の形状は、多少の伸縮を吸収できるので、目標値Ｌａ
の修正を容易にする。

【００９７】次に、本発明になる半導体装置の第２実施
例を図２５と共に説明する。同図中、図１乃至図４と同
一部分には同一符号を付し、その説明は省略する。図２
５中、（Ａ）は部分平面図、（Ｂ）は部分断面図を示
す。

【００９８】図２５（Ａ）中、Ｙで示す円で囲まれた部
分に示されているように、インナーリード４とステージ
サポート部１３０ａとは平面図上交差する。この平面図
上の交差は、２つの枠部１５₁，１５₂、即ち、ステー
ジフレーム９とリードフレーム８とが、最終的にパッケ
ージには残らない部分の位置決め孔１６を用いて重ねら
れ位置決めされるので可能となる。この様な平面図上の
交差が可能であるため、本実施例ではインナーリード４
の設計自由度が向上できると言う効果が更に得られる。
つまり、上記平面図の交差が不可能な場合に比べて、イ
ンナーリード４の設計自由度が増す。

【００９９】次に、本発明になる半導体装置の第３実施
例を図２６と共に説明する。同図中、（Ａ）は正面図、
（Ｂ）は側面図であり、両図の左半分は説明の便宜上パ
ッケージの内部を透視した図となっている。同図中、図
１と同一部分には同一符号を付し、その説明は省略す
る。

【０１００】本実施例では、ステージ１３の底面が封止
樹脂２より露出している。つまり、ステージ１３の底面
には、封止樹脂２が形成されない。この結果、ステージ
１３自体が放熱部として作用し、半導体チップ１の動作
時に発生する熱を効率的に放熱可能となる。又、ステー
ジ１３の底面に封止樹脂２が形成されないので、２つの
枠部１５₁，１５₂、即ち、ステージフレーム９及びリ
ードフレーム８が用いられるにもかかわらず、半導体装
置（パッケージ）の厚さを効果的に減少することも可能
となる。

【０１０１】以上、本発明を実施例により説明したが、
本発明はこれらの実施例に限定されることなく、種々の
変形及び改良が可能であることは言うまでもない。

【０１０２】

【発明の効果】上述の如く、請求項１、請求項３及び請
求項８の発明によれば、インナーリードと半導体チップ
との間に絶縁材を配設することなく封止樹脂内部のステ
ージ全面にわたって半導体チップが載置されるので、絶
縁材に起因する装置の信頼性の低下を招くことなくパッ
ケージと略等しい大きさの半導体チップが搭載できてパ
ッケージを小型化でき、実用的には極めて有用である。

【図面の簡単な説明】

【図１】本発明になる半導体装置の第１実施例を示す二
面図である。

【図２】半導体装置の第１実施例の半導体チップを示す
平面図である。

【図３】半導体装置の第１実施例のステージフレームを
示す三面図である。

【図４】半導体装置の第１実施例のリードフレームを示
す三面図である。

【図５】本発明になる製造方法の第１実施例に使用する
金型を説明するための概念図である。

【図６】製造方法の第１実施例を説明するための図であ
る。

【図７】製造方法の第１実施例のある工程で得られる半
完成品を示す図である。

【図８】本発明になる製造方法の第２実施例を説明する
ための図である。

【図９】本発明になる製造方法の第３実施例を説明する
ための図である。

【図１０】本発明の製造方法の実施例で用いるワイヤボ
ンディング工程を説明する図である。

【図１１】ステージフレームの実施例を示す三面図であ
る。

【図１２】ステージフレームの他の実施例を示す三面図
である。

【図１３】ステージフレームの更に他の実施例を示す三
面図である。

【図１４】ステージフレームの更に他の実施例を示す三
面図である。

【図１５】ステージフレームに曲げ加工を施す工程を説
明する側面図である。

【図１６】ステージフレームのステージサポート部の伸
長を説明する側面図である。

【図１７】ステージサポート部の一実施例を示す二面図
である。

【図１８】ステージサポート部の他の実施例を示す二面
図である。

【図１９】ステージフレームを曲げる際の目標値を説明
する側面図である。

【図２０】半導体装置の各部における封止樹脂の厚さを
説明する側面図である。

【図２１】インナーリードを半導体チップの回路形成面
との間に形成される未充填部分を説明する側面図であ
る。

【図２２】本発明になる製造方法の第４実施例を説明す
るための側面図である。

【図２３】製造方法の第４実施例で用いられるステージ
サポート部の要部を示す二面図である。

【図２４】製造方法の第４実施例で用いられる他のステ
ージサポート部の要部を示す二面図である。

【図２５】本発明になる半導体装置の第２実施例を示す
二面図である。

【図２６】本発明になる半導体装置の第３実施例を示す
二面図である。

【図２７】従来のＬＯＣ構造の半導体装置の一例を示す
二面図である。

【図２８】従来のＬＯＣ構造の半導体装置の他の例を示
す図である。

【符号の説明】

１半導体チップ１ａ回路形成面２封止樹脂４インナーリード８リードフレーム９、９ａ、５０、５３、５５、５８ステージフレーム１３、５１ａ、５１ｂ、５６、５９ステージ１５半導体装置２３、２３ａ、２３ｂ下型２４、２４ａ、２４ｂ上型３０，３０ａスペーサ１００緩衝材

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲吉▼本正則神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者竹下康一鹿児島県薩摩郡入来町副田5950番地株式会社九州富士通エレクトロニクス内

Claims

【特許請求の範囲】

【請求項１】平板形状からなるステージ(1３）と、該ステージ(1３）に載置される半導体チップ（１）と、該半導体チップ（１）と電気的に接続される複数のイン
ナーリード（４）と、該複数のインナーリード（４）夫々を該半導体チップ
（１）の回路形成面（１ａ）に対し所定距離離間させ
て、該ステージ(1３）と該半導体チップ（１）と該複数
のインナーリード（４）とを内部に封止する封止樹脂
（２）とを具備した半導体装置(1５）において、該封止樹脂（２）内部では該ステージ(1３）が全面にわ
たり偏平面とされたことを特徴とする半導体装置。
【請求項２】前記複数のインナーリード（４）の夫々
前記回路形成面（１ａ）に対向する面に前記回路形成面
（１ａ）と離間して緩衝材（１００）を配設したことを
特徴とする請求項１記載の半導体装置。
【請求項３】ステージ（１３，５１ａ，５１ｂ，５
６，５９）と、該ステージ（１３，５１ａ，５１ｂ，５６，５９）の上
面に載置される半導体チップ（１）と、インナーリード（４）とアウターリード（５）とからな
る複数のリードと、前記アウターリード（５）が外側へ延出するように該半
導体チップ（１）及び前記インナーリード（４）を封止
する封止樹脂（２）とを有する半導体装置において、各インナーリード（４）は、該半導体チップ（１）の回
路形成面（１ａ）の上方に位置し、かつ、該半導体チッ
プ（１）と電気的に接続している先端部を有し、前記インナーリード（４）と該半導体チップ（１）の回
路形成面（１ａ）との間には空間が形成されており、該封止樹脂（２）は前記空間を保つことを特徴とする半
導体装置。
【請求項４】前記ステージ（５１ａ，５１ｂ，５６，
５９）は、前記半導体チップ（１）の一部のみを支持す
る任意の形状を有することを特徴とする請求項３記載の
半導体装置。
【請求項５】前記ステージ（１３）よりこれと同一平
面上で外側へ延出すると共に製造工程において該ステー
ジ（１３）を支持するステージサポート部（１３０ａ，
１３０ｂ）を更に有し、該ステージサポート部（１３０
ａ，１３０ｂ）は前記アウターリード（５）とは異なる
高さ位置を有すると共に前記封止樹脂（２）より露出し
ている端部を有することを特徴とする請求項３又は４記
載の半導体装置。
【請求項６】前記インナーリード（４）のうち任意の
インナーリード（４）は前記ステージサポート部（１３
０ａ，１３０ｂ）の上方に延在する部分を有することを
特徴とする請求項５記載の半導体装置。
【請求項７】前記半導体チップ（１）から発生する熱
を外部へ放出するために、前記ステージ（１３）の底面
の少なくとも一部は前記封止樹脂（２）より露出してい
ることを特徴とする請求項４乃至６のうちいずれか一項
記載の半導体装置。
【請求項８】半導体チップ（１）をステージ（１３，
５１ａ，５１ｂ，５６，５９）上に載置するステップ
（ａ）と、該半導体チップ（１）の回路形成面（１ａ）の上方に位
置するインナーリード（４）の先端部を該半導体チップ
（１）と電気的に接続するステップ（ｂ）と、前記インナーリード（４）と共にリードを構成するアウ
ターリード（５）が外側へ延出するように、かつ、前記
インナーリード（４）と該半導体チップ（１）の回路形
成面（１ａ）との間に所定の空間が形成されるように該
半導体チップ（１）と前記インナーリード（４）とを封
止樹脂（２）により封止するステップ（ｃ）とを有する
ことを特徴とする半導体装置の製造方法。
【請求項９】前記ステージ（１３，５１ａ，５１ｂ，
５６，５９）は、前記ステップ（ａ），（ｂ）及び
（ｃ）が行われる間該ステージ（１３，５１ａ，５１
ｂ，５６，５９）より外側へ延出するステージサポート
部（１３０ａ，１３０ｂ）により支持され、前記インナ
ーリード（４）の高さ位置は、該ステップ（ｂ）が行わ
れる間該ステージ（１３，５１ａ，５１ｂ，５６，５
９）の高さ位置よりも高いことを特徴とする請求項８記
載の半導体装置の製造方法。
【請求項１０】前記ステップ（ａ）は、第１の枠部
（１５₁）と、前記ステージ（１３，５１ａ，５１ｂ，
５６，５９）と、該ステージ（１３，５１ａ，５１ｂ，
５６，５９）を該第１の枠部（１５₁）へ接続するステ
ージサポート部（１３０ａ，１３０ｂ）とを有するステ
ージフレーム（９）を用い、該ステージサポート部（１
３０ａ，１３０ｂ）は該ステージ（１３，５１ａ，５１
ｂ，５６，５９）の高さ位置が前記半導体チップ（１）
の厚さに対応する距離だけ該第１の枠部（１５₁）の高
さ位置より低くなるように曲げ部（１０）を有し、前記ステップ（ｂ）は、第２の枠部（１５₂）と、前記
アウターリード（５）を介して該第２の枠部（１５₂）
へ接続するリードとを有するリードフレーム（８）を用
い、電気的接続を行う前に該リードフレーム（８）を該
ステージフレーム（９）の上に重ねることを特徴とする
請求項８又は９記載の半導体装置の製造方法。
【請求項１１】前記ステージサポート部（１３０ａ，
１３０ｂ）の曲げ部（１０）は、前記ステージ（１３，
５１ａ，５１ｂ，５６，５９）の伸縮を吸収するために
他の部分より薄い部分を有することを特徴とする請求項
１０記載の半導体装置の製造方法。
【請求項１２】前記ステップ（ｃ）は、前記リードフ
レーム（８）と前記ステージフレーム（９）とを挟む上
側及び下側の金型（２４，２３）を用いて該金型（２
４，２３）内の空間に前記封止樹脂（２）を充填し、該
金型（２４，２３）は前記ステージ（１３，５１ａ，５
１ｂ，５６，５９）の前記第１の枠部（１５₁）に対す
る高さ位置を修正することを特徴とする請求項１０又は
１１記載の半導体装置の製造方法。
【請求項１３】前記ステップ（ａ）は、前記ステージ
サポート部（１３０ａ，１３０ｂ）の曲げ部（１０）が
前記金型（２４，２３）の使用により生じる歪を吸収す
る手段を有するステージフレーム（９）を用いることを
特徴とする請求項１２記載の半導体装置の製造方法。
【請求項１４】前記ステップ（ｂ）は、前記ステージ
（１３，５１ａ，５１ｂ，５６，５９）を前記封止樹脂
（２）内において前記インナーリード（４）と略平行に
保つために、前記ステップ（ｃ）で該封止樹脂（２）が
形成される領域の外側の領域において前記ステージフレ
ーム（９）と前記リードフレーム（８）との間に介在す
るスペーサ（１４０）を用い、前記金型（２４，２３）
は該スペーサ（１４０）と協同して該ステージ（１３，
５１ａ，５１ｂ，５６，５９）の前記第１の枠部（１５
₁）に対する高さ位置を修正することを特徴とする請求
項１２又は１３記載の半導体装置の製造方法。
【請求項１５】前記ステップ（ｃ）は、前記ステージ
（１３，５１ａ，５１ｂ，５６，５９）の底面の少なく
とも一部が露出するように前記封止樹脂（２）による封
止を行うことを特徴とする請求項８乃至１４のうちいず
れか１項記載の半導体装置の製造方法。