JPH053487A - Ａｔｍセル通過数測定回路 - Google Patents
Ａｔｍセル通過数測定回路Info
- Publication number
- JPH053487A JPH053487A JP38091A JP38091A JPH053487A JP H053487 A JPH053487 A JP H053487A JP 38091 A JP38091 A JP 38091A JP 38091 A JP38091 A JP 38091A JP H053487 A JPH053487 A JP H053487A
- Authority
- JP
- Japan
- Prior art keywords
- atm cell
- atm
- registers
- data
- time division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 title abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【構成】ｎ個のレジスタ１〜５は、それぞれ入力ポート
８〜１２及び出力ポート１３〜１７を有し、ＡＴＭセル
通過数データを計数，保持する。時分割多重化回路６は
レジスタ１〜５のそれぞれの入力ポート８〜１２から入
力されるＡＴＭセル通過数データを時分割多重化する。
インクリメンタ７は、この多重化されたデータに対し、
ＡＴＭスイッチにおけるＡＴＭセル通過がおこるたびに
制御回路１８からのイネーブル信号を受信し、「１」を
加算しレジスタ１〜５の中の対応するレジスタへ出力す
る。この対応するレジスタはこれを受信しカウント動作
を行う。 【効果】ＡＴＭ交換機におけるＡＴＭセル通過数測定回
路でゲート数を削減することができ、これにより消費電
力も低減させることができる。
８〜１２及び出力ポート１３〜１７を有し、ＡＴＭセル
通過数データを計数，保持する。時分割多重化回路６は
レジスタ１〜５のそれぞれの入力ポート８〜１２から入
力されるＡＴＭセル通過数データを時分割多重化する。
インクリメンタ７は、この多重化されたデータに対し、
ＡＴＭスイッチにおけるＡＴＭセル通過がおこるたびに
制御回路１８からのイネーブル信号を受信し、「１」を
加算しレジスタ１〜５の中の対応するレジスタへ出力す
る。この対応するレジスタはこれを受信しカウント動作
を行う。 【効果】ＡＴＭ交換機におけるＡＴＭセル通過数測定回
路でゲート数を削減することができ、これにより消費電
力も低減させることができる。
Description
【０００１】
【産業上の利用分野】本発明は、非同期転送モード（Ａ
ｓｙｎｃｈｏｎｏｕｓ ＴｒａｎｓｆｅｒＭｏｄｅ；Ａ
ＴＭ）交換方式を用いたＡＴＭ交換機におけるＡＴＭセ
ル通過数を観測するＡＴＭセル通過数測定回路に関す
る。
ｓｙｎｃｈｏｎｏｕｓ ＴｒａｎｓｆｅｒＭｏｄｅ；Ａ
ＴＭ）交換方式を用いたＡＴＭ交換機におけるＡＴＭセ
ル通過数を観測するＡＴＭセル通過数測定回路に関す
る。
【０００２】
【従来の技術】従来、この種のＡＴＭセル通過数測定回
路では、ＡＴＭセル数を計数するカウンタと、任意にそ
の値を設定可能な周期タイマと、この周期タイマのタイ
ムアウト信号により該当のカウンタの値をロードするレ
ジスタとを有している。そして、そのセル数を計数する
カウンタがｎ個のレジスタとｎ個のインクリメンタとに
よって構成され、ｎ個の入力ポートから入力されるＡＴ
Ｍセル通過数データを、それぞれに対応するインクリメ
ンタによりＡＴＭスイッチでＡＴＭセルが通過するたび
に１を加算し、それに対応したレジスタに保持すること
によってカウンタ動作を行っている。
路では、ＡＴＭセル数を計数するカウンタと、任意にそ
の値を設定可能な周期タイマと、この周期タイマのタイ
ムアウト信号により該当のカウンタの値をロードするレ
ジスタとを有している。そして、そのセル数を計数する
カウンタがｎ個のレジスタとｎ個のインクリメンタとに
よって構成され、ｎ個の入力ポートから入力されるＡＴ
Ｍセル通過数データを、それぞれに対応するインクリメ
ンタによりＡＴＭスイッチでＡＴＭセルが通過するたび
に１を加算し、それに対応したレジスタに保持すること
によってカウンタ動作を行っている。
【０００３】
【発明が解決しようとする課題】上述したように従来の
ＡＴＭセル通過数測定回路では、ＡＴＭセル数を計数す
るカウンタが、ｎ個のレジスタとｎ個のインクリメンタ
によって構成されていて、それぞれの入力ポートからの
ＡＴＭセル通過数データを、それに対応するレジスタと
インクリメンタとによってカウント動作を行うため、ゲ
ート数が増加し、それに比例して消費電力も増加すると
いう欠点を持っている。
ＡＴＭセル通過数測定回路では、ＡＴＭセル数を計数す
るカウンタが、ｎ個のレジスタとｎ個のインクリメンタ
によって構成されていて、それぞれの入力ポートからの
ＡＴＭセル通過数データを、それに対応するレジスタと
インクリメンタとによってカウント動作を行うため、ゲ
ート数が増加し、それに比例して消費電力も増加すると
いう欠点を持っている。
【０００４】本発明の目的は、ゲート数を削減し、これ
に伴ない消費電力も低減させることができるＡＴＭセル
通過数測定回路を提供することにある。
に伴ない消費電力も低減させることができるＡＴＭセル
通過数測定回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明のＡＴＭセル通過
数測定回路は、入力ポート及び出力ポートを有しＡＴＭ
セル通過数データを計数及び保持するｎ個のレジスタを
備え、ＡＴＭ交換方式における複数の入線から入力する
複数のＡＴＭセルデータをこのＡＴＭセルデータのアド
レス情報に基づき複数の出線のいずれかへ出力するＡＴ
ＭスイッチのＡＴＭセル通過回数を測定するＡＴＭセル
通過数測定回路において、前記ｎ個のレジスタのそれぞ
れの入力ポートから入力されるＡＴＭセル通過数データ
を時分割多重する時分割多重化部と、前記時分割多重化
部によって多重化されたデータに対し前記ＡＴＭスイッ
チにおけるＡＴＭセル通過のたびに制御信号により
「１」を加算し前記ｎ個のレジスタの中の対応するレジ
スタへ出力するインクリメンタとを備える構成である。
数測定回路は、入力ポート及び出力ポートを有しＡＴＭ
セル通過数データを計数及び保持するｎ個のレジスタを
備え、ＡＴＭ交換方式における複数の入線から入力する
複数のＡＴＭセルデータをこのＡＴＭセルデータのアド
レス情報に基づき複数の出線のいずれかへ出力するＡＴ
ＭスイッチのＡＴＭセル通過回数を測定するＡＴＭセル
通過数測定回路において、前記ｎ個のレジスタのそれぞ
れの入力ポートから入力されるＡＴＭセル通過数データ
を時分割多重する時分割多重化部と、前記時分割多重化
部によって多重化されたデータに対し前記ＡＴＭスイッ
チにおけるＡＴＭセル通過のたびに制御信号により
「１」を加算し前記ｎ個のレジスタの中の対応するレジ
スタへ出力するインクリメンタとを備える構成である。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すブロック図であり、
ＡＴＭセル通過数測定回路は、それぞれに入力ポート及
び出力ポートを有しＡＴＭセル通過数データを計数，保
持するレジスタ１〜５と、レジスタ１〜５のそれぞれの
入力ポート８〜１２から入力されるＡＴＭセル通過数デ
ータを時分割多重する時分割多重化回路６と、この多重
化されたデータに対し図示しないＡＴＭスイッチにおけ
るＡＴＭセル通過のたびに制御信号を受信し演算を行い
ｎ個のレジスタの中の対応するレジスタへ出力するイン
クリメンタ７と、これらを制御する制御回路１８とを備
える。
る。図１は本発明の一実施例を示すブロック図であり、
ＡＴＭセル通過数測定回路は、それぞれに入力ポート及
び出力ポートを有しＡＴＭセル通過数データを計数，保
持するレジスタ１〜５と、レジスタ１〜５のそれぞれの
入力ポート８〜１２から入力されるＡＴＭセル通過数デ
ータを時分割多重する時分割多重化回路６と、この多重
化されたデータに対し図示しないＡＴＭスイッチにおけ
るＡＴＭセル通過のたびに制御信号を受信し演算を行い
ｎ個のレジスタの中の対応するレジスタへ出力するイン
クリメンタ７と、これらを制御する制御回路１８とを備
える。
【０００７】以下に、動作を説明する。入力ポート８，
９，１０，１１，１２からそれぞれ入力されたＡＴＭセ
ル通過数データは、制御回路１８からの信号により時分
割多重化回路６によって時分割多重される。時分割多重
されたそれぞれの入力ポートからのＡＴＭセル通過数デ
ータは、インクリメンタ７により図示してないＡＴＭス
イッチでＡＴＭセル通過が起こるたびに制御回路１８か
ら送出されるイネーブル信号によって、「１」加算され
てそれぞれのレジスタ１，２，３，４，５に保持され
る。そして、レジスタ１〜５は、ＡＴＭセル通過数のカ
ウントを行い、出線１３，１４，１５，１６，１７より
測定結果を出力する。
９，１０，１１，１２からそれぞれ入力されたＡＴＭセ
ル通過数データは、制御回路１８からの信号により時分
割多重化回路６によって時分割多重される。時分割多重
されたそれぞれの入力ポートからのＡＴＭセル通過数デ
ータは、インクリメンタ７により図示してないＡＴＭス
イッチでＡＴＭセル通過が起こるたびに制御回路１８か
ら送出されるイネーブル信号によって、「１」加算され
てそれぞれのレジスタ１，２，３，４，５に保持され
る。そして、レジスタ１〜５は、ＡＴＭセル通過数のカ
ウントを行い、出線１３，１４，１５，１６，１７より
測定結果を出力する。
【０００８】
【発明の効果】以上説明したように本発明は、入力ポー
ト及び出力ポートを有しＡＴＭセル通過数データを計数
及び保持するｎ個のレジスタと、このｎ個のレジスタの
それぞれの入力ポートから入力されるＡＴＭセル通過数
データを時分割多重する時分割多重化部と、この多重化
されたデータに対しＡＴＭスイッチにおけるＡＴＭセル
通過のたびに制御信号により「１」を加算しｎ個のレジ
スタの中の対応するレジスタの出力するインクリメンタ
とを備え、カウント動作を行いＡＴＭセル通過回数の測
定を行う構成としたので、そのため、ゲート数が削減
し、それに伴い消費電力も低減できるという効果があ
る。
ト及び出力ポートを有しＡＴＭセル通過数データを計数
及び保持するｎ個のレジスタと、このｎ個のレジスタの
それぞれの入力ポートから入力されるＡＴＭセル通過数
データを時分割多重する時分割多重化部と、この多重化
されたデータに対しＡＴＭスイッチにおけるＡＴＭセル
通過のたびに制御信号により「１」を加算しｎ個のレジ
スタの中の対応するレジスタの出力するインクリメンタ
とを備え、カウント動作を行いＡＴＭセル通過回数の測
定を行う構成としたので、そのため、ゲート数が削減
し、それに伴い消費電力も低減できるという効果があ
る。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
１〜５ レジスタ ６ 時分割多重化回路 ７ インクリメンタ ８〜１２ 入力ポート １３〜１７ 出力ポート １８ 制御回路
Claims (1)
- 【特許請求の範囲】 【請求項１】 入力ポート及び出力ポートを有しＡＴＭ
セル通過数データを計数及び保持するｎ個のレジスタを
備え、ＡＴＭ交換方式における複数の入線から入力する
複数のＡＴＭセルデータをこのＡＴＭセルデータのアド
レス情報に基づき複数の出線のいずれかへ出力するＡＴ
ＭスイッチのＡＴＭセル通過回数を測定するＡＴＭセル
通過数測定回路において、前記ｎ個のレジスタのそれぞ
れの入力ポートから入力されるＡＴＭセル通過数データ
を時分割多重する時分割多重化部と、前記時分割多重化
部によって多重化されたデータに対し前記ＡＴＭスイッ
チにおけるＡＴＭセル通過のたびに制御信号により
「１」を加算し前記ｎ個のレジスタの中の対応するレジ
スタへ出力するインクリメンタとを備えることを特徴と
するＡＴＭセル通過数測定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP38091A JPH053487A (ja) | 1991-01-08 | 1991-01-08 | Ａｔｍセル通過数測定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP38091A JPH053487A (ja) | 1991-01-08 | 1991-01-08 | Ａｔｍセル通過数測定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH053487A true JPH053487A (ja) | 1993-01-08 |
Family
ID=11472194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP38091A Pending JPH053487A (ja) | 1991-01-08 | 1991-01-08 | Ａｔｍセル通過数測定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH053487A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0940414A3 (en) * | 1998-03-06 | 2000-03-08 | Kuraray Co., Ltd. | Ocular lens material and process for producing the same |
-
1991
- 1991-01-08 JP JP38091A patent/JPH053487A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0940414A3 (en) * | 1998-03-06 | 2000-03-08 | Kuraray Co., Ltd. | Ocular lens material and process for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4933932A (en) | Buffer queue write pointer control circuit notably for self-channelling packet time-division switching system | |
| US6289011B1 (en) | 2n×n multiplexing switch | |
| US5903544A (en) | Packet handler | |
| JPH022767A (ja) | パケット交換装置 | |
| US5285444A (en) | Multi-stage link switch | |
| JP2738762B2 (ja) | 高速パケット交換機 | |
| JPH053487A (ja) | Ａｔｍセル通過数測定回路 | |
| JP3204996B2 (ja) | 非同期時分割多重伝送装置およびスイッチ素子 | |
| JP2824483B2 (ja) | Ａｔｍ交換機におけるスイッチ診断方式 | |
| RU2168204C1 (ru) | Модуль матричного коммутатора | |
| JP2738639B2 (ja) | セル数計数方法およびその回路 | |
| JPH04207435A (ja) | セル遅延時間測定方式 | |
| JP3106756B2 (ja) | 警報状態制御装置 | |
| KR20010075868A (ko) | 동기 클럭 오류 검출 장치 및 그를 이용하는 비동기전송모드 스위치 | |
| SU643861A1 (ru) | Многоканальное устройство дл сопр жени источников сообщений с цифровой вычислительной машиной | |
| JPH05268244A (ja) | 通信用スイッチ | |
| KR0146763B1 (ko) | 공유 버퍼형 에이티엠 스위치에서의 방송 제어 장치 | |
| JP3074839B2 (ja) | セルトラヒック監視装置 | |
| JP2720570B2 (ja) | Ａｔｍスイッチネットワークの糸切替制御方式 | |
| JPH0378343A (ja) | セル通過数計数回路 | |
| SU1095178A1 (ru) | Устройство дл умножени чисел по модулю @ | |
| Lele et al. | Architecture of a reconfigurable low power gigabit atm switch | |
| JPS61249161A (ja) | バス制御方式 | |
| JP3655775B2 (ja) | Ａｔｍセル出力制御方式 | |
| KR19990004488A (ko) | 비동기전송모드 교환기의 루팅태그 해석장치 |