JPH0535199A - 液晶駆動装置 - Google Patents
液晶駆動装置Info
- Publication number
- JPH0535199A JPH0535199A JP3187262A JP18726291A JPH0535199A JP H0535199 A JPH0535199 A JP H0535199A JP 3187262 A JP3187262 A JP 3187262A JP 18726291 A JP18726291 A JP 18726291A JP H0535199 A JPH0535199 A JP H0535199A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- analog
- amplifier
- signal
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 高速で高価なアナログアンプを不要にし、構
成素子数を減らすと共に、システムコストの安い液晶駆
動装置を提供する。 【構成】 カラーパレット１からの液晶表示用のアナロ
グ信号２をサンプルホールド回路６〜８でサンプルホー
ルドし、サンプリング電圧信号を容量型アンプ１９〜２
１により固定倍率で増幅し、増幅した信号を液晶表示器
に供給する。
成素子数を減らすと共に、システムコストの安い液晶駆
動装置を提供する。 【構成】 カラーパレット１からの液晶表示用のアナロ
グ信号２をサンプルホールド回路６〜８でサンプルホー
ルドし、サンプリング電圧信号を容量型アンプ１９〜２
１により固定倍率で増幅し、増幅した信号を液晶表示器
に供給する。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置に使用され
る液晶駆動装置に関するものである。
る液晶駆動装置に関するものである。
【０００２】
【従来の技術】以下に、従来の液晶駆動装置について説
明する。図３は従来の液晶表示装置の構成を示す図であ
る。
明する。図３は従来の液晶表示装置の構成を示す図であ
る。
【０００３】図３において、１は液晶表示用のデジタル
データをアナログデータに変換するカラーパレットであ
り、２はカラーパレット１のアナログ出力信号である。
３はアナログ出力信号２を入力しその電圧レベルを増幅
するアナログアンプである。４はアナログアンプ３によ
り増幅されたアナログデータ信号である。
データをアナログデータに変換するカラーパレットであ
り、２はカラーパレット１のアナログ出力信号である。
３はアナログ出力信号２を入力しその電圧レベルを増幅
するアナログアンプである。４はアナログアンプ３によ
り増幅されたアナログデータ信号である。
【０００４】５は液晶駆動装置であり、データとしてア
ナログデータ信号４を入力する。６〜８は、入力したア
ナログデータ信号４の電圧レベルを一時記憶する第１〜
第ｎのサンプルホールド回路である。９〜１１は、第１
〜第ｎのサンプルホールド回路６〜８でサンプリングし
た第１〜第ｎのサンプリング電圧信号である。１２〜１
４は、第１〜第ｎのサンプリング電圧信号９〜１１を同
じ電圧値で電流増幅して出力する第１〜第ｎのヌルアン
プである。１５〜１７は、第１〜第ｎのヌルアンプ１２
〜１４の出力信号線であり、これらの出力線１５〜１７
に出力される信号がが液晶表示器（図示せず）に供給さ
れる。１８は、第１〜第ｎのサンプルホールド回路６〜
８にアナログデータ信号４を記憶させるためのサンプル
ホールド用クロックである。
ナログデータ信号４を入力する。６〜８は、入力したア
ナログデータ信号４の電圧レベルを一時記憶する第１〜
第ｎのサンプルホールド回路である。９〜１１は、第１
〜第ｎのサンプルホールド回路６〜８でサンプリングし
た第１〜第ｎのサンプリング電圧信号である。１２〜１
４は、第１〜第ｎのサンプリング電圧信号９〜１１を同
じ電圧値で電流増幅して出力する第１〜第ｎのヌルアン
プである。１５〜１７は、第１〜第ｎのヌルアンプ１２
〜１４の出力信号線であり、これらの出力線１５〜１７
に出力される信号がが液晶表示器（図示せず）に供給さ
れる。１８は、第１〜第ｎのサンプルホールド回路６〜
８にアナログデータ信号４を記憶させるためのサンプル
ホールド用クロックである。
【０００５】以上のように構成された従来の液晶駆動装
置について、以下その動作を説明する 。
置について、以下その動作を説明する 。
【０００６】まず、カラーパレット１から出力されたア
ナログ出力信号２は、それ自体の電圧振幅レベルが低い
ため、アナログアンプ３により電圧増幅される。アナロ
グアンプ３で十分なレベルまで電圧増幅されたアナログ
データ信号４は、サンプルホールド用クロック１８に従
って液晶駆動装置５内にあるｎ個のサンプルホールド回
路６〜８で順次サンプルホールドされる。サンプルホー
ルドされた第１〜第ｎのサンプリング電圧信号９〜１１
は、第１〜第ｎのヌルアンプ１２〜１４によりそれぞれ
電流増幅され、電流増幅された信号が出力線１５〜１７
より出力される。これらの出力線１５〜１７の信号を液
晶表示器に供給することにより、カラーパレット１に入
力されたディジタルデータに対応した液晶表示が行われ
る。
ナログ出力信号２は、それ自体の電圧振幅レベルが低い
ため、アナログアンプ３により電圧増幅される。アナロ
グアンプ３で十分なレベルまで電圧増幅されたアナログ
データ信号４は、サンプルホールド用クロック１８に従
って液晶駆動装置５内にあるｎ個のサンプルホールド回
路６〜８で順次サンプルホールドされる。サンプルホー
ルドされた第１〜第ｎのサンプリング電圧信号９〜１１
は、第１〜第ｎのヌルアンプ１２〜１４によりそれぞれ
電流増幅され、電流増幅された信号が出力線１５〜１７
より出力される。これらの出力線１５〜１７の信号を液
晶表示器に供給することにより、カラーパレット１に入
力されたディジタルデータに対応した液晶表示が行われ
る。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
従来の構成では、カラーパレット１から出力されるアナ
ログ出力信号２の電圧振幅レベルが低いため、アナログ
アンプ３で電圧増幅する必要がある。このため、液晶表
示装置全体としてみれば、ｎ個のヌルアンプ１２〜１４
の他にアナログアンプ３を設けなければならず、回路構
成が複雑になり、素子数が多くなる。
従来の構成では、カラーパレット１から出力されるアナ
ログ出力信号２の電圧振幅レベルが低いため、アナログ
アンプ３で電圧増幅する必要がある。このため、液晶表
示装置全体としてみれば、ｎ個のヌルアンプ１２〜１４
の他にアナログアンプ３を設けなければならず、回路構
成が複雑になり、素子数が多くなる。
【０００８】しかも、アナログデータ信号４を各サンプ
ルホールド回路６〜８に順次記憶させる必要があるた
め、アナログアンプ３を高速に動作させなければならな
い。そのため、高速動作の可能な高価なアナログアンプ
を使用しなければならず、システムコストが高くなると
いう課題を有していた。
ルホールド回路６〜８に順次記憶させる必要があるた
め、アナログアンプ３を高速に動作させなければならな
い。そのため、高速動作の可能な高価なアナログアンプ
を使用しなければならず、システムコストが高くなると
いう課題を有していた。
【０００９】本発明は上記従来の課題を解決するもの
で、高価なアナログアンプを不要にし、構成素子数を減
らすと共に、安いシステムコストで液晶表示装置を構成
できる液晶駆動装置を提供することを目的とする。
で、高価なアナログアンプを不要にし、構成素子数を減
らすと共に、安いシステムコストで液晶表示装置を構成
できる液晶駆動装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】この目的を達成するため
に本発明の液晶駆動装置は、液晶表示用のアナログ信号
をサンプルホールドするサンプルホールド回路と、前記
サンプルホールド回路でサンプルホールドされた信号の
電圧を固定倍率で増幅する容量型アンプとを備え、前記
容量型アンプで増幅た信号を液晶表示器に供給するもの
である。
に本発明の液晶駆動装置は、液晶表示用のアナログ信号
をサンプルホールドするサンプルホールド回路と、前記
サンプルホールド回路でサンプルホールドされた信号の
電圧を固定倍率で増幅する容量型アンプとを備え、前記
容量型アンプで増幅た信号を液晶表示器に供給するもの
である。
【００１１】
【作用】この構成によって、高価なアナログアンプを不
要にし、構成素子数を減らすことができると共に、シス
テムコストの安い液晶駆動装置が実現できる。
要にし、構成素子数を減らすことができると共に、シス
テムコストの安い液晶駆動装置が実現できる。
【００１２】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００１３】図１は本実施例を含む液晶表示装置の構成
を示すブロック図である。図１において、１、２、５〜
１８は従来例における要素と同じ機能の要素である。１
９〜２１は第１〜第ｎの容量型アンプであり、第１〜第
ｎのサンプルホールド回路６〜８から出力される第１〜
第ｎのサンプリング電圧信号９〜１１をそれぞれ入力
し、固定倍率で増幅した後、出力線１５〜１７からそれ
ぞれ出力する。
を示すブロック図である。図１において、１、２、５〜
１８は従来例における要素と同じ機能の要素である。１
９〜２１は第１〜第ｎの容量型アンプであり、第１〜第
ｎのサンプルホールド回路６〜８から出力される第１〜
第ｎのサンプリング電圧信号９〜１１をそれぞれ入力
し、固定倍率で増幅した後、出力線１５〜１７からそれ
ぞれ出力する。
【００１４】以上のように構成された本実施例の液晶駆
動装置について、以下その動作を説明する。
動装置について、以下その動作を説明する。
【００１５】まず、カラーパレット１には液晶表示用の
ディジタル信号が入力され、ディジタルーアナログ変換
される。カラーパレット１から出力されたアナログ出力
信号２は、電圧振幅レベルが低いままサンプルホールド
用クロック１８に従って液晶駆動装置５内にあるｎ個の
サンプルホールド回路６〜８で順次サンプルホールドさ
れる。サンプルホールドされたサンプリング電圧信号９
〜１１は、第１〜第ｎの容量型アンプ１９〜２１により
それぞれ電圧増幅され、出力線１５〜１７より液晶表示
器（図示せず）に対し出力される。
ディジタル信号が入力され、ディジタルーアナログ変換
される。カラーパレット１から出力されたアナログ出力
信号２は、電圧振幅レベルが低いままサンプルホールド
用クロック１８に従って液晶駆動装置５内にあるｎ個の
サンプルホールド回路６〜８で順次サンプルホールドさ
れる。サンプルホールドされたサンプリング電圧信号９
〜１１は、第１〜第ｎの容量型アンプ１９〜２１により
それぞれ電圧増幅され、出力線１５〜１７より液晶表示
器（図示せず）に対し出力される。
【００１６】このように、サンプルホールドした後に電
圧を増幅すれば、電圧増幅の周期は１水平分の表示の周
期でよく、それだけ動作速度が遅くできるため、アンプ
の設計は容易である。
圧を増幅すれば、電圧増幅の周期は１水平分の表示の周
期でよく、それだけ動作速度が遅くできるため、アンプ
の設計は容易である。
【００１７】図２は、本実施例における１組のサンプル
ホールド回路と容量型アンプの具体構成を示す回路図で
ある。
ホールド回路と容量型アンプの具体構成を示す回路図で
ある。
【００１８】図２において、３０はカラーパレット１か
らのアナログ信号（Ｖｉｎ）の入力端子であり、アナロ
グスイッチ（ＳＷ−Ａ）３１の一方の端子に接続されて
いる。３２はサンプリング用容量であり、そのマイナス
（−）端子は電源端子（ＧＮＤ）３３に接続され、プラ
ス（＋）端子はアナログスイッチ（ＳＷ−Ａ）３１の他
端とアナログスイッチ（ＳＷ−Ｂ）３４の一端に接続さ
れている。３５はサンプリング電圧の現われるノードで
ある。
らのアナログ信号（Ｖｉｎ）の入力端子であり、アナロ
グスイッチ（ＳＷ−Ａ）３１の一方の端子に接続されて
いる。３２はサンプリング用容量であり、そのマイナス
（−）端子は電源端子（ＧＮＤ）３３に接続され、プラ
ス（＋）端子はアナログスイッチ（ＳＷ−Ａ）３１の他
端とアナログスイッチ（ＳＷ−Ｂ）３４の一端に接続さ
れている。３５はサンプリング電圧の現われるノードで
ある。
【００１９】３６は演算増幅器（ＯＰアンプ）であり、
負入力端子３７と正入力端子３８を持つ。３９はアナロ
グスイッチ（ＳＷ−Ａ）であり、演算増幅器３６の出力
端子と負入力端子３７の間に接続されている。４０は増
幅用容量であり、そのマイナス（ー）端子は演算増幅器
３６の負入力端子３７に接続され、プラス（＋）端子は
アナログスイッチ（ＳＷ−Ｂ）４１を介して演算増幅器
３６の出力端子に接続されるとともに、アナログスイッ
チ（ＳＷ−Ａ）４２を介して基準電圧（ＶＲＥＦ）端子
４３に接続されている。４４は出力信号（Ｖｏｕｔ）の
現われる出力端子であり、演算増幅器３６の出力端子に
接続されている。
負入力端子３７と正入力端子３８を持つ。３９はアナロ
グスイッチ（ＳＷ−Ａ）であり、演算増幅器３６の出力
端子と負入力端子３７の間に接続されている。４０は増
幅用容量であり、そのマイナス（ー）端子は演算増幅器
３６の負入力端子３７に接続され、プラス（＋）端子は
アナログスイッチ（ＳＷ−Ｂ）４１を介して演算増幅器
３６の出力端子に接続されるとともに、アナログスイッ
チ（ＳＷ−Ａ）４２を介して基準電圧（ＶＲＥＦ）端子
４３に接続されている。４４は出力信号（Ｖｏｕｔ）の
現われる出力端子であり、演算増幅器３６の出力端子に
接続されている。
【００２０】以下、図２の動作を説明する。まず、ＳＷ
−Ａで示す一群のアナログスイッチ３１、３９、４２が
すべてオンし、ＳＷ−Ｂで示す他の一群のアナログスイ
ッチ３４、４１がすべてオフしているタイミングでは、
入力端子３０からの入力信号（Ｖｉｎ）が、アナログス
イッチ３１を介してサンプリング用容量３２に流入し、
サンプリング用容量３２を充電する。その結果ノード３
５の電圧が上昇する。
−Ａで示す一群のアナログスイッチ３１、３９、４２が
すべてオンし、ＳＷ−Ｂで示す他の一群のアナログスイ
ッチ３４、４１がすべてオフしているタイミングでは、
入力端子３０からの入力信号（Ｖｉｎ）が、アナログス
イッチ３１を介してサンプリング用容量３２に流入し、
サンプリング用容量３２を充電する。その結果ノード３
５の電圧が上昇する。
【００２１】このとき、増幅用容量４０のプラス（＋）
端子には、アナログスイッチ４２を介して端子４３から
基準電圧（ＶＲＥＦ）が印加されている。一方、増幅用
容量４０のマイナス（−）端子は、演算増幅器３６の負
入力端子３７に接続されると共に、アナログスイッチ３
９を介して演算増幅器３６の出力端子に接続されてい
る。したがって、増幅用容量４０のマイナス（ー）端子
は電源端子（ＧＮＤ）３３と同電位を保持している。
端子には、アナログスイッチ４２を介して端子４３から
基準電圧（ＶＲＥＦ）が印加されている。一方、増幅用
容量４０のマイナス（−）端子は、演算増幅器３６の負
入力端子３７に接続されると共に、アナログスイッチ３
９を介して演算増幅器３６の出力端子に接続されてい
る。したがって、増幅用容量４０のマイナス（ー）端子
は電源端子（ＧＮＤ）３３と同電位を保持している。
【００２２】次に、ＳＷ−Ａで示すすべてのアナログス
イッチ３１、３９、４２がオフになった後、ＳＷ−Ｂで
示すアナログスイッチ３４、４１がオンすると、サンプ
リング用容量３２に充電された電荷はアナログスイッチ
３４を介して増幅用容量４０のマイナス（−）端子に移
動する。このとき、前述の通り演算増幅器３６の負入力
端子３７は電源端子（ＧＮＤ）３３と同電位であるの
で、増幅用容量４０のプラス（＋）端子側の電位は、 ＶＲＥＦ−（サンプリング電圧３５）×｛（サンプリン
グ用容量３２の容量値）／（増幅用容量４０の容量
値）｝ になる。すなわち、容量型アンプの出力端子には、サン
プリング電圧信号を上式で示される固定倍率で増幅した
電圧が得られる。この電圧が、容量型アンプの出力電圧
として出力端子４４から出力され、液晶表示器に供給さ
れる。
イッチ３１、３９、４２がオフになった後、ＳＷ−Ｂで
示すアナログスイッチ３４、４１がオンすると、サンプ
リング用容量３２に充電された電荷はアナログスイッチ
３４を介して増幅用容量４０のマイナス（−）端子に移
動する。このとき、前述の通り演算増幅器３６の負入力
端子３７は電源端子（ＧＮＤ）３３と同電位であるの
で、増幅用容量４０のプラス（＋）端子側の電位は、 ＶＲＥＦ−（サンプリング電圧３５）×｛（サンプリン
グ用容量３２の容量値）／（増幅用容量４０の容量
値）｝ になる。すなわち、容量型アンプの出力端子には、サン
プリング電圧信号を上式で示される固定倍率で増幅した
電圧が得られる。この電圧が、容量型アンプの出力電圧
として出力端子４４から出力され、液晶表示器に供給さ
れる。
【００２３】なお、実施例では、１組の容量型アンプに
対して１個のサンプルホールド回路を設けたが、１組の
容量型アンプに対して複数個のサンプルホールド回路を
設けてもよい。
対して１個のサンプルホールド回路を設けたが、１組の
容量型アンプに対して複数個のサンプルホールド回路を
設けてもよい。
【００２４】
【発明の効果】本発明は、液晶表示用のアナログ信号を
サンプルホールドするサンプルホールド回路と、このサ
ンプルホールド回路の出力信号電圧を固定倍率で増幅す
る容量型アンプとを備え、前記容量型アンプで増幅した
信号を液晶表示器に供給するものである。
サンプルホールドするサンプルホールド回路と、このサ
ンプルホールド回路の出力信号電圧を固定倍率で増幅す
る容量型アンプとを備え、前記容量型アンプで増幅した
信号を液晶表示器に供給するものである。
【００２５】このようにすれば、高速動作する高価なア
ナログアンプを用いる必要がないため、構成素子数を削
減し、システムコストを低減することができる。
ナログアンプを用いる必要がないため、構成素子数を削
減し、システムコストを低減することができる。
【図１】本発明の一実施例における液晶駆動装置を含む
液晶表示装置のブロック図
液晶表示装置のブロック図
【図２】本発明の一実施例における液晶駆動装置の１組
のサンプルホールド回路と容量型アンプの具体構成を示
す回路図
のサンプルホールド回路と容量型アンプの具体構成を示
す回路図
【図３】従来の液晶駆動装置を含む液晶表示装置のブロ
ック図
ック図
１ カラーパレット ２ アナログ出力信号 ３ アナログアンプ ４ アナログデータ信号 ５ 液晶駆動装置 ６ 第１のサンプルホールド回路 ７ 第２のサンプルホールド回路 ８ 第ｎのサンプルホールド回路 ９ 第１のサンプリング電圧信号 １０ 第２のサンプリング電圧信号 １１ 第ｎのサンプリング電圧信号 １２ 第１のヌルアンプ １３ 第２のヌルアンプ １４ 第ｎのヌルアンプ １５ 第１の出力線 １６ 第２の出力線 １７ 第ｎの出力線 １８ サンプルホールド用クロック １９ 第１の容量型アンプ ２０ 第２の容量型アンプ ２１ 第ｎの容量型アンプ ３０ アナログ信号の入力端子 ３１ アナログスイッチ ３２ サンプリング用容量 ３３ 電源端子 ３４ アナログスイッチ ３５ サンプリング電圧の現われるノード ３６ 演算増幅器 ３７ 負入力端子 ３８ 正入力端子 ３９ アナログスイッチ ４０ 増幅用容量 ４１ アナログスイッチ ４２ アナログスイッチ ４３ 基準電圧端子 ４４ 出力端子
Claims (1)
- 【特許請求の範囲】 【請求項１】液晶表示用のアナログ信号をサンプルホー
ルドするサンプルホールド回路と、前記サンプルホール
ド回路のサンプリング電圧信号を固定倍率で増幅する容
量型アンプとを備え、前記容量型アンプで増幅した信号
を液晶表示器に供給することを特徴とする液晶駆動装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3187262A JPH0535199A (ja) | 1991-07-26 | 1991-07-26 | 液晶駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3187262A JPH0535199A (ja) | 1991-07-26 | 1991-07-26 | 液晶駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0535199A true JPH0535199A (ja) | 1993-02-12 |
Family
ID=16202901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3187262A Pending JPH0535199A (ja) | 1991-07-26 | 1991-07-26 | 液晶駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0535199A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604511A (en) * | 1993-04-09 | 1997-02-18 | Nec Corporation | Active matrix liquid crystal display apparatus |
| JP2002026700A (ja) * | 2000-07-11 | 2002-01-25 | Olympus Optical Co Ltd | 比較回路 |
-
1991
- 1991-07-26 JP JP3187262A patent/JPH0535199A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604511A (en) * | 1993-04-09 | 1997-02-18 | Nec Corporation | Active matrix liquid crystal display apparatus |
| JP2002026700A (ja) * | 2000-07-11 | 2002-01-25 | Olympus Optical Co Ltd | 比較回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7265705B1 (en) | Opamp and capacitor sharing scheme for low-power pipeline ADC | |
| US8344930B2 (en) | Successive approximation register analog-to-digital converter | |
| JP3216604B2 (ja) | スイッチトキャパシタ型ｄ／ａ変換器及びディスプレイ駆動回路 | |
| JP2002232787A (ja) | Ｃｍｏｓイメージセンサ | |
| US5459483A (en) | Electronic device with feedback loop | |
| JP2762868B2 (ja) | 電圧比較回路 | |
| JP4330791B2 (ja) | 半導体集積回路装置および半導体集積回路装置の制御方法 | |
| JPH0535199A (ja) | 液晶駆動装置 | |
| KR101946787B1 (ko) | 반도체 장치 및 그 구동 방법 | |
| TW200536129A (en) | Image sensor and offset-able reference voltage generator thereof | |
| US7598896B2 (en) | A/D converter with noise cancel function | |
| JPS6069969A (ja) | イメ−ジセンサ | |
| US6946987B1 (en) | Common operational amplifier and gain circuit and A/D converter using thereof | |
| US7564393B2 (en) | Digital to analog converter and method for digital to analog conversion | |
| CN100403771C (zh) | 影像传感器及其可偏移补偿的参考电压产生电路 | |
| JP3891426B2 (ja) | 集積回路及びａ／ｄ変換回路 | |
| JPH06125228A (ja) | オフセット電圧補正回路 | |
| JPS61157060A (ja) | イメ−ジセンサ | |
| JPH03274957A (ja) | 画像読取り装置 | |
| JP4039737B2 (ja) | 増幅器及びサンプルアンドホールド回路 | |
| JPH06124068A (ja) | 液晶駆動装置 | |
| JPH0660688A (ja) | サンプル・ホールド回路 | |
| JPH0142186B2 (ja) | ||
| JPH0362399A (ja) | サンプルホールド回路装置 | |
| KR100888262B1 (ko) | 신호 변환기 및 신호 변환 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050620 |