JPH053554A

JPH053554A - 固体撮像装置

Info

Publication number: JPH053554A
Application number: JP3057920A
Authority: JP
Inventors: Makoto Takahashi; 孚高橋
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1991-02-28
Filing date: 1991-02-28
Publication date: 1993-01-08

Abstract

(57)【要約】【目的】固体撮像素子のコストをアップすることなく、
ブレのない画像を得ることを可能とする。【構成】ＣＣＤドライバ１５の制御でＣＣＤ１１の各受
光センサごとの信号読出ゲートが一斉に開くと、各セン
サから信号電荷が垂直転送部に同時に読み出され水平転
送部を経て出力される。これにより、受光センサの配列
のまま、即ち第１及び第２フィールドのラインが交互の
配列で信号電荷が読み出され、ＣＤＳ回路１７等を経
て、Ａ／Ｄ変換器１９でデジタル信号列に変換される。
これは信号処理回路２３でその配列のまま輝度信号と色
差信号に変換され、切換スイッチにより第１及び第２フ
ィールドに切り分けられながらバッファメモリ２４に転
送される。バッファメモリ２４にはインタレース方式の
配列で輝度信号と色差信号がそれぞれ格納され、さらに
メモリカード２５に記録される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は例えばデジタル電子スチ
ルカメラにおけるインターレース走査ビデオ信号を得る
固体撮像装置に関する。

【０００２】

【従来の技術】近年、デジタル電子スチルカメラの開発
が盛んに行われ、特に電子シャッタ方式の電子スチルカ
メラに注目が集まっている。このデジタル電子スチルカ
メラにおいては、その画像を通常のＴＶ受像機において
再生することができる。一方、通常のＴＶ受像機におけ
る画像の表示は、１つの画面（１フレーム）を２フィー
ルドに分割して走査するインターレース走査によって行
われるため、デジタル電子スチルカメラから出力する画
像信号もこのインターレース走査に適応したものでなけ
ればならない。

【０００３】そこで、従来のデジタル電子スチルカメラ
においては、フィールド蓄積方式の固体撮像素子を用
い、１フレーム画面を２つのフィールドに分けて時分割
的に撮影し、これをインタレース方式で出力するように
なっていた。ところが、この方法では第１フィールドの
映像信号と第２フィールドの映像信号の撮影時刻に、例
えば１／６０秒程度の差があるため、動きのある被写体
を撮影して再生した場合には、再生画像にブレが生じ、
見苦しい画像となる。

【０００４】この問題を解決するため、例えば特開昭６
４−５１７７６号公報には、固体撮像素子の各センサか
ら１フレーム分の信号電荷を垂直転送部に同時に読み出
す方法が提案されている。この方法では、垂直転送部に
同時に読み出した信号電荷を第１の切換スイッチで高速
にスイッチングすることにより第１フィールド用の電荷
蓄積列と第２フィールド用の電荷蓄積列に振り分け、こ
れをさらに第２の切換スイッチによりスイッチングする
ことにより、インタレース方式に合致した信号配列で水
平転送部に転送するようになっている。

【０００５】このような方法によれば、第１フィールド
と第２フィールドとの間の時間差がなくなり、画像のブ
レを防止することができる。

【０００６】

【発明が解決しようとする課題】しかしながら、この方
法では、垂直転送部の２倍の数の電荷蓄積列や、これに
対応する第１及び第２の切換スイッチ等の付加回路を固
体撮像素子チップに一体に作り込む必要があるため、チ
ップ回路が複雑となり、またチップ面積も大きくなって
しまう。従って、従来から問題であった固体撮像素子チ
ップのコストがさらに高くなり、また実装上も問題があ
った。

【０００７】従って、上記問題点を解消しなければなら
ないという課題がある。

【０００８】この発明は、かかる課題を解決するために
なされたもので、固体撮像素子のコストをアップするこ
となく、ブレのない画像を得ることのできる固体撮像装
置を提供することを目的とする。

【０００９】

【課題を解決するための手段】この発明に係る固体撮像
装置は、１フレーム画面の画素数に対応した数の信号電
荷を蓄積するためにマトリクス配置された複数の受光セ
ンサと、各受光センサに蓄積された電荷を同時に排出さ
せるための排出手段と、１フレーム画素分の信号電荷を
蓄積し垂直方向に転送する垂直転送部と、各受光センサ
に蓄積された信号電荷を垂直転送部に同時に読み出す読
出ゲートと、垂直転送部から転送された信号電荷を水平
方向に転送する水平転送部と、水平転送部から転送され
た信号電荷をデジタル信号に変換するアナログデジタル
変換器と、このアナログデジタル変換器により変換され
たデジタル信号列を並び替える並び替え手段とを具備す
ることを特徴とする。

【００１０】

【作用】本発明では、固体撮像素子から１フレーム分の
画像信号を同時に読み出して第１フィールドと第２フィ
ールド間の時間差を無くすと共に、読み出した信号列を
後段の処理回路で第１フィールドと第２フィールドの信
号列に切り分けて、インタレース方式に適合する配列の
信号列に変換する。

【００１１】

【実施例】以下実施例につき、図面に基づいて説明す
る。

【００１２】図１は本発明の一実施例における固体撮像
装置を応用したデジタル電子スチルカメラを表わしたも
のである。ここでは、まずこの装置全体の構成と動作の
概略を説明し、次いで各部の動作を詳細に説明すること
とする。

【００１３】装置全体の構成と動作この装置には、固体
撮像素子としてのＣＣＤ（Charge Coupled Device ）１
１が備えられ、これを構成するイメージセンサ上に撮影
レンズ１２により集光された被写体像が結像するように
なっている。撮影レンズ１２とＣＣＤ１１との間には絞
り１３が設けられ、絞り駆動回路１４により駆動される
ようになっている。ＣＣＤ１１は、ＣＣＤドライバ１５
からの駆動信号に基づいてアナログビデオ信号を出力す
る。このとき、後述するように、ＣＣＤ１１から出力さ
れるアナログビデオ信号は、いわゆるインタレース方式
でなく被写体像の幾何学的配置通りの順序で出力される
ようになっている。

【００１４】ＣＣＤドライバ１５はタイミングジェネレ
ータ１６から供給されるタイミング信号に同期して駆動
信号を出力するようになっている。

【００１５】ＣＣＤ１１から出力されたアナログビデオ
信号は、相関２重サンプリング（ＣＤＳ：Corelated Do
uble Sampling）回路１７で相関２重サンプリングされ
てリセットノイズが除去されたのち、自動利得制御（Ａ
ＧＣ：Automatic Gain Control) 回路１８で所定のレベ
ルに増幅され、アナログデジタル（Ａ／Ｄ）変換器１９
に入力される。なお、相関２重サンプリング回路１７、
自動利得制御回路１８、およびＡ／Ｄ変換器１９は、タ
イミングジェネレータ１６から供給されるタイミング信
号に基づいて動作するようになっている。

【００１６】Ａ／Ｄ変換器１９は、入力されたアナログ
信号を２５６階調に量子化し８ビット幅のデジタル信号
に変換して信号処理回路２３に供給する。信号処理回路
２３は供給されたデジタル信号に所定の演算を施すこと
により輝度信号Ｙ、色差信号Ｒ−Ｙ、Ｂ−Ｙに変換す
る。そして、これらの輝度信号Ｙ、色差信号Ｒ−Ｙ、Ｂ
−Ｙはバッファメモリ２４に一旦蓄えられた後、メモリ
カード２５に順次記録される。

【００１７】なお、絞り駆動回路１４、相関２重サンプ
リング回路１７、自動利得制御回路１８、タイミングジ
ェネレータ１６、信号処理回路２３、およびバッファメ
モリ２４等の回路は、中央処理装置（ＣＰＵ）２６の制
御の下で動作するようになっている。

【００１８】次にＣＣＤ１１の構成および動作について
詳細に説明する。

【００１９】ＣＣＤ１１の構成および動作の説明図２および図３は、それぞれＣＣＤ１１の概略構成およ
び動作を表わしたものである。このＣＣＤ１１には、フ
レーム画面の画素数に相当する数の受光センサ３１、３
２がマトリックス状に配列されている。これらの受光セ
ンサはフォトダイオードで構成される。このうち、受光
センサ３１はフレーム走査のうちの第１フィールドに対
応する信号電荷を蓄積し、受光センサ３２は第２フィー
ルドに対応する信号電荷を蓄積するようになっている。
これらの受光センサの前面には、Ｇ、Ｒ、Ｂの原色輝度
信号を得るための例えばＧ縦ストライプ、Ｒ、Ｂの市松
模様の色フィルタが図に示すように配置されている。

【００２０】各受光センサと垂直転送部３３との間には
それぞれ信号読出ゲート（リードアウトゲート）３４が
設けられている。これらの信号読出ゲート３４は、ＣＣ
Ｄドライバ１５（図１）から入力される読出パルス（図
５ｃ）のタイミングで一斉にゲートを開き、各受光セン
サ３１、３２に蓄積された信号電荷を垂直転送部３３に
転送するようになっている。

【００２１】垂直転送部３３に転送された信号電荷は、
ＣＣＤドライバ１５から供給される垂直駆動パルスφＶ
₁〜φＶ₃により垂直方向（図の下方）に順次転送さ
れ、水平転送部３５に入る。この水平転送部３５に入っ
た信号電荷は、さらに、ＣＣＤドライバ１５から供給さ
れる水平駆動パルスφＨ₂，φＨ₂により順次水平方向
（図の左方）に転送され、フローティングディフュージ
ョンアンプ３６を介して相関２重サンプリング回路１７
（図１）へと出力される。

【００２２】図３、図４および図５と共に、以上のよう
な構成のＣＣＤ１１の動作を説明する。

【００２３】図３（Ａ）はＣＣＤ１１の構造を詳細に示
す断面図、同図（Ｂ）は各部に対応したポテンシャル図
である。また、図４（Ａ）はＣＣＤ１１の構造を詳細に
示す平面図、同図（Ｂ）は（Ａ）の各部に対応したポテ
ンシャル図である。図５はＣＣＤ１１の動作タイミング
を表わしたものである。

【００２４】図３（Ａ）に示すように、このＣＣＤは撮
像素子チップの深さ方向に余剰電荷を放出するいわゆる
縦型オーバフロードレイン構造を有している。

【００２５】撮影開始のレリースボタンが操作される
と、先ずＣＣＤ１１内の余剰電荷の掃捨が行われる。す
なわち、図５（ａ）に示すような垂直同期信号が与えら
れたタイミングジェネレータ１６（図１）は、ＣＣＤド
ライバ１５に対し第１の読出パルスＰ_R1（同図ｃ）を与
える。このタイミングで、ＣＣＤドライバ１５はＣＣＤ
１１に対し、図５（ｂ）に示すような高速の電荷掃捨パ
ルスＰ_Sを加える。この電荷掃捨パルスＰ_Sは、ＣＣＤ
１１のサブストレート端子４１（図３Ａ）を介してサブ
ストレート４２に印加される。これによりオーバドレイ
ン電圧がＶ_aからＶ_bに変化してチャネルストッパ４４
の障壁ポテンシャルが低くなり、受光センサ３１等に蓄
積されていた余剰電荷４３（図３Ｂ、図５ｄ）が一気に
サブストレート４２へと放出される。これらの余剰電荷
は、非撮影時に入力した光によって受光センサ３１等に
蓄積したり、前回の信号電荷読み出しで残っていた電荷
である。

【００２６】本実施例では、このような縦型オーバフロ
ードレイン構造とすることにより、各受光センサの余剰
電荷がサブストレート（基板）方向にパラレルに掃捨さ
れるため、高速のイニシャライズが可能である。

【００２７】電荷掃捨パルスＰ_Sは、垂直同期信号の帰
線期間Ｔ_VBの終わりから水平ブランキング期間にかけて
加えられ、その度に各受光センサの蓄積電荷が放出され
ることとなる。この間の各受光センサの蓄積電荷の状態
は、図５（ｄ）の状態Ａに示したように鋸状に変化す
る。

【００２８】時刻ｔ₁において電荷掃捨パルスＰ_Sが停
止すると、この時点から第２の読出パルスＰ_R2が入力さ
れるまでの間（以下、信号電荷蓄積時間と呼ぶ。）、各
受光センサには入射光の強度に比例した信号電荷が蓄積
される。

【００２９】１フレーム分の時間Ｔ_V（１／３０秒）が
経過し、次の垂直同期信号が到来すると、タイミングジ
ェネレータ１６はＣＣＤドライバ１５に対し第２の読出
パルスＰ_R2を出力する。これにより、図４（Ｂ）の信号
読出ゲート３４のポテンシャル障壁が低下し、すべての
受光センサ３１，３２に蓄積されていた信号電荷４８
が、垂直転送部３３（図２）を構成する垂直転送レジス
タ４７へと一斉に転送される。そして、上述したよう
に、各垂直転送レジスタ４７に転送された信号電荷は、
垂直駆動パルスφＶ₁〜φＶ₃により順次水平転送部３
５に転送され、さらに水平駆動パルスφＨ₁，φＨ₂に
より順次水平方向に転送され、フローティングディフュ
ージョンアンプ３６を介してイメージャ出力（図５ｅ）
として出力されることとなる。

【００３０】ここで、本実施例における垂直転送部３３
の転送レジスタ４７における転送は、垂直駆動パルスφ
Ｖ₁〜φＶ₃による３相駆動となっている。これは、３
相駆動することによって、垂直転送部３３における隣接
する信号電荷の混入を防止するためである。すなわち、
本実施例においては、すべての受光センサ３１、３２か
ら一斉に垂直転送部３３の対応する垂直レジスタ４７に
信号電荷が転送される。そこで、２つおきの垂直レジス
タ４７に信号電荷が蓄えられる。そして、信号電荷を転
送する際には、電荷を蓄えている垂直レジスタ４７の下
方の垂直レジスタ４７とのエネルギー障壁を下げ、信号
電荷を１つ下方の垂直レジスタ４７に転送する。この転
送の際に、転送に関わらない１つ垂直レジスタ４７が転
送に関わる２つ垂直レジスタ４７の間に介在される。従
って、垂直転送の際に隣接する信号電荷の混合を防止す
ることができる。

【００３１】以上の制御において、電荷掃捨パルスＰ_S
の停止時点ｔ₁から第２の読出パルスＰ_R2までの間、す
なわち、信号電荷蓄積時間Ｔ_INTを被写体照度に応じて
変化させれば、適正な露出時間を得ることができ、いわ
ゆる可変速電子シャッタが実現する。この制御方法によ
れば、原理的に垂直同期信号の周期１／３０秒から水平
同期信号の周期１／１５７５０秒までのシャッタ時間制
御が純電子的に可能となる。

【００３２】このように、すべての受光センサ３１、３
２からの信号電荷の読出しは同一タイミングで行われる
ため、ＣＣＤ１１から出力されるアナログ信号は、図６
に示すように、第１フィールド用の信号と第２フィール
ド用の信号とが１ラインずつ交互になっている。従っ
て、図１の信号処理回路２３には、第１フィールドの信
号が所定ライン分続いた後に第２フィールドの信号が所
定ライン分続くというインタレース方式ではなく、被写
体像の幾何学的配置通りの順序で第１フィールドの信号
と第２フィールドの信号とが１ラインずつ交互に入力さ
れることとなる。以下、信号処理回路２３の動作を説明
する。

【００３３】信号処理回路２３の構成および動作の説明
図７は信号処理回路２３およびバッファメモリ２４を詳
細に表わしたものである。この回路には、Ａ／Ｄ変換器
１９（図１）からの８ビット幅のデジタル信号を入力す
るための入力端子５１が備えられ、水平走査の１ライン
分のデジタル信号を遅延する１ライン遅延バッファ５
２、１画素分のデジタル信号を遅延する第２の１画素遅
延バッファ５３、及びマトリックス回路５５の第４の入
力端子Ｉ₄に接続されている。このマトリックス回路５
５は、後述するように、ＣＣＤ１１の各受光センサから
出力されＡ／Ｄ変換されたＲ、Ｇ、Ｂのデジタル信号を
基に、信号Ｙ_L，Ｙ_H、及び信号（Ｒ−Ｙ）_H、（Ｂ−
Ｙ）_Hを算出するようになっている。

【００３４】１ライン遅延バッファ５２の出力側は２分
岐され、それぞれ第１の１画素遅延バッファ５４及びマ
トリックス回路５５の第２の入力端子Ｉ₂に接続されて
いる。第１および第２の１画素遅延バッファ５４，５３
の出力側は、それぞれ、マトリックス回路５５の第１の
入力端子Ｉ₁および第３の入力端子Ｉ₃に接続されてい
る。

【００３５】マトリックス回路５５の第１の出力端子Ｏ
₁は減算器５７に接続され、さらにローパスフィルタ
（ＬＰＦ）５８を介して加算器５９へと接続されてい
る。マトリックス回路５５の第２の出力端子Ｏ₂は、加
算器５９および減算器５７に接続されている。加算器５
９の出力側は第１の切換器６１に接続されている。

【００３６】マトリックス回路５５の第３の出力端子Ｏ
₃、および第４の出力端子Ｏ₄は、それぞれ、ローパス
フィルタ６２，６３を介して第２、第３の切換器６４，
６５に接続されている。

【００３７】第１の切換器６１は２つの出力接点ａ，ｂ
を有し、共通接点ｃとの間で選択的に切り換えを行うよ
うになっている。これらの出力接点ａ，ｂは、それぞ
れ、バッファメモリ２４内に設けられた第１フィールド
用ビデオメモリ６７および第２フィールド用ビデオメモ
リ６８に接続されている。同様に、第２の切換器６４の
出力接点ａ、ｂは、それぞれ、第１フィールド用ビデオ
メモリ７１および第２フィールド用ビデオメモリ７２に
接続され、第３の切換器６５の出力接点ａ、ｂは、それ
ぞれ、第１フィールド用ビデオメモリ７３および第２フ
ィールド用ビデオメモリ７４に接続されている。これら
のビデオメモリの出力側は、それぞれ、回路７５〜７７
を介して出力端子８１〜８３に接続されている。

【００３８】画素データをマトリックス回路で輝度信
号、色差信号に対応する信号に変換するが、後述するよ
うに、その出力信号であるＹ_L信号は、画像の中で低い
周波数成分を有する低域輝度信号を主に含んでいる。

【００３９】一方、Ｙ_H信号は、画像の中で高い周波数
成分を有する広域輝度信号を含んでいる。

【００４０】後で述べるように、Ｙ_L信号からＹ_H信号
を差引き（Ｙ_H信号の１８０度位相を変えて加算するこ
とと同じ働き）、下記の式で示される。

【００４１】（Ｙ_L−Ｙ_H）の低域成分＝Ｙ_Lの低域成
分−Ｙ_Hの低域成分この中でＹＬの低域成分は低域輝度信号成分を示し、被
写体の輝度に比例する輝度信号を表わす。

【００４２】すなわち、Ｙ＝０．３０Ｒ＋０．５９Ｇ＋０．１１Ｂを示す。

【００４３】この信号すなわち（Ｙ_L−Ｙ_H）の低域成
分とＹ_H信号とを加算すると、Ｙ_Hの低域成分はＹ_H信
号の低域成分と位相差が１８０度で振幅が同じであるの
で、互いに相殺される。

【００４４】そこで、その出力は加算回路の出力信号、
すなわちＹ信号は、Ｙ_L信号の低域成分とＹ_H信号の広
域成分の合成信号になる。

【００４５】Ｙ_H信号の広域成分は被写体のディテール
等の高い空間周波数成分を表わす。このような信号処理
は、緑成分Ｇの解像度と赤成分Ｒ及び青成分Ｂのそれぞ
れの解像度とが異なるために生ずる偽色信号を抑止する
効果を発揮する。

【００４６】以上のような構成の信号処理回路２３及び
バッファメモリ２４の動作を説明する。ここでは、第１
フィールドの第１ラインに相当する輝度信号および色差
信号を第６図におけるラインペア８４の原色信号から求
め、また、第２フィールドの第１ラインに相当する輝度
信号および色差信号をラインペア８５の原色信号から求
める。同様に、第１フィールドの第２ラインに相当する
輝度信号および色差信号をラインペア８６から求め、ま
た、第２フィールドの第２ラインに相当する輝度信号お
よび色差信号を、ラインペア８７から求める。第３ライ
ン以降の組合せも同様である。

【００４７】さて、信号処理回路２３（図７）の入力端
子５１には、図６に示した第１フィールド第１ラインの
データが、図示しないクロック信号に同期してＧ₁₁，Ｒ
₁₁，Ｇ₁₁，Ｂ₁₁，……の順で入力され、続いて第２フィ
ールド第１ラインのデータがＧ₂₁，Ｒ₂₁，Ｇ₂₁，Ｂ₂₁，
……の順で入力される。ここで、４つのデータＧ₁₁，Ｒ
₁₁，Ｇ₂₁，Ｂ₂₁からなるデータセット８８に注目する
と、これらのデータは、１ライン遅延バッファ５２、お
よび第１、第２の１画素遅延バッファ５４、５３により
位相を揃えられ、マトリックス回路５５の入力端子Ｉ₁
〜Ｉ₄に同時に入力される。マトリックス回路５５で
は、これらのデータに対し、以下のような演算が行われ
る。

【００４８】一般に、原色信号（Ｒ、Ｇ、Ｂ）と輝度信
号Ｙとの関係は次の（１）式で与えられる。

【００４９】Ｙ＝０．３Ｒ＋０．５９Ｇ＋０．１１Ｂ ……（１）データセット８８は、これを変形した次の（２）式に代
入される。

【００５０】Ｙ＝０．３（Ｒ−Ｇ）＋０．１１（Ｂ−Ｇ）＋Ｇ ……（２）これにより次の（３）式を得る。

【００５１】Ｙ_L＝０．３（Ｒ₁₁−Ｇ₁₁）＋０．１１（Ｂ₂₁−Ｇ₂₁）＋Ｇ₁₁……（３）一方、各受光センサの平均値は次の（４）式で与えられ
る。

【００５２】Ｙ_H＝（Ｇ₁₁＋Ｒ₁₁＋Ｇ₂₁＋Ｂ₂₁）／４ ……（４）また、一般に原色信号（Ｒ，Ｇ，Ｂ）と色差信号Ｒ−Ｙ
との関係は次の（５）式で与えられる。

【００５３】Ｒ−Ｙ＝０．７Ｒ−０．５９Ｇ−０．１１Ｂ ……（５）データセット８８は、これを変形した次の（６）式に代
入される。

【００５４】Ｒ−Ｙ＝０．７（Ｒ−Ｇ）−０．１１（Ｂ−Ｇ） ……（６）これにより次の（７）式を得る。

【００５５】（Ｒ−Ｙ）_H＝０．７（Ｒ₁₁−Ｇ₁₁）−０．１１（Ｂ₂₁−Ｇ₂₁）……（７）また、一般に、原色信号（Ｒ、Ｇ、Ｂ）と色差信号Ｂ−
Ｙとの関係は、次の（８）式で与えられる。

【００５６】Ｂ−Ｙ＝−０．３Ｒ−０．５９Ｇ＋０．８９Ｂ ……（８）データセット８８は、これを変形した次の（９）式に代
入される。

【００５７】Ｂ−Ｙ＝−０．３（Ｒ−Ｇ）＋０．８９（Ｂ−Ｇ） ……（９）これにより次の（１０）式を得る。

【００５８】（Ｂ−Ｙ）_H＝−０．３（Ｒ₁₁−Ｇ₁₁）＋０．８９（Ｂ₂₁−Ｇ₂₁）…（１０）このようにして求められた信号Ｙ_L，Ｙ_H及び信号（Ｒ
−Ｙ）_H、（Ｂ−Ｙ）_Hは、それぞれマトリックス回路
５５の第１〜第４の出力端子Ｏ₁〜Ｏ₄から出力され
る。

【００５９】このうち信号Ｙ_L、Ｙ_Hは減算器５７に入
力され、図８（Ａ）に示すような周波数特性の信号とし
て出力される。さらに、この信号はローパスフィルタ５
８により高域をカットされて図８（Ｂ）に示すような周
波数特性となり、加算器５９に入力される。この信号
は、加算器５９で、マトリックス回路５５の第２の出力
端子Ｏ₂からの輝度信号Ｙ_Hと加算される。これによ
り、Ｙ_H信号の低域部が相殺されて、図８（Ｃ）に示す
ように、Ｙ_Lの低域部とＹ_Hの高域部が合成され、図８
（Ｄ）に示すような周波数特性を有する輝度信号Ｙとし
て第１の切換器６１に入力される。

【００６０】以上のような演算処理が、図６における次
のデータセット８９についても行われ、求められた輝度
信号Ｙが第１の切換器６１に入力される。以下同様にし
て、ラインペア８４の水平方向にデータセットが順次選
択され処理が行われる。

【００６１】図６のラインペア８４に対応する水平走査
期間中、第１の切換器６１の共通接点ｃは接点ａの側に
切り換えられている。これにより、ラインペア８４から
生成された第１フィールドの第１ラインに相当する輝度
信号が第１フィールド用ビデオメモリ６７に格納される
こととなる。

【００６２】同様に、第２フィールドの第１ラインに相
当する輝度信号がラインペア８５から求められ、第１の
切換器６１に入力されるが、この水平走査期間中は第１
の切換器６１の共通接点ｃは接点ｂの側に切り換えられ
ており、第２フィールドの第１ラインに相当する輝度信
号は、第２フィールド用ビデオメモリ６８に格納され
る。

【００６３】こうして、図９に示すように、第１フィー
ルド用ビデオメモリ６７および第２フィールド用ビデオ
メモリ６８には、それぞれ第１フィールド、第２フィー
ルドのラインデータが１フレーム分格納されることとな
る。

【００６４】一方、マトリックス回路５５の第３、第４
の出力端子Ｏ₃，Ｏ₄から出力された（Ｒ−Ｙ）_H信号
および（Ｂ−Ｙ）_H信号は、それぞれ、ローパスフィル
タ６２および６３により高域をカットされ、色差信号Ｒ
−ＹおよびＢ−Ｙ信号として第２および第３の切換器６
４，６５に入力される。

【００６５】このうち第２の切換器６４は、輝度信号Ｙ
の場合と同様、第１フィールドと第２フィールドが１ラ
インずつ交互に配列した状態の色差信号Ｒ−Ｙを切り分
けて、第１フィールドの色差信号をビデオメモリ７１
に、第２フィールドの色差信号をビデオメモリ７２に格
納する。これにより、図１０に示すように、ビデオメモ
リ７１，７２にはそれぞれ第１フィールド、第２フィー
ルドの色差信号Ｒ−Ｙが１フレーム分格納されることと
なる。

【００６６】同様に、第３の切換器６５は、第１フィー
ルドと第２フィールドが１ラインずつ交互に配列した状
態の色差信号Ｂ−Ｙを切り分けて、第１フィールドの色
差信号をビデオメモリ７３に、第２フィールドの色差信
号をビデオメモリ７４に格納する。

【００６７】これにより、図１１に示すように、ビデオ
メモリ７３、７４にはそれぞれ第１フィールド、第２フ
ィールドの色差信号Ｂ−Ｙが１フレーム分格納されるこ
ととなる。

【００６８】このようにしてビデオメモリ６７、６８に
格納された輝度信号Ｙ、ビデオメモリ７１、７２に格納
された色差信号Ｒ−Ｙ、およびビデオメモリ７３、７４
に格納された色差信号Ｂ−Ｙは、ＣＰＵ２６の制御によ
り、それぞれメモリパス制御回路７５〜７７および出力
端子８１〜８３を介して読み出され、図９〜図１１に示
した配列のままメモリカード２５（図１）の所定領域に
記録される。

【００６９】このようにして記録の行われたメモリカー
ド２５を図示しない再生装置にセットして所定の操作を
行うと、再生装置は通常のインタライン方式の走査によ
りメモリカード２５に記録された輝度信号と色差信号を
同時に読み出し、ＣＣＤ１１（図１）から得られた被写
体の画像がディスプレイ画面上に表示されることとな
る。この再生画像にはブレが全く存在しない。

【００７０】なお、以上の説明において、マトリックス
回路５５（図７）の第１および第３の入力端子Ｉ₁，Ｉ
₃には、１水平期間中常にそれぞれ原色信号Ｇ₁₁，Ｇ₂₁
が与えられているが、第２および第４の入力端子Ｉ₂，
Ｉ₄には、１水平期間内で次に示すようにＲ，Ｂが交互
に与えられることとなる。

【００７１】Ｉ₂ ：Ｒ₁₁，Ｂ₁₁，Ｒ₁₁，Ｂ₁₁，
Ｒ₁₁，…… Ｉ₄ ：Ｂ₂₁，Ｒ₂₁，Ｂ₂₁，Ｒ₂₁，Ｂ₂₁，…… このため、マトリックス回路５５内部には入力クロック
に同期して動作する切換回路を設け、入力端子Ｉ₂，Ｉ
₄から入力される信号を交互に切り分けながら図示しな
い演算回路に入力するようになっている。これにより演
算回路は（３），（４），（７），（１０）式の演算
を、データの入換えを行うことなく正確に実行すること
ができる。

【００７２】

【発明の効果】以上説明したように本発明によれば、固
体撮像素子から１フレーム分の画像信号を同時に読み出
して第１フィールドと第２フィールド間の時間差を無く
すと共に、読み出した信号列を後段の処理回路で第１フ
ィールドと第２フィールドの信号列に切り分けて、イン
タレース方式に適合する配列の信号列に変換することと
したので、従来、固体撮像素子内に設けられていたイン
タレース配列への変換回路が不要となる。従って、固体
撮像素子の構造が簡単になると共にチップを小さくする
ことができ、大幅なコストダウンを図ることができると
いう効果がある。また、本発明では、固体撮像素子の各
受光センサに蓄積された不要電荷を排出部に同時に排出
することとしたので、処理を高速化することができると
いう効果もある。

【図面の簡単な説明】

【図１】本発明の一実施例における固体撮像装置を応用
したデジタル電子スチルカメラを示すブロック図であ
る。

【図２】図１のデジタル電子スチルカメラにおけるＣＣ
Ｄの構成を示す構成図である。

【図３】ＣＣＤの構造を詳細に示す断面図及び各部に対
応したポテンシャル図である。

【図４】ＣＣＤの構造を詳細に示す平面図及び各部に対
応したポテンシャル図である。

【図５】ＣＣＤの動作を説明するためのタイミング図で
ある。

【図６】ＣＣＤから出力される原色信号の配列を示す説
明図である。

【図７】図１のデジタル電子スチルカメラにおける信号
処理回路を詳細に示すブロック図である。

【図８】図７の信号処理回路における各種信号の特性を
示す特性図である。

【図９】図１のデジタル電子スチルカメラにおけるバッ
ファメモリ内の輝度信号Ｙ用のビデオメモリの内容を示
す説明図である。

【図１０】このバッファメモリ内の色差信号Ｒ−Ｙ用の
ビデオメモリの内容を示す説明図である。

【図１１】このバッファメモリ内の色差信号Ｂ−Ｙ用の
ビデオメモリの内容を示す説明図である。

【符号の説明】

１１ＣＣＤ１２撮影レンズ１５ＣＣＤドライバ１９Ａ／Ｄ変換器２３信号処理回路２４バッファメモリ２５メモリカード２６ＣＰＵ３１第１フィールド用受光センサ３２第２フィールド用受光センサ３３垂直転送部３４信号読出ゲート３５水平転送部５２１ライン遅延バッファ５３第２の１画素遅延バッファ５４第１の１画素遅延バッファ５５マトリックス回路６１第１の切換器６４第２の切換器６５第３の切換器６７第１フィールド用ビデオメモリ（輝度信号Ｙ用）６８第２フィールド用ビデオメモリ（輝度信号Ｙ用）７１第１フィールド用ビデオメモリ（色差信号Ｒ−Ｙ
用）７２第２フィールド用ビデオメモリ（色差信号Ｒ−Ｙ
用）７３第１フィールド用ビデオメモリ（色差信号Ｂ−Ｙ
用）７４第２フィールド用ビデオメモリ（色差信号Ｂ−Ｙ
用）

Claims

【特許請求の範囲】【請求項１】１フレーム画面の画素数に対応した数の信
号電荷を蓄積するためにマトリクス配置された複数の受
光センサと、各受光センサに蓄積された電荷を同時に排
出させるための排出手段と、１フレーム画素分の信号電
荷を蓄積し垂直方向に転送する垂直転送部と、各受光セ
ンサに蓄積された信号電荷を垂直転送部に同時に読み出
す読出ゲートと、垂直転送部から転送された信号電荷を
水平方向に転送する水平転送部と、水平転送部から転送
された信号電荷をデジタル信号に変換するアナログデジ
タル変換器と、このアナログデジタル変換器により変換
されたデジタル信号列を並び替える並び替え手段と、を
具備することを特徴とする固体撮像装置。