JPH053598B2 - - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は音程制御装置に関し、特にオーデイオ
信号の周波数を所望に変化させることによつて原
音と再生音との間の音程を制御する音程制御装置
に関するものである。

背景技術 オーデイオ信号をサンプリングしてデイジタル
化しこれを順次RAM（ランダムアクセスメモリ）
等の記憶手段に書込み、この書込まれたデータを
読出す周期を指令に応じて変化させることによつ
て、読出したデータから得られる再生オーデイオ
信号の周波数を変化させて音程を制御する音程制
御装置が、本願出願人により提案されている。

第１図はかかる装置の概略ブロツク図であり、
図において、１はRAMの読出しアドレスに所定
の一定数値ＭまたはＮを加算する加算器、２は加
算器１の出力とRAMの書込みアドレスを比較す
る比較器、３は比較器２の出力であるクロスフエ
ードスタート信号により、クロスフエード制御信
号を作り出すクロスフエード制御回路、４は記憶
装置としてのRAM及びラツチであり、書込みア
ドレスと読出しアドレス入力を有しており、マル
チプレクサ５によつて選択された２つの読出しア
ドレスＲ及びR′（R′＝Ｒ＋ＭまたはＲ＋Ｎ：Ｍ、
Ｎは任意の整数）により各々のデータをラツチす
る。６はクロスフエーダでありRAM及びラツチ
４からの２つの読出しデータをクロスフエーダ制
御回路３の出力によつて行ない、出力信号を得
る。

かかる構成において、読出しアドレスはマルチ
プレクサ５を通してRAM４に入力され、そのア
ドレスＲに対応したデータをラツチする。一方、
読み出しアドレスは加算器１により一定数値Ｍま
たはＮが加算され、これがアドレスR′（R′＝Ｒ＋
ＭまたはＲ＋Ｎ）となつて、マルチプレクサ５を
通してRAM４に入力され、アドレスR′に対応し
たデータをラツチする。また、加算器１で得られ
た出力R´と書込みアドレスが同一となつたとき
に、ＨレベルまたはＬレベルのクロスフエード信
号を出力する。このことは書込みクロツクと読出
しクロツクの速度の違いによる不連続性の予知を
行なつている。以下、この事項について第２図、
第３図と共に詳述する。

ここで例えば、読出しクロツクの速度が書込み
クロツクの速度より速い場合には、第２図のよう
に読出しアドレスＲより前方にR′（R′＝Ｒ＋Ｍ）
を設け、これが書込みアドレスと同一になれば、
アドレスＲが書込みクロツクのアドレスＷに近づ
いていることになる。一方、逆に書込みクロツク
の速度の方が速い場合には、第３図のように、読
出しアドレスＲより後方に検知用アドレス
R′（R′＝Ｒ＋Ｍ）を設ければよく、R′が後方に位
置するということは、減算を意味するが、アドレ
スはRAM内で循環すると考えられるので、回路
的には例えば、RAMの最大アドレス容量からＭ
を減じた値（RAM容量−Ｍ）をＮとして加算す
ればよい。この両者の場合において、比較器２の
出力によつて、読出しアドレスと書込みアドレス
が近づいたことが検出できるので、その時点より
クロスフエーダをかけるクロスフエード制御信号
を作り出し、RAM１で得られたアドレスＲに対
応するデータと、検出用アドレスR′に対応する
データとによつてクロスフエードを行なう。

尚、第２図、第３図において、一定数値Ｍは同
じ値を用いているが、互いに異なる数値であつて
もよい。

第４図は第１図の具体的構成を示す実施例であ
り、まず基本クロツクを３つの分周器７１，７
２，７３に入力することにより書込みクロツク
Ｗ、制御クロツクＣ及び読出しクロツクＲを作
り、各クロツクはタイミング回路８に入力され
る。タイミング回路８では、書込みアドレス信号
と読出しアドレス信号の切換えや、２つのアドレ
ス信号Ｒ、R′の切換え、スイツチの制御などを
行なう信号を出力する。書込みクロツクＷにより
タイミング回路８から書込みカウンタ１０に供給
し書込みアドレスを作り、読出しクロツクにより
タイミング回路８から読出しカウンタ１１に供給
して読み出しアドレスＲを作る。読出しアドレス
Ｒはマルチプレクサ５に直接入力されると共に加
算器１を通して検出アドレスR′を得、これをマ
ルチプレクサ５に入力する。書き込みカウンタ１
０とマルチプレクサ５の各出力はマルチプレクサ
９に入力され、また′書込みカウンタ１０と加算
器１の各出力は比較器２により比較される。各マ
ルチプレクサ５，９はタイミング回路８からの制
御クロツクＣによつて切換制御される。

一方、入力信号はＡ／Ｄ変換器１２によりデジ
タル変換され、３ステートバツフア１３を通して
RAM４に供給される。RAM４のデータは読出
しアドレスＲと検出アドレスR′用の２系統の伝
送ラインに供給される。つまり、ラツチ１４Ｒ，
１４R′、Ｄ／Ａラツチ１５Ｒ，１５R′及びＤ／
Ａ変換器１６Ｒ，１６R′によつて各アドレスに
対応したアナログデータが得られ、これをクロス
フエード回路に入力する。

かかる構成において、第５図ａ乃至ｇに示すタ
イミングチヤートと共にその動作を説明する。

マルチプレツクサ９は第５図ａのタイミングで
書込みアドレスＷと読出しアドレスＲまたは
R′とのRAM４への切換えを行なつており、この
タイミングでタイミング回路８からの制御信号に
よりRAM４の書込み動作または読出し動作を行
なう。またラツチ１４Ｒは第５図−ｂ−の立上り
のタイミングでRAM４からアドレスＲに対応す
るデータをラツチする。そしてマルチプレクサ５
はこのタイミングより少し遅れて第５図ｃのタイ
ミングでアドレスＲからR′へと読出しアドレス
を切換え、更に、これより少し遅れてマルチプレ
クサ５がアドレスR′に切換つた後、第５図ｄの
タイミングでアドレスR′に対応するRAM４のデ
ータをラツチ１４R′がこれをラツチする。そし
て、各ラツチ１４Ｒ，１４R′でラツチされたデ
ータは第５図ｇの立上りのタイミングでＤ／Ａラ
ツチ１５Ｒ，１５R′にそれぞれラツチされ、
Ｄ／Ａ変換器１６Ｒ，１６R′によりアナログデ
ータに変換され、クロスフエード回路６に入力さ
れる。

一方、マルチプレクサ９が第５図ａの書込みＷ
側に切替わつたら、RAM４に対して第５図ｅの
タイミングでＡ／Ｄ変換器１２からデジタル入力
信号がRAM４に書込みアドレスＷに対応する個
所に書き込まれる。従つて、RAM４のアドレス
は第５図ｆに示すような順になる。

そして、書込みカウンタ１０と加算器１に出力
である検知アドレスR′とを比較し、一致したら、
クロスフエード制御回路に出力し、この出力を６
に入力してアドレスＲとR′に対したRAMのデー
タをクロスフエードして出力する。

かかるクロスフエードの様子が第６図に示され
ており、読出しアドレスＲが書込みアドレスＷよ
りも大なる周波数を有する場合の例である。時刻
ｔ＝t1〜t3の間がクロスフエード状態であり、ｔ
＝t3以降新データ（R′）となつていることが判
る。

この場合、RAM４の記憶容量が小であれば、
読出しアドレスが書込みアドレスを追い越す（ま
たは書込みアドレスが読出しアドレスを追い越
す）頻度が大となつて、クロスフエードが行なわ
れる頻度がそれだけ大となるから、このときのデ
ータの継ぎ目におけるノイズ発生が多くなる欠点
がある。そこで、RAMの容量を大とすれば、古
いデータと新しいデータとの時間差が大きくなつ
てテンポの早い音楽信号等ではリズムをとりにく
くなるという欠点がある。

発明の概要 本発明の目的は、メモリ容量を制御自在とする
ことにより音楽信号等の音質を改善するようにし
た音程制御装置を提供することである。

本発明による音程制御装置は、アナログオーデ
イオ信号をデイジタル信号に変換して記憶装置に
このデイジタル信号を書込み、この書込み速度に
対して記憶装置からデイジタル信号を読出すため
の読出速度を変化させることによつてアナログオ
ーデイオ信号の音程を制御自在としてなる音程制
御装置を対象とし、その特徴とするところは、記
憶装置として、互いに記憶容量の異なる複数の記
憶装置を用い、この複数の記憶装置を外部指令に
応答して択一的に使用可能としたことにある。

実施例 以下、図面を用いて本発明の実施例を説明する
に、第７図は本発明の実施例のブロツク図であ
り、第１図と同等部分は同一符号により示す。

図において、デイジタル化された入力信号は
RAM４ａまたは４ｂに書込まれる。このRAM
４ａ，４ｂの切替えは入力アナログ信号（音楽信
号）の種類により切替えられるもので、外部から
の切替信号によつて制御されるようになつてい
る。RAM４ａまたは４ｂからの読み出しデータ
はクロスフエーダ６へ入力されてクロスフエーダ
がなされる。他の構成は第１図と同等であり、ま
た具体例も第４図におけるRAM４を複数とする
以外は第４図の例と同様である。

いま、RAMのメモリ容量を2K（2048）ワード
とし、サンプリング周波数を20KHzとすれば、
RAMへ書込みを行う前の古いデータは、（１／
20KHz）×2048秒すなわち約0.1秒前のデータとな
る。メモリ容量を更に増大させれば、この時間差
は前述した如くそれだけ更に増しクロスフエード
時に信号のつながりが悪くなつてしまうことにな
る。しかし、楽器音等の連続的な信号ではかかる
クロスフエード時の信号のつながりの劣化はあま
り問題とならない。逆に、メモリ容量を減少させ
ると、クロスフエードの頻度は増大してノイズが
多くなるが、信号のつながりは良好となる現象が
ある。

そこで、第７図に示した様に、RAMのメモリ
容量を外部より選択自在に構成して、入力信号の
種類に適したメモリ容量を選ぶことにより、ピツ
チ変換すなわち音程変換後の音質の改善すること
ができることになる。

上記実施例では、クロスフエードをアナログ信
号にて行つているが、第８図に示す如くデイジタ
ル信号の段階で行つても良い。すなわち、読出し
データＲ、R′を乗算器８１，８２にて夫々所定
の係数Ａ、Ｂと乗算し、この乗算結果を加算器８
３にて加算する。この加算出力がＤ／Ａ変換器８
４でアナログ化されてオーデイオ信号となるので
ある。

係数Ａ、Ｂは予めROM等のメモリ８５に夫々
格納しておき、クロスフエード制御信号に応答し
てアドレスカウンタ８６をカウント開始させ、こ
のカウント値によつてメモリ８５から係数Ａ、Ｂ
を順次読出していくようにする。このとき、係数
Ａは順次小となるようにし、また係数Ｂは順次大
となるように設定しておけば第６図に示したクロ
スフエードが可能となるものである。

尚、上記においては、RAMのメモリ容量の選
択を２種類としたが、３種類以上であつても良い
ことは明白である。

発明の効果 叙上の如く、本発明によれば、RAMの容量を
選択自在に構成したので、音程変換後も入力信号
ソースに適応した良好な音質を得ることができる
という効果がある。

【図面の簡単な説明】

第１図は本願出願人により提案中の音程制御装
置のブロツク図、第２図及び第３図は第１図の動
作を説明するためのRAM上における読み出しア
ドレスと書込みアドレスの位置対応を示す図、第
４図は第１図のブロツクの具体例を示す図、第５
図及び第６図は第４図の動作を説明するための
図、第７図は本発明の実施例のブロツク図、第８
図は本発明の他の実施例の一部ブロツク図であ
る。 主要部分の符号の説明、１……加算器、２……
比較器、３……クロスフエード制御回路、４……
RAM及びラツチ、５……マルチプレクサ、６…
…クロスフエーダ。

Claims (1)

【特許請求の範囲】
1. １ アナログオーデイオ信号をデイジタル信号に
   変換して記憶装置に前記デイジタル信号を書込
   み、この書込み速度に対して前記記憶装置からデ
   イジタル信号を読出すための読出速度を変化させ
   ることによつて前記アナログオーデイオ信号の音
   程を制御自在としてなる音程制御装置であつて、
   前記記憶装置として、互いに記憶容量の異なる複
   数の記憶装置を用い、この複数の記憶装置を外部
   指令に応答して択一的に使用可能としてなること
   を特徴とする音程制御装置。