JPH0536655A - Method for working compound semiconductor - Google Patents
Method for working compound semiconductorInfo
- Publication number
- JPH0536655A JPH0536655A JP18656691A JP18656691A JPH0536655A JP H0536655 A JPH0536655 A JP H0536655A JP 18656691 A JP18656691 A JP 18656691A JP 18656691 A JP18656691 A JP 18656691A JP H0536655 A JPH0536655 A JP H0536655A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- layer
- gas
- semiconductor substrate
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 150000001875 compounds Chemical class 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 6
- 238000012545 processing Methods 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 5
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 claims description 5
- 229910052753 mercury Inorganic materials 0.000 claims description 5
- 229910052736 halogen Inorganic materials 0.000 claims description 2
- 150000002366 halogen compounds Chemical class 0.000 claims description 2
- 150000002367 halogens Chemical class 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 238000003672 processing method Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 14
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 abstract description 7
- 238000004544 sputter deposition Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 13
- 239000012535 impurity Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000004320 controlled atmosphere Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 102000006391 Ion Pumps Human genes 0.000 description 1
- 108010083687 Ion Pumps Proteins 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、化合物半導体の内部に
パターン有する構造を形成する方法、特に、ＩＩＩ−Ｖ
族化合物半導体基板を空気にさらすことなく真空容器の
中でパターンを形成し、必要に応じてその後、薄層の結
晶成長を行う埋め込み構造の形成方法に関する。FIELD OF THE INVENTION The present invention relates to a method of forming a structure having a pattern inside a compound semiconductor, and more particularly to III-V.
The present invention relates to a method for forming a buried structure in which a group compound semiconductor substrate is subjected to pattern formation in a vacuum container without being exposed to air, and then, if necessary, crystal growth of a thin layer is performed.
【０００２】[0002]
【従来の技術】従来、化合物半導体を用いた素子は、結
晶成長及びエッチングを数回繰り返し、場合によっては
不純物を拡散させるなどの工程を経て製造されている。2. Description of the Related Art Conventionally, a device using a compound semiconductor is manufactured by repeating crystal growth and etching several times, and in some cases diffusing impurities.
【０００３】例えば、埋め込み型半導体レーザを形成す
るには次のような工程がとられる。すなわち、第１番目
に、ＩｎＰ基板に液層エピタキシャル法などにより、Ｉ
ｎＰバッファー層，ＩｎＰクラッド層，ＩｎＧａＡｓＰ
活性層，ＩｎＰクラッド層及びＩｎＰキャップ層を必要
な不純物の添加を同時に行いながら成長させる。For example, the following steps are taken to form an embedded semiconductor laser. That is, firstly, by using the liquid layer epitaxial method or the like on the InP substrate, I
nP buffer layer, InP clad layer, InGaAsP
The active layer, the InP clad layer and the InP cap layer are grown while simultaneously adding necessary impurities.
【０００４】第２番目に各層を成長させた半導体表面に
ＳｉＯ2等の保護膜を形成し、その表面にレジストを塗
布する。次にレーザのストライプに相当するパターンを
露光，現像してレジストにパターンを形成する。Secondly, a protective film such as SiO 2 is formed on the surface of the semiconductor on which each layer is grown, and a resist is applied to the surface. Next, a pattern corresponding to a laser stripe is exposed and developed to form a pattern on the resist.
【０００５】第３番目に、弗化水素酸（ＨＦ）にこの半
導体を接触させたレジストパターンの露出している部分
のＳｉＯ2膜を除去する。その後有機溶剤などによりレ
ジストパターンを除去する。Third, the SiO 2 film on the exposed portion of the resist pattern in which this semiconductor is brought into contact with hydrofluoric acid (HF) is removed. After that, the resist pattern is removed with an organic solvent or the like.
【０００６】第４番目に、硫酸等を含むエッチング液
（保護膜をエッチングしない）に半導体を接触させ、エ
ピタキシャル層のＩｎＰバッファー層に至る深さまでエ
ッチングする。Fourth, the semiconductor is brought into contact with an etching solution containing sulfuric acid or the like (not etching the protective film), and etching is performed to a depth reaching the InP buffer layer of the epitaxial layer.
【０００７】第５番目に、液層エピタキシャル法などに
より、ＩｎＰ層を成長しエッチングした部分を埋め込
む。Fifth, the InP layer is grown by a liquid layer epitaxial method or the like to fill the etched portion.
【０００８】第６番目に、表面に残っている保護膜を除
去することにより埋め込み型半導体レーザを形成してい
る。Sixth, a buried semiconductor laser is formed by removing the protective film remaining on the surface.
【０００９】[0009]
【発明が解決しようとする課題】しかしながら、従来の
半導体構造の形成方法は、多くの工程を必要とし、その
結果製造に長時間要するという問題点がある。However, the conventional method for forming a semiconductor structure has a problem in that many steps are required and, as a result, it takes a long time to manufacture.
【００１０】また、溶液を用いたエッチングでパターン
を形成するときは、半導体表面を大気に曝さなくてはな
らず、表面が大気に汚染されるという問題点がある。Further, when a pattern is formed by etching using a solution, the semiconductor surface must be exposed to the atmosphere, and there is a problem that the surface is polluted by the atmosphere.
【００１１】本発明の目的は、パターンの形成とその後
の結晶成長を真空容器内で連続して行う半導体構造の形
成方法を提供することにある。An object of the present invention is to provide a method for forming a semiconductor structure in which pattern formation and subsequent crystal growth are continuously performed in a vacuum chamber.
【００１２】[0012]
【課題を解決するための手段】上記目的を達成するた
め、本発明による化合物半導体の加工方法においては、
化合物半導体基板の表面にマスク層として、アルミニウ
ムを含む層を単原子ないし数原子層エピタキシャル成長
させる第１の工程と、前記マスク層を集束イオンビーム
を用いてパターン形成する第２の工程と、前記化合物半
導体基板の表面に第１のガスを接触させ、同時に光を照
射して半導体基板をエッチングする第３の工程と、前記
化合物半導体基板の表面に第２のガスを接触させてマス
ク層をエッチングする第４の工程とを含み、第１から第
４の工程は、それぞれ１×１０-5Ｔｏｒｒ以下の真空容
器内でそれぞれ連続して行うものである。In order to achieve the above object, in the method for processing a compound semiconductor according to the present invention,
A first step of epitaxially growing a layer containing aluminum as a mask layer on a surface of a compound semiconductor substrate, the layer containing aluminum being a monoatomic or several atomic layer; a second step of patterning the mask layer using a focused ion beam; A third step of contacting the first gas with the surface of the semiconductor substrate and simultaneously irradiating it with light to etch the semiconductor substrate; and a step of contacting the second gas with the surface of the compound semiconductor substrate to etch the mask layer. Including the fourth step, the first to fourth steps are each continuously performed in a vacuum container of 1 × 10 −5 Torr or less.
【００１３】また、化合物半導体基板としてＩｎＰ，Ｉ
ｎＧａＡｓを用い、マスク層としてＩｎＧａＡｌＡｓ，
ＩｎＡｌＡｓを用いるものである。Further, as a compound semiconductor substrate, InP, I
nGaAs is used, InGaAlAs as a mask layer,
InAlAs is used.
【００１４】また、前記第１ガスとして、ＣＨ3Ｂｒあ
るいはＣＦ3Ｂｒを用い、照射する光源として、水銀ラ
ンプを用いるものである。Further, CH 3 Br or CF 3 Br is used as the first gas, and a mercury lamp is used as a light source for irradiation.
【００１５】また、前記第２のガスは、ハロゲン，ハロ
ゲン化合物及びこれらのラジカルのうち少なくとも一つ
を含むガスである。The second gas is a gas containing at least one of halogen, a halogen compound and radicals thereof.
【００１６】[0016]
【作用】化合物半導体は、真空容器中で処理されるた
め、制御された雰囲気での処理が可能となり、大気にさ
らされることがないため、表面汚染や不純物の取り込み
が防止される。Since the compound semiconductor is processed in a vacuum container, it can be processed in a controlled atmosphere and is not exposed to the atmosphere, so that surface contamination and incorporation of impurities are prevented.
【００１７】[0017]
【実施例】以下に図面を参照して本発明の実施例につい
て説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１８】まず、本発明の加工方法に用いられる装置
について簡単に説明する。First, the apparatus used in the processing method of the present invention will be briefly described.
【００１９】図２の装置は、この装置へのウェハーの出
し入れを行うための試料導入室２１、エピタキシャル成
長を行うためのＭＢＥ室、集束イオンビームガン２４１
を備えたパターン形成室２４、ガスを導入してエッチン
グを行うエッチング室２５を有している。The apparatus shown in FIG. 2 has a sample introduction chamber 21 for loading / unloading a wafer into / from the apparatus, an MBE chamber for epitaxial growth, and a focused ion beam gun 241.
There is a pattern forming chamber 24 provided with the above, and an etching chamber 25 for introducing gas to perform etching.
【００２０】これら試料導入室２１、ＭＢＥ室、パター
ン形成室２４、エッチング室２５は、それぞれ通路を介
して試料搬送室２６に接続されている。また、各室２
１，２２，２３及び２４にはそれぞれターボ分子ポン
プ，イオンポンプ等の真空ポンプ（図示せず）が設けら
れている。The sample introduction chamber 21, the MBE chamber, the pattern forming chamber 24, and the etching chamber 25 are connected to a sample transfer chamber 26 via passages. In addition, each room 2
1, 22, 23 and 24 are provided with vacuum pumps (not shown) such as turbo molecular pumps and ion pumps, respectively.
【００２１】これにより、装置内に導入したウェハーを
大気に曝すことなく、どの部屋にでもマグネットフィー
ドスルー２２ａ，２２ｂ及び２２ｃを用いて搬送するこ
とができる。Thus, the wafer introduced into the apparatus can be transferred to any room by using the magnet feedthroughs 22a, 22b and 22c without exposing the wafer to the atmosphere.
【００２２】エッチング室２５には、第１及び第２のガ
スを導入するガス導入部（図示せず）と、光を導入する
ための窓２５２が設けられている。また、窓２５２の外
側には光源，レンズ等よりなる光照射装置２５１が設置
されている。The etching chamber 25 is provided with a gas introduction part (not shown) for introducing the first and second gases and a window 252 for introducing light. Further, a light irradiation device 251 including a light source, a lens and the like is installed outside the window 252.
【００２３】以下、本発明のパターン形成方法に係わる
実施例を図１及び図２を参照して説明する。An embodiment of the pattern forming method of the present invention will be described below with reference to FIGS. 1 and 2.
【００２４】図において、まずＩｎＰ基板１１をＭＢＥ
室２３に搬入し、その表面上にガスソースＭＢＥを用い
てＩｎＰクラッド層１２を０．５μｍ，ＩｎＧａＡｓ活
性層１３を０．１μｍ成長する。In the figure, first, the InP substrate 11 is MBE
It is carried into the chamber 23, and the InP clad layer 12 and the InGaAs active layer 13 are grown to 0.5 μm and 0.1 μm on the surface of the chamber 23 using the gas source MBE.
【００２５】次にＩｎＡｌＡｓマスク層１４を１ｎｍ成
長させる（図１（ａ）参照）。このＩｎＡｌＡｓマスク
層１４がマスク層として働く。このウェハーをパターン
形成室２４に搬出し、図１（ｂ）に示すように、集束イ
オンビームでＩｎＡｌＡｓマスク層１４をスパッタし、
２００ｎｍ幅のグレーティング（ライン・アンド・スペ
ース）を形成する。このときの集束イオンビームの条件
は、加速電圧１０ＫＶ，ビーム径１０ｎｍ以下イオンド
ーズ〜１０12／ｃｍ2であった。Next, the InAlAs mask layer 14 is grown to a thickness of 1 nm (see FIG. 1A). This InAlAs mask layer 14 functions as a mask layer. This wafer is carried out to the pattern formation chamber 24, and the InAlAs mask layer 14 is sputtered with a focused ion beam as shown in FIG.
A 200 nm wide grating (line and space) is formed. The conditions of the focused ion beam at this time were an acceleration voltage of 10 KV and a beam diameter of 10 nm or less at an ion dose of 10 12 / cm 2 .
【００２６】次にこのウェハーをエッチング室２５に搬
送し、図１（ｃ）に示すように水銀ランプで光照射しな
がら、ＣＨ3Ｂｒガスを用いてＩｎＧａＡｓ活性層１３
をエッチングする。このときガス圧は３００Ｐａ，基板
温度８０℃，波長１８４．９ｎｍの水銀ランプをパワー
４ｍＷ／ｃｍ2で照射した。８分のエッチング時間で約
９０ｎｍの深さエッチングができた。このとき、ＩｎＡ
ｌＡｓマスク層１４は、まったくエッチングされず、集
束イオンビームで露出したＩｎＧａＡｓ活性層１３のみ
のエッチングが進行した。Next, this wafer is transferred to the etching chamber 25, and CH 3 Br gas is used to irradiate the InGaAs active layer 13 while irradiating light with a mercury lamp as shown in FIG.
To etch. At this time, a gas pressure was 300 Pa, a substrate temperature was 80 ° C., and a mercury lamp having a wavelength of 184.9 nm was irradiated with a power of 4 mW / cm 2 . With an etching time of 8 minutes, a depth of about 90 nm could be etched. At this time, InA
The 1As mask layer 14 was not etched at all, and only the InGaAs active layer 13 exposed by the focused ion beam was etched.
【００２７】さらにこのＩｎＡｌＡｓマスク層１４は、
図１（ｂ）に示したように塩素ガス中で完全に除去でき
た。続いてこの後ＩｎＰクラッド層１９，ＩｎＧａＡｓ
層１１０を再成長し、ＩｎＧａＡｓ活性層１３のメサ形
状を埋め込むことができた。このときの再成長界面は鏡
面であり、良好な結晶成長が実現できた（図１（ｅ）参
照）。Further, the InAlAs mask layer 14 is
As shown in FIG. 1B, it could be completely removed in chlorine gas. Then, after this, the InP clad layer 19 and InGaAs
The layer 110 was regrown to fill the mesa shape of the InGaAs active layer 13. The regrowth interface at this time was a mirror surface, and good crystal growth was realized (see FIG. 1 (e)).
【００２８】[0028]
【発明の効果】本発明によれば、化合物半導体表面にマ
スク層としてアルミニウムを含む層を単原子層ないし数
原子層エピタキシャル成長する第１の工程と、集束イオ
ンビームを用いてパターン形成する第２の工程と、光照
射下で第１のガスを照射してエッチングを行う第３の工
程と、第２のガスを照射してマスク層を除去する第４の
工程と、結晶成長を行う第５の工程との各々の工程とを
真空容器内で連続して行うことで、一連の基板加工プロ
セス及び結晶成長プロセスにおいて、化合物半導体を大
気に曝すことなく、制御された雰囲気下で行うことがで
き、化合物半導体の表面汚染、あるいは、界面での不純
物の取り込みを抑えることができる。According to the present invention, the first step of epitaxially growing a layer containing aluminum as a mask layer on a compound semiconductor surface as a mask layer by a monoatomic layer or several atomic layers, and the second step of forming a pattern by using a focused ion beam. Steps, a third step of irradiating with a first gas under light irradiation to perform etching, a fourth step of irradiating with a second gas to remove the mask layer, and a fifth step of performing crystal growth. By continuously performing each step and each step in a vacuum container, in a series of substrate processing process and crystal growth process, without exposing the compound semiconductor to the atmosphere, it can be performed in a controlled atmosphere, It is possible to suppress the surface contamination of the compound semiconductor or the incorporation of impurities at the interface.
【００２９】また、一つの装置内で化合物半導体基板を
大気に曝すことなく加工，成長ができるので半導体の表
面洗浄などの時間を省略することができる。さらにウェ
ットエッチングに比べ、工程数が少なく加工時間の短縮
を図ることができる。Further, since the compound semiconductor substrate can be processed and grown in one apparatus without exposing it to the atmosphere, the time for cleaning the surface of the semiconductor can be omitted. Further, compared with wet etching, the number of steps is small and the processing time can be shortened.
【図１】本発明のプロセス工程を表す図である。FIG. 1 is a diagram representing the process steps of the present invention.
【図２】本発明のプロセスで使用される真空システムの
概略図である。FIG. 2 is a schematic diagram of a vacuum system used in the process of the present invention.
１１ ＩｎＰ基板 １２ ＩｎＰクラッド層 １３ ＩｎＧａＡｓ活性層 １４ ＩｎＡｌＡｓマスク層 １５ 集束イオンビーム １６ ＣＨ3Ｂｒガス １７ 水銀ランプの照射光 １８ Ｃｌ2ガス １９ ＩｎＰクラッド層 ２１ 試料導入室 ２２ マグネットフィードスルー ２３ ＭＢＥ室 ２４ パターン形成室 ２５ エッチング室 １１０ ＩｎＧａＡｓコンタクト層 ２４１ 集束イオンビームガン ２５１ 光照射装置 ２５２ 光導入窓11 InP Substrate 12 InP Clad Layer 13 InGaAs Active Layer 14 InAlAs Mask Layer 15 Focused Ion Beam 16 CH 3 Br Gas 17 Mercury Lamp Irradiation Light 18 Cl 2 Gas 19 InP Clad Layer 21 Sample Introduction Chamber 22 Magnet Feed Through 23 MBE Chamber 24 Pattern forming chamber 25 Etching chamber 110 InGaAs contact layer 241 Focused ion beam gun 251 Light irradiation device 252 Light introduction window
Claims (4)
て、アルミニウムを含む層を単原子ないし数原子層エピ
タキシャル成長させる第１の工程と、 前記マスク層を集束イオンビームを用いてパターン形成
する第２の工程と、 前記化合物半導体基板の表面に第１のガスを接触させ、
同時に光を照射して半導体基板をエッチングする第３の
工程と、 前記化合物半導体基板の表面に第２のガスを接触させて
マスク層をエッチングする第４の工程とを含み、 第１から第４の工程は、それぞれ１×１０-5Ｔｏｒｒ以
下の真空容器内でそれぞれ連続して行うものであること
を特徴とする化合物半導体の加工方法。1. A first step of epitaxially growing a layer containing aluminum as a mask layer on a surface of a compound semiconductor substrate, the layer containing aluminum being a single atom or several atomic layers, and a second step of patterning the mask layer by using a focused ion beam. A step of bringing a first gas into contact with the surface of the compound semiconductor substrate,
The method further includes a third step of simultaneously irradiating light to etch the semiconductor substrate, and a fourth step of bringing the surface of the compound semiconductor substrate into contact with a second gas to etch the mask layer. The method of processing a compound semiconductor is characterized in that each of the steps is continuously performed in a vacuum container of 1 × 10 −5 Torr or less.
ａＡｓを用い、マスク層としてＩｎＧａＡｌＡｓ，Ｉｎ
ＡｌＡｓを用いることを特徴とする請求項１に記載の化
合物半導体の加工方法。2. InP, InG as a compound semiconductor substrate
InGaAlAs, In as a mask layer using aAs
The compound semiconductor processing method according to claim 1, wherein AlAs is used.
はＣＦ3Ｂｒを用い、照射する光源として、水銀ランプ
を用いることを特徴とする請求項１及び２に記載の化合
物半導体の加工方法。3. The method for processing a compound semiconductor according to claim 1, wherein CH 3 Br or CF 3 Br is used as the first gas, and a mercury lamp is used as a light source for irradiation.
化合物及びこれらのラジカルのうち少なくとも一つを含
むガスであることを特徴とする請求項１から３に記載の
化合物半導体の加工方法。4. The method for processing a compound semiconductor according to claim 1, wherein the second gas is a gas containing at least one of halogen, a halogen compound and radicals thereof.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18656691A JPH0536655A (en) | 1991-07-25 | 1991-07-25 | Method for working compound semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18656691A JPH0536655A (en) | 1991-07-25 | 1991-07-25 | Method for working compound semiconductor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536655A true JPH0536655A (en) | 1993-02-12 |
Family
ID=16190773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18656691A Pending JPH0536655A (en) | 1991-07-25 | 1991-07-25 | Method for working compound semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536655A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100833192B1 (en) * | 2005-12-07 | 2008-05-28 | 삼성전자주식회사 | Actuator block and actuator assembly having the same in hard disk drive |
| JP2012169540A (en) * | 2011-02-16 | 2012-09-06 | Furukawa Electric Co Ltd:The | Semiconductor element manufacturing method and semiconductor element |
-
1991
- 1991-07-25 JP JP18656691A patent/JPH0536655A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100833192B1 (en) * | 2005-12-07 | 2008-05-28 | 삼성전자주식회사 | Actuator block and actuator assembly having the same in hard disk drive |
| JP2012169540A (en) * | 2011-02-16 | 2012-09-06 | Furukawa Electric Co Ltd:The | Semiconductor element manufacturing method and semiconductor element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4994140A (en) | Method capable of forming a fine pattern without crystal defects | |
| JPH06232100A (en) | Method for removing surface impurities of III-V semiconductor device | |
| JPH0722142B2 (en) | Circuit manufacturing method | |
| JPS61117822A (en) | Equipment for manufacturing semiconductor device | |
| JPH04212411A (en) | Epitaxial growth method | |
| KR100500908B1 (en) | Uv/halogen treatment for dry oxide etching | |
| JPH0536655A (en) | Method for working compound semiconductor | |
| JP2717162B2 (en) | Method for forming structure of compound semiconductor | |
| JP2998336B2 (en) | Method for etching compound semiconductor and method for forming semiconductor structure | |
| JP2694625B2 (en) | Method for etching compound semiconductor substrate and method for manufacturing the same | |
| JP2717163B2 (en) | Method for forming structure of compound semiconductor | |
| JP2500443B2 (en) | Compound semiconductor dry etching method | |
| JP2717165B2 (en) | Method for forming structure of compound semiconductor | |
| US6204189B1 (en) | Fabrication of precision high quality facets on molecular beam epitaxy material | |
| JP2883918B2 (en) | Compound semiconductor pattern formation method | |
| JPH04213819A (en) | Etching method for compound semiconductor | |
| JP2714703B2 (en) | Selective epitaxial growth method | |
| JPH0536654A (en) | Method for forming pattern of compound semiconductor | |
| JP2611496B2 (en) | Surface treatment method | |
| JPH0476519B2 (en) | ||
| JP2683612B2 (en) | Method for forming structure of compound semiconductor | |
| JPH04239725A (en) | Structure forming method for compound semiconductor | |
| JP2826972B2 (en) | Method for forming ultrafine pattern of compound semiconductor | |
| JPH02288333A (en) | Method of forming pattern of compound semiconductor | |
| JP2976530B2 (en) | Dry etching method of III / V compound semiconductor |