JPH053668A - パルストランスの励振パルス発生方法 - Google Patents
パルストランスの励振パルス発生方法Info
- Publication number
- JPH053668A JPH053668A JP31088691A JP31088691A JPH053668A JP H053668 A JPH053668 A JP H053668A JP 31088691 A JP31088691 A JP 31088691A JP 31088691 A JP31088691 A JP 31088691A JP H053668 A JPH053668 A JP H053668A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- excitation
- input
- transformer
- excitation pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【目的】 ゲートパルスを増幅するパルストランスの正
側と負側の励磁電圧・時間積を略等しくできるパルスト
ランスの励振パルス発生方法を提供する。 【構成】 励振パルス（ｂ）を入力パルス（ａ）の立上
りｔ1に同期して発生させた後、入力パルスの立下り時
ｔ4に、この立下り時における励振パルスの高低レベル
と発生時における励振パルスの高低レベルの異同を判定
し、異なるレベルのときは入力パルスの立下りの次に現
われる励振パルスの立上り又は立下りに同期して当該励
振パルスを停止させ、判定結果が同一レベルのときは入
力パルス立下り時ｔ4に当該励振パルスを逆レベルに切
替え、該逆レベルのパルスを当該切替え前のレベルの励
振パルスの幅Ｔ4と略同一時間Ｔ5発生させた後停止させ
るようにする。 【効果】 励振パルスが入力パルスに同期されるととも
に、パルストランスの正側と負側の励磁電圧・時間積を
略同一にでき、パルストランスの飽和を防止できる。
側と負側の励磁電圧・時間積を略等しくできるパルスト
ランスの励振パルス発生方法を提供する。 【構成】 励振パルス（ｂ）を入力パルス（ａ）の立上
りｔ1に同期して発生させた後、入力パルスの立下り時
ｔ4に、この立下り時における励振パルスの高低レベル
と発生時における励振パルスの高低レベルの異同を判定
し、異なるレベルのときは入力パルスの立下りの次に現
われる励振パルスの立上り又は立下りに同期して当該励
振パルスを停止させ、判定結果が同一レベルのときは入
力パルス立下り時ｔ4に当該励振パルスを逆レベルに切
替え、該逆レベルのパルスを当該切替え前のレベルの励
振パルスの幅Ｔ4と略同一時間Ｔ5発生させた後停止させ
るようにする。 【効果】 励振パルスが入力パルスに同期されるととも
に、パルストランスの正側と負側の励磁電圧・時間積を
略同一にでき、パルストランスの飽和を防止できる。
Description
【０００１】
【産業上の利用分野】本発明は、パルストランスの励振
パルス発生方法に係り、特に広幅ゲートパルスにより点
弧制御されるサイリスタ変換装置のサイリスタを点弧制
御するに好適なパルストランスの励振パルス発生方法に
関する。
パルス発生方法に係り、特に広幅ゲートパルスにより点
弧制御されるサイリスタ変換装置のサイリスタを点弧制
御するに好適なパルストランスの励振パルス発生方法に
関する。
【０００２】
【従来の技術】サイリスタ変換装置はさまざまな分野に
適用されており、例えば、交流電動機の速度制御を行な
うものとして、第１図に示す構成のサイリスタ変換装置
が知られている。図５に示すように、交流電源１から供
給される交流電力を、順変換器２によって直流変換し、
この直流電力を平滑用リアクトル３を介して逆変換器４
に供給し、逆変換器４によって所望の周波数及び電圧を
有する交流電力に変換し、これによって逆変換器４の出
力端に接続された電動機５の速度を制御するものであ
る。この順変換器２及び逆変換器４はいずれもサイリス
タを用いて形成され、それぞれパルス増幅器１４，１６
を介し、速度制御回路１２から出力される目標速度に応
じた信号に基づいて、ゲート位相制御回路１３，１５に
よって形成される点弧信号によって制御されるようにな
っている。
適用されており、例えば、交流電動機の速度制御を行な
うものとして、第１図に示す構成のサイリスタ変換装置
が知られている。図５に示すように、交流電源１から供
給される交流電力を、順変換器２によって直流変換し、
この直流電力を平滑用リアクトル３を介して逆変換器４
に供給し、逆変換器４によって所望の周波数及び電圧を
有する交流電力に変換し、これによって逆変換器４の出
力端に接続された電動機５の速度を制御するものであ
る。この順変換器２及び逆変換器４はいずれもサイリス
タを用いて形成され、それぞれパルス増幅器１４，１６
を介し、速度制御回路１２から出力される目標速度に応
じた信号に基づいて、ゲート位相制御回路１３，１５に
よって形成される点弧信号によって制御されるようにな
っている。
【０００３】図５示例の逆変換器４は３相ブリッジ方式
のものであり、各アーム６〜１１は、サイリスタ素子１
個当りの電流容量の制限と、素子の破損を考慮して、一
般に、複数のサイリスタが並列接続されたものとなって
いる。これにより、所望の電流容量を満足させるととも
に、いくつかのサイリスタ素子が破損しても、支障なく
運転を継続できるようにして、信頼性を高めている。
のものであり、各アーム６〜１１は、サイリスタ素子１
個当りの電流容量の制限と、素子の破損を考慮して、一
般に、複数のサイリスタが並列接続されたものとなって
いる。これにより、所望の電流容量を満足させるととも
に、いくつかのサイリスタ素子が破損しても、支障なく
運転を継続できるようにして、信頼性を高めている。
【０００４】したがって、サイリスタ素子の点弧制御回
路のうち、サイリスタ素子のゲートに直接接続される広
幅ゲートパルス増幅器（以下ＷＧＰ増幅器と称する）１
６を、各サイリスタ素子ごとに設け、切離し運転に対応
できるようにしている。例えば、図５に示すように、ア
ーム７の各サイリスタ素子７ａ〜７ｎに対応させて、Ｗ
ＧＰ増幅器１６ａ〜１６ｎが設けられている。同様に他
のアーム６，８〜１１の各サイリスタ素子にも、対応さ
せてＷＧＰ増幅器が設けられているが、図を簡単化する
ために省略されている。
路のうち、サイリスタ素子のゲートに直接接続される広
幅ゲートパルス増幅器（以下ＷＧＰ増幅器と称する）１
６を、各サイリスタ素子ごとに設け、切離し運転に対応
できるようにしている。例えば、図５に示すように、ア
ーム７の各サイリスタ素子７ａ〜７ｎに対応させて、Ｗ
ＧＰ増幅器１６ａ〜１６ｎが設けられている。同様に他
のアーム６，８〜１１の各サイリスタ素子にも、対応さ
せてＷＧＰ増幅器が設けられているが、図を簡単化する
ために省略されている。
【０００５】上記したような各サイリスタごとに設けら
れるＷＧＰ増幅器は、同一に形成されており、その一例
として、ＷＧＰ増幅器１６ａを図６に示す。
れるＷＧＰ増幅器は、同一に形成されており、その一例
として、ＷＧＰ増幅器１６ａを図６に示す。
【０００６】図６に示すように、信号入力端２０を介し
て、ゲート位相制御回路１５から図７（ａ）に示す広幅
ゲートパルスが、ＡＮＤ回路２３Ｐ，２３Ｎの一方の入
力端に入力されている。発振器２１は図７（ｂ）に示す
ようなデューティ５０％のパルス（ｂ）を発生するもの
であり、このパルス（ｂ）は前記アンド回路２３Ｐの他
の入力端に直接に、また反転回路２２によって反転させ
た図７（ｃ）に示すパルス（ｃ）がアンド回路２３Ｎの
他の入力端に、それぞれ入力されている。これらのＡＮ
Ｄ回路２３Ｐ，２３Ｎの出力は、増幅回路２４Ｐ，２４
Ｎのトランジスタのベースに入力されており、ＡＮＤ回
路２３Ｐ，２３Ｎの出力が“１”のときに、増幅回路２
４Ｐ，２４Ｎはオンするようになっている。この増幅回
路２４Ｐ，２４Ｎのエミッタは共通に接続され、さらに
電源２５と限流抵抗２６を介して、パルストランス２７
の１次巻線の中間タップに接続されている。この１次巻
線の両端は、それぞれ前記増幅回路２４Ｐ，２４Ｎのコ
レクタに接続されている。パルストランス２７の２次巻
線は整流回路２８と、ゲート抵抗２９を介して、サイリ
スタ７ａのゲートとカソード間に接続されている。
て、ゲート位相制御回路１５から図７（ａ）に示す広幅
ゲートパルスが、ＡＮＤ回路２３Ｐ，２３Ｎの一方の入
力端に入力されている。発振器２１は図７（ｂ）に示す
ようなデューティ５０％のパルス（ｂ）を発生するもの
であり、このパルス（ｂ）は前記アンド回路２３Ｐの他
の入力端に直接に、また反転回路２２によって反転させ
た図７（ｃ）に示すパルス（ｃ）がアンド回路２３Ｎの
他の入力端に、それぞれ入力されている。これらのＡＮ
Ｄ回路２３Ｐ，２３Ｎの出力は、増幅回路２４Ｐ，２４
Ｎのトランジスタのベースに入力されており、ＡＮＤ回
路２３Ｐ，２３Ｎの出力が“１”のときに、増幅回路２
４Ｐ，２４Ｎはオンするようになっている。この増幅回
路２４Ｐ，２４Ｎのエミッタは共通に接続され、さらに
電源２５と限流抵抗２６を介して、パルストランス２７
の１次巻線の中間タップに接続されている。この１次巻
線の両端は、それぞれ前記増幅回路２４Ｐ，２４Ｎのコ
レクタに接続されている。パルストランス２７の２次巻
線は整流回路２８と、ゲート抵抗２９を介して、サイリ
スタ７ａのゲートとカソード間に接続されている。
【０００７】このように構成されることから、入力され
る広幅ゲートパルス（ａ）と、発振器２１と反転回路２
２から出力されるパルス（ｂ）又は（ｃ）によって、増
幅回路２４Ｐ，２４Ｎが交互にオンオフされ、パルスト
ランス２７の出力は、図７（ｆ）に示すように、増幅さ
れた波形の信号となり、さらに整流回路２８によって整
流され、図７（ｇ）に示す波形の広幅ゲートパルスとな
ってサイリスタ７ａのゲートに印加される。
る広幅ゲートパルス（ａ）と、発振器２１と反転回路２
２から出力されるパルス（ｂ）又は（ｃ）によって、増
幅回路２４Ｐ，２４Ｎが交互にオンオフされ、パルスト
ランス２７の出力は、図７（ｆ）に示すように、増幅さ
れた波形の信号となり、さらに整流回路２８によって整
流され、図７（ｇ）に示す波形の広幅ゲートパルスとな
ってサイリスタ７ａのゲートに印加される。
【０００８】
【発明が解決しようとする課題】ところが、上述の従来
方式によれば、発振器２１の発振開始が、入力される広
幅ゲートパルス（ａ）に同期されていなかったこと、ま
た、広幅ゲートパルス（ａ）のパルス幅は必ずしも、発
振器２１により発生されるパルス（ｂ）の幅の偶数倍と
はならないことから、パルストランス２７が飽和されて
しまうことがあるという欠点があった。即ち、図７
（ａ）に示すタイミングに、幅Ｔ1の広幅ゲートパルス
（ａ）1が入力されたとすると、パルストランス２７の
励磁状態は、図７（ｆ）から判るように、正側と負側の
電圧・時間積に差が生ずる（図示の場合は正側が大）。
方式によれば、発振器２１の発振開始が、入力される広
幅ゲートパルス（ａ）に同期されていなかったこと、ま
た、広幅ゲートパルス（ａ）のパルス幅は必ずしも、発
振器２１により発生されるパルス（ｂ）の幅の偶数倍と
はならないことから、パルストランス２７が飽和されて
しまうことがあるという欠点があった。即ち、図７
（ａ）に示すタイミングに、幅Ｔ1の広幅ゲートパルス
（ａ）1が入力されたとすると、パルストランス２７の
励磁状態は、図７（ｆ）から判るように、正側と負側の
電圧・時間積に差が生ずる（図示の場合は正側が大）。
【０００９】このような励磁状態にあるパルストランス
２７に対し、次に入力される広幅ゲートパルス（ａ)2が
図７（ａ）に示すタイミングｔ3で入力されると、つま
り、正側を励磁するタイミングであると、パルストラン
ス２７が飽和して、同図（ｆ）に示すように時間ｔ4で
出力が出なくなってしまい、サイリスタ７ａのゲートに
印加されるパルス幅がＴ2となる。このパルス幅Ｔ2がサ
イリスタ７ａの許容最小ゲートパルス幅以下の場合に
は、素子内のゲート信号の拡がりが十分でないときに電
流が流されてしまうことになるので、サイリスタ７ａが
破損されてしまう虞れがある。
２７に対し、次に入力される広幅ゲートパルス（ａ)2が
図７（ａ）に示すタイミングｔ3で入力されると、つま
り、正側を励磁するタイミングであると、パルストラン
ス２７が飽和して、同図（ｆ）に示すように時間ｔ4で
出力が出なくなってしまい、サイリスタ７ａのゲートに
印加されるパルス幅がＴ2となる。このパルス幅Ｔ2がサ
イリスタ７ａの許容最小ゲートパルス幅以下の場合に
は、素子内のゲート信号の拡がりが十分でないときに電
流が流されてしまうことになるので、サイリスタ７ａが
破損されてしまう虞れがある。
【００１０】また、入力される広幅ゲートパルス（ａ）
のタイミング、又はそのパルス幅Ｔ1によっては、前記
ゲートに印加されるパルス幅Ｔ2が“零”になってしま
うことが考えられる。この場合には、時間ｔ5において
初めてサイリスタ７ａにゲートパルスが印加されること
になり、図５に示すような、複数のサイリスタ７ａ〜７
ｎは、それぞれのＷＧＰ増幅器１６ａ〜１６ｎによっ
て、異なるタイミングで点弧されてしまうことになる。
これによって、先に点弧されたサイリスタに過大な負荷
電流が流れてしまい、素子が破損されてしまうという虞
れがあった。
のタイミング、又はそのパルス幅Ｔ1によっては、前記
ゲートに印加されるパルス幅Ｔ2が“零”になってしま
うことが考えられる。この場合には、時間ｔ5において
初めてサイリスタ７ａにゲートパルスが印加されること
になり、図５に示すような、複数のサイリスタ７ａ〜７
ｎは、それぞれのＷＧＰ増幅器１６ａ〜１６ｎによっ
て、異なるタイミングで点弧されてしまうことになる。
これによって、先に点弧されたサイリスタに過大な負荷
電流が流れてしまい、素子が破損されてしまうという虞
れがあった。
【００１１】上記の問題点は、いずれもパルストランス
を励磁制御する励振パルスの発振器の発振開始が入力広
幅ゲートパルスに同期されていなかったことと、入力広
幅ゲートパルスの幅が励振パルスサイクルの整数倍に一
致していなかったことにより、パルストランスの励磁状
態に正側と負側の電圧・時間積（励磁エネルギに相当）
の差が生じ、これによって広幅ゲートパルス立上り時に
パルストランスが飽和してしまうことに起因するもので
ある。
を励磁制御する励振パルスの発振器の発振開始が入力広
幅ゲートパルスに同期されていなかったことと、入力広
幅ゲートパルスの幅が励振パルスサイクルの整数倍に一
致していなかったことにより、パルストランスの励磁状
態に正側と負側の電圧・時間積（励磁エネルギに相当）
の差が生じ、これによって広幅ゲートパルス立上り時に
パルストランスが飽和してしまうことに起因するもので
ある。
【００１２】本発明の目的は、ゲートパルスを増幅する
パルストランスの正側と負側の励磁電圧・時間積を略等
しくできるパルストランスの励振パルス発生方法を提供
することにある。
パルストランスの正側と負側の励磁電圧・時間積を略等
しくできるパルストランスの励振パルス発生方法を提供
することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、入力パルスの幅より狭い一定幅のパルス
列の励振パルスを発生し、該励振パルスに同期させてパ
ルストランスを交番励磁し、該パルストランスの出力を
整流して前記入力パルスの幅に対応した幅のサイリスタ
ゲートパルスを発生するパルストランスの励振パルス発
生方法において、前記励振パルスを前記入力パルスの立
上りに同期して発生させた後、前記入力パルスの立下り
時に、該立下り時における前記励振パルスの高低レベル
と前記発生時における前記励振パルスの高低レベルの異
同を判定し、異なるレベルのときは前記入力パルスの立
下りの次に表われる励振パルスの立上り又は立下りに同
期して当該励振パルスを停止させ、前記判定結果が同一
レベルのときは前記入力パルス立下り時に当該励振パル
スを逆レベルに切替え、該逆レベルのパルスを当該切替
え前のレベルの励振パルスの幅と略同一時間発生させた
後停止させることを特徴とする。
め、本発明は、入力パルスの幅より狭い一定幅のパルス
列の励振パルスを発生し、該励振パルスに同期させてパ
ルストランスを交番励磁し、該パルストランスの出力を
整流して前記入力パルスの幅に対応した幅のサイリスタ
ゲートパルスを発生するパルストランスの励振パルス発
生方法において、前記励振パルスを前記入力パルスの立
上りに同期して発生させた後、前記入力パルスの立下り
時に、該立下り時における前記励振パルスの高低レベル
と前記発生時における前記励振パルスの高低レベルの異
同を判定し、異なるレベルのときは前記入力パルスの立
下りの次に表われる励振パルスの立上り又は立下りに同
期して当該励振パルスを停止させ、前記判定結果が同一
レベルのときは前記入力パルス立下り時に当該励振パル
スを逆レベルに切替え、該逆レベルのパルスを当該切替
え前のレベルの励振パルスの幅と略同一時間発生させた
後停止させることを特徴とする。
【００１４】
【作用】このように構成されることから、本発明によれ
ば、パルストランスの交番励磁にかかる高低レベルを有
する励振パルスが、入力パルスに同期されるとともに、
高レベルと低レベルの時間幅が略同一にされ、パルスト
ランスの正側と負側の励磁電圧・時間積を略同一にする
ことができる。これにより、パルストランスが片寄った
極性に励磁されることがなくなり、パルストランスの飽
和を防止できる。
ば、パルストランスの交番励磁にかかる高低レベルを有
する励振パルスが、入力パルスに同期されるとともに、
高レベルと低レベルの時間幅が略同一にされ、パルスト
ランスの正側と負側の励磁電圧・時間積を略同一にする
ことができる。これにより、パルストランスが片寄った
極性に励磁されることがなくなり、パルストランスの飽
和を防止できる。
【００１５】
【実施例】以下、本発明を実施例に基づいて説明する。
【００１６】図１に本発明のパルストランスの励振パル
ス発生方法の一実施例を適用してなるゲートパルス発生
装置の回路構成図を示す。同図において、一点鎖線３０
により囲まれた回路が、本発明の特徴に係る励振パルス
発生方法を実施する入力同期発振回路３０であり、他は
図６図示従来例と同一構成であるから、同一符号を付し
て説明を省略する。入力同期発振回路３０において、バ
ッファ３８は入力される広幅ゲートパルスに反転同期し
てトランジスタ３８ａがオン・オフされるように形成さ
れ、コンパレータ３７は２つの入力信号Ａ1とＢ1とを比
較し、Ａ1≧Ｂ1のときトランジスタ３７ａがオンされ、
Ａ1＜Ｂ1のときオフされるように形成されている。この
コンパレータ３７の信号Ａ1の入力端はコンデンサ３２
を介して接地され、且つ抵抗３１，３３の直列回路を介
して電源＋Ｖｃｃに接続されている。一方、信号Ｂ1の
入力端は抵抗３４を介して電源＋Ｖｃｃに接続され、且
つ抵抗３５を介して接地され、さらに、抵抗３６を介し
てコンパレータ３７の出力端に接続されている。前記抵
抗３１と３３の接続点は、コンパレータ３７の出力端
と、抵抗３９を介してバッファ３８の出力端と、コンパ
レータ４０Ｐ，４０Ｎの信号Ａ2，Ａ3の入力端とに、そ
れぞれ接続されている。このコンパレータ４０Ｐ，４０
Ｎの信号Ｂ2，Ｂ3の入力端は、それぞれ定電圧源ＶB2，
ＶB3に接続されている。このコンパレータ４０Ｐ，４０
Ｎの出力端は、増幅回路２４Ｐ，２４Ｎのトランジスタ
のベースに接続されている。
ス発生方法の一実施例を適用してなるゲートパルス発生
装置の回路構成図を示す。同図において、一点鎖線３０
により囲まれた回路が、本発明の特徴に係る励振パルス
発生方法を実施する入力同期発振回路３０であり、他は
図６図示従来例と同一構成であるから、同一符号を付し
て説明を省略する。入力同期発振回路３０において、バ
ッファ３８は入力される広幅ゲートパルスに反転同期し
てトランジスタ３８ａがオン・オフされるように形成さ
れ、コンパレータ３７は２つの入力信号Ａ1とＢ1とを比
較し、Ａ1≧Ｂ1のときトランジスタ３７ａがオンされ、
Ａ1＜Ｂ1のときオフされるように形成されている。この
コンパレータ３７の信号Ａ1の入力端はコンデンサ３２
を介して接地され、且つ抵抗３１，３３の直列回路を介
して電源＋Ｖｃｃに接続されている。一方、信号Ｂ1の
入力端は抵抗３４を介して電源＋Ｖｃｃに接続され、且
つ抵抗３５を介して接地され、さらに、抵抗３６を介し
てコンパレータ３７の出力端に接続されている。前記抵
抗３１と３３の接続点は、コンパレータ３７の出力端
と、抵抗３９を介してバッファ３８の出力端と、コンパ
レータ４０Ｐ，４０Ｎの信号Ａ2，Ａ3の入力端とに、そ
れぞれ接続されている。このコンパレータ４０Ｐ，４０
Ｎの信号Ｂ2，Ｂ3の入力端は、それぞれ定電圧源ＶB2，
ＶB3に接続されている。このコンパレータ４０Ｐ，４０
Ｎの出力端は、増幅回路２４Ｐ，２４Ｎのトランジスタ
のベースに接続されている。
【００１７】すなわち、入力同期発振回路３０は、一端
が接地されたコンデンサ３２と、このコンデンサ３２の
他端を抵抗３１と抵抗３３の直列回路を介して制御電源
＋Ｖccに接続してなるコンデンサ充電回路と、前記抵抗
３１と３３の接続点を第１のスイッチ素子であるトラン
ジスタ３７ａを介して接地してなるコンデンサ放電回路
と、制御電源＋Ｖｃｃと接地間に接続された分圧抵抗３
４，３５の第２の抵抗３５により基準電圧Ｂ1を発生す
る基準電圧発生回路と、コンデンサ３２の端子電圧Ａ1
が入力される比較電圧端子と基準電圧Ｂ1が入力される
基準電圧端子とを有し、比較電圧端子の電圧Ａ1が高い
ときトランジスタ３７ａをオンするコンパレータ３７
と、コンパレータ３７の前記基準電圧端子を第３の抵抗
３６を介して前記トランジスタ３７ａの反接地側端子に
接続してなる基準電圧引き下げ回路と、入力広幅ゲート
パルスを入力とし、このパルスの立上がりに同期してオ
フされるとともに立下がりに同期してオンされる第２の
スイッチ素子であるトランジスタ３８ａを有し、このト
ランジスタ３８ａと第４の抵抗３９との直列回路を介し
て前記トランジスタ３７ａの反接地側端子を接地してな
る発振制御回路とを含んでなり、前記トランジスタ３７
ａの反接地側端子の電圧を励振パルスとし、この励振パ
ルスによりコンパレータ４０Ｐ，Ｎを介してパルストラ
ンス２７の励磁回路を構成する増幅回路２４Ｐ，Ｎを駆
動するようになっている。
が接地されたコンデンサ３２と、このコンデンサ３２の
他端を抵抗３１と抵抗３３の直列回路を介して制御電源
＋Ｖccに接続してなるコンデンサ充電回路と、前記抵抗
３１と３３の接続点を第１のスイッチ素子であるトラン
ジスタ３７ａを介して接地してなるコンデンサ放電回路
と、制御電源＋Ｖｃｃと接地間に接続された分圧抵抗３
４，３５の第２の抵抗３５により基準電圧Ｂ1を発生す
る基準電圧発生回路と、コンデンサ３２の端子電圧Ａ1
が入力される比較電圧端子と基準電圧Ｂ1が入力される
基準電圧端子とを有し、比較電圧端子の電圧Ａ1が高い
ときトランジスタ３７ａをオンするコンパレータ３７
と、コンパレータ３７の前記基準電圧端子を第３の抵抗
３６を介して前記トランジスタ３７ａの反接地側端子に
接続してなる基準電圧引き下げ回路と、入力広幅ゲート
パルスを入力とし、このパルスの立上がりに同期してオ
フされるとともに立下がりに同期してオンされる第２の
スイッチ素子であるトランジスタ３８ａを有し、このト
ランジスタ３８ａと第４の抵抗３９との直列回路を介し
て前記トランジスタ３７ａの反接地側端子を接地してな
る発振制御回路とを含んでなり、前記トランジスタ３７
ａの反接地側端子の電圧を励振パルスとし、この励振パ
ルスによりコンパレータ４０Ｐ，Ｎを介してパルストラ
ンス２７の励磁回路を構成する増幅回路２４Ｐ，Ｎを駆
動するようになっている。
【００１８】なお、後述する動作説明により明らかにす
るが、抵抗３５，３６，３９はトランジスタ３８ａがオ
ンのとき、前記基準電圧Ｂ1よりもコンデンサ３２の端
子電圧Ａ1が低くなる値に設定され、また抵抗３５は抵
抗３６よりも大きな値に設定されている。
るが、抵抗３５，３６，３９はトランジスタ３８ａがオ
ンのとき、前記基準電圧Ｂ1よりもコンデンサ３２の端
子電圧Ａ1が低くなる値に設定され、また抵抗３５は抵
抗３６よりも大きな値に設定されている。
【００１９】このように構成される実施例の動作につい
て、図２に示すタイムチャートを参照しながら説明す
る。
て、図２に示すタイムチャートを参照しながら説明す
る。
【００２０】まず、図２（ａ）に示す広幅ゲートパルス
（ａ）が、“０”のｔ1以前の各部の動作状態は、バッ
ファ３８はオンされており、この状態でコンパレータ３
７の入力信号Ａ1，Ｂ1の関係が、図２（ｃ）に示すよう
に、Ａ1＜Ｂ1となるように回路定数が選定されているこ
とから、コンパレータ４０Ｐ，４０Ｎの入力信号Ａ2，
Ａ3は、図２（ｂ）に示すように、抵抗３３と３９とで
定まる電圧Ｖ2になっている。次に、ｔ1において広幅ゲ
ートパルス（ａ）が“１”に立上ると、バッファ３８が
オフするため、前記入力信号Ａ2，Ａ3は電圧Ｖ1に変化
すると同時に、コンパレータ３７の入力信号Ｂ1の電圧
はＶ5に変化し、さらに、入力信号Ａ1の電圧はコンデン
サ３２の充電に伴って、図２（ｃ）に示すようにＶ5に
向って徐々に増加される。この信号Ａ1がｔ2において電
圧Ｖ5に達したとき、コンパレータ３７がオンされるた
め、コンパレータ４０Ｐ，４０Ｎの入力信号Ａ2，Ａ3は
“０”になる。また、同時に信号Ｂ1の電圧がＶ5からＶ
4に変わるとともに、コンデンサ３２の放電によって信
号Ａ1の電圧はＶ4に向って低下される。ｔ3において信
号Ａ1の電圧がＶ4以下に達すると、コンパレータ３７は
再びオフされてｔ1の状態にもどり、同様の動作が繰り
返される。
（ａ）が、“０”のｔ1以前の各部の動作状態は、バッ
ファ３８はオンされており、この状態でコンパレータ３
７の入力信号Ａ1，Ｂ1の関係が、図２（ｃ）に示すよう
に、Ａ1＜Ｂ1となるように回路定数が選定されているこ
とから、コンパレータ４０Ｐ，４０Ｎの入力信号Ａ2，
Ａ3は、図２（ｂ）に示すように、抵抗３３と３９とで
定まる電圧Ｖ2になっている。次に、ｔ1において広幅ゲ
ートパルス（ａ）が“１”に立上ると、バッファ３８が
オフするため、前記入力信号Ａ2，Ａ3は電圧Ｖ1に変化
すると同時に、コンパレータ３７の入力信号Ｂ1の電圧
はＶ5に変化し、さらに、入力信号Ａ1の電圧はコンデン
サ３２の充電に伴って、図２（ｃ）に示すようにＶ5に
向って徐々に増加される。この信号Ａ1がｔ2において電
圧Ｖ5に達したとき、コンパレータ３７がオンされるた
め、コンパレータ４０Ｐ，４０Ｎの入力信号Ａ2，Ａ3は
“０”になる。また、同時に信号Ｂ1の電圧がＶ5からＶ
4に変わるとともに、コンデンサ３２の放電によって信
号Ａ1の電圧はＶ4に向って低下される。ｔ3において信
号Ａ1の電圧がＶ4以下に達すると、コンパレータ３７は
再びオフされてｔ1の状態にもどり、同様の動作が繰り
返される。
【００２１】広幅ゲートパルス(ａ）がｔ4において
“０”になると、バッファ３８がオンされ、コンパレー
タ４０Ｐ，４０Ｎの入力信号Ａ2，Ａ3は、一時的に前述
の電圧Ｖ2になり、コンパレータ３７の入力信号Ｂ1の電
圧はＶ3となる。これによって、Ａ1≧Ｂ1の関係とな
り、コンパレータ３７がオンされて、入力信号Ａ1の電
圧はコンデンサ３２の放電につれて、図２（ｃ）の時間
ｔ4〜ｔ5間に示すように、Ｖ4に向って低下される。こ
の間、コンパレータ４０Ｐ，４０Ｎの入力信号Ａ2，Ａ3
は“０”となり、コンパレータ３７の入力信号Ｂ1はＶ4
になっている。ｔ5において、Ａ1がＶ4以下に達する
と、コンパレータ３７はオフされ、再びコンパレータ４
０Ｐ，４０Ｎの入力信号Ａ2，Ａ3はＶ2に固定され、コ
ンパレータ３７の入力信号Ａ1，Ｂ1はそれぞれＶ2，Ｖ3
になり、初期の状態に戻される。
“０”になると、バッファ３８がオンされ、コンパレー
タ４０Ｐ，４０Ｎの入力信号Ａ2，Ａ3は、一時的に前述
の電圧Ｖ2になり、コンパレータ３７の入力信号Ｂ1の電
圧はＶ3となる。これによって、Ａ1≧Ｂ1の関係とな
り、コンパレータ３７がオンされて、入力信号Ａ1の電
圧はコンデンサ３２の放電につれて、図２（ｃ）の時間
ｔ4〜ｔ5間に示すように、Ｖ4に向って低下される。こ
の間、コンパレータ４０Ｐ，４０Ｎの入力信号Ａ2，Ａ3
は“０”となり、コンパレータ３７の入力信号Ｂ1はＶ4
になっている。ｔ5において、Ａ1がＶ4以下に達する
と、コンパレータ３７はオフされ、再びコンパレータ４
０Ｐ，４０Ｎの入力信号Ａ2，Ａ3はＶ2に固定され、コ
ンパレータ３７の入力信号Ａ1，Ｂ1はそれぞれＶ2，Ｖ3
になり、初期の状態に戻される。
【００２２】入力同期発振器３０のこのような動作によ
って、コンパレータ４０Ｐ，４０Ｎの出力は、コンパレ
ータ３７の発振に同期して、交互に増幅回路２４Ｐ，２
４Ｎをオンさせ、これによってパルストランス２７は、
図２（ｆ）に示すように正側、負側に交互に励磁され、
このパルストランス２７の出力は整流回路２８によって
図２（ｇ）に示すように整流され、増幅された広幅ゲー
トパルスとなって、サイリスタ７ａのゲートに印加され
る。パルストランス２７の励磁は、単に入力される広幅
ゲートパルス（ａ）の幅に合わせてｔ4にて停止させる
と、図２(ｆ）に示すｔ4直前の励磁時間Ｔ4だけ正側励
磁が大きくなってしまうが、ｔ4にて励磁を停止させず
に、コンデンサ３２と抵抗３１の直列回路の充放電特性
を利用して、Ｔ4に相当する時間Ｔ5だけ負側に励磁させ
ている。これによって、パルストランス２７の正側と負
側の励磁電圧・時間積の差を殆んどなくすることができ
るので、パルストランス２７の飽和が防止される。
って、コンパレータ４０Ｐ，４０Ｎの出力は、コンパレ
ータ３７の発振に同期して、交互に増幅回路２４Ｐ，２
４Ｎをオンさせ、これによってパルストランス２７は、
図２（ｆ）に示すように正側、負側に交互に励磁され、
このパルストランス２７の出力は整流回路２８によって
図２（ｇ）に示すように整流され、増幅された広幅ゲー
トパルスとなって、サイリスタ７ａのゲートに印加され
る。パルストランス２７の励磁は、単に入力される広幅
ゲートパルス（ａ）の幅に合わせてｔ4にて停止させる
と、図２(ｆ）に示すｔ4直前の励磁時間Ｔ4だけ正側励
磁が大きくなってしまうが、ｔ4にて励磁を停止させず
に、コンデンサ３２と抵抗３１の直列回路の充放電特性
を利用して、Ｔ4に相当する時間Ｔ5だけ負側に励磁させ
ている。これによって、パルストランス２７の正側と負
側の励磁電圧・時間積の差を殆んどなくすることができ
るので、パルストランス２７の飽和が防止される。
【００２３】なお、図２（ａ）と（ｇ）から明らかなよ
うに、増幅された広幅ゲートパルス（ｇ）のパルス幅
は、Ｔ5分だけ広げられたものとなるが、一般に、サイ
リスタは広幅ゲートパルス（ａ）に同期してオフされる
ものではないので支障はない。この時間Ｔ5はサイリス
タのターンオフ時間よりも十分短くなるように、回路定
数を選定すべきことは言うまでもない。
うに、増幅された広幅ゲートパルス（ｇ）のパルス幅
は、Ｔ5分だけ広げられたものとなるが、一般に、サイ
リスタは広幅ゲートパルス（ａ）に同期してオフされる
ものではないので支障はない。この時間Ｔ5はサイリス
タのターンオフ時間よりも十分短くなるように、回路定
数を選定すべきことは言うまでもない。
【００２４】図２では、入力広幅ゲートパルスの立下り
時に正側の励振パルスが出力されていた場合を示した
が、ここで負側の励振パルスが出力されている場合につ
いて説明する。すなわち、図２のｔ4よりＴ4時間前に入
力広幅ゲートパルスが立下ると、バッファ３８がオンさ
れるが、図１（ｂ）点の電位はコンパレータ３７がオン
状態にあるから変化しない。そのため、コンパレータ３
７の入力信号Ｂ1はＶ4に保持され、一方コンパレータ３
７の入力信号Ａ1は図２（ｃ）に示したと同様に、コン
デンサ３２の放電特性に従って徐々に低下し、通常の励
振パルス幅と同じ時間でＡ1≧Ｂ1が成立したとき、コン
パレータ３７がオフされる。そしてコンデンサ３２の電
圧はバッファ３８によりＶ2に保持されるから、コンパ
レータ３７の入力信号はＡ1＜Ｂ1の関係になり、発振が
停止される。これにより、正側と負側の励振パルス数が
同一となるから、パルストランス２７の励磁がいずれの
極性にも片寄ることがなく、その飽和が防止できる。
時に正側の励振パルスが出力されていた場合を示した
が、ここで負側の励振パルスが出力されている場合につ
いて説明する。すなわち、図２のｔ4よりＴ4時間前に入
力広幅ゲートパルスが立下ると、バッファ３８がオンさ
れるが、図１（ｂ）点の電位はコンパレータ３７がオン
状態にあるから変化しない。そのため、コンパレータ３
７の入力信号Ｂ1はＶ4に保持され、一方コンパレータ３
７の入力信号Ａ1は図２（ｃ）に示したと同様に、コン
デンサ３２の放電特性に従って徐々に低下し、通常の励
振パルス幅と同じ時間でＡ1≧Ｂ1が成立したとき、コン
パレータ３７がオフされる。そしてコンデンサ３２の電
圧はバッファ３８によりＶ2に保持されるから、コンパ
レータ３７の入力信号はＡ1＜Ｂ1の関係になり、発振が
停止される。これにより、正側と負側の励振パルス数が
同一となるから、パルストランス２７の励磁がいずれの
極性にも片寄ることがなく、その飽和が防止できる。
【００２５】すなわち、本実施例は、励振パルスを入力
広幅ゲートパルスの立上りに同期して発生させた後、そ
の入力広幅ゲートパルスの立下り時に、該立下り時にお
ける前記励振パルスの高低レベルと前記発生時における
前記励振パルスの高低レベルの異同を判別し、異なるレ
ベルのときは入力広幅ゲートパルスの立下り時における
励振パルスの立上り又は立下り同期して当該励振パルス
を停止させ、前記判定結果が同一レベルのときは当該励
振パルスの入力広幅ゲートパルス立下り時までのパルス
幅と同一幅の逆レベルの励振パルスを発生させた後停止
させるようにして、正側と負側の励磁電圧・時間積の差
を零にして、パルストランスの飽和を防止しているので
ある。
広幅ゲートパルスの立上りに同期して発生させた後、そ
の入力広幅ゲートパルスの立下り時に、該立下り時にお
ける前記励振パルスの高低レベルと前記発生時における
前記励振パルスの高低レベルの異同を判別し、異なるレ
ベルのときは入力広幅ゲートパルスの立下り時における
励振パルスの立上り又は立下り同期して当該励振パルス
を停止させ、前記判定結果が同一レベルのときは当該励
振パルスの入力広幅ゲートパルス立下り時までのパルス
幅と同一幅の逆レベルの励振パルスを発生させた後停止
させるようにして、正側と負側の励磁電圧・時間積の差
を零にして、パルストランスの飽和を防止しているので
ある。
【００２６】図３に、本発明の他の実施例を示す。図３
の実施例において、図１示実施例と異なる点は、パルス
トランス２７の１次巻線中間タップを、コンデンサ４１
を介して接地した点と、入力の広幅ゲートパルス（ａ）
が“０”のときの、コンパレータ４０Ｐ，４０Ｎの入力
信号Ａ2，Ａ3の電圧をＶ2よりも高いＶ2′に設定変更し
た点にある。
の実施例において、図１示実施例と異なる点は、パルス
トランス２７の１次巻線中間タップを、コンデンサ４１
を介して接地した点と、入力の広幅ゲートパルス（ａ）
が“０”のときの、コンパレータ４０Ｐ，４０Ｎの入力
信号Ａ2，Ａ3の電圧をＶ2よりも高いＶ2′に設定変更し
た点にある。
【００２７】このように構成することによって、図４に
示す各部の動作波形のタイムチャートのように、コンパ
レータ３７の入力信号Ｂ1の最初のパルス幅が、同図
（ｃ）に示すように、狭い幅Ｔ6のものとなる。これに
合わせて、パルストランス２７に最初に加わる励磁電圧
は、広幅ゲートパルス（ａ）が“０”のときにコンデン
サ４１に充電された電圧が重畳されるので、電源２５の
電圧Ｖ6よりも大きなＶ7となる。
示す各部の動作波形のタイムチャートのように、コンパ
レータ３７の入力信号Ｂ1の最初のパルス幅が、同図
（ｃ）に示すように、狭い幅Ｔ6のものとなる。これに
合わせて、パルストランス２７に最初に加わる励磁電圧
は、広幅ゲートパルス（ａ）が“０”のときにコンデン
サ４１に充電された電圧が重畳されるので、電源２５の
電圧Ｖ6よりも大きなＶ7となる。
【００２８】一般に、サイリスタのゲートパルス電圧
は、点弧立上り時には大きな電圧を要するが、それ以後
は小さな電圧で十分である。したがって、Ｖ7を所定の
電圧になるように選定すれば、相対的にｔ2〜ｔ5間のパ
ルス電圧を低減できるので、電源２５の電圧Ｖ6を小さ
なものとすることができるという効果がある。
は、点弧立上り時には大きな電圧を要するが、それ以後
は小さな電圧で十分である。したがって、Ｖ7を所定の
電圧になるように選定すれば、相対的にｔ2〜ｔ5間のパ
ルス電圧を低減できるので、電源２５の電圧Ｖ6を小さ
なものとすることができるという効果がある。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
励振パルスを入力広幅ゲートパルスの立上りに同期して
発生させた後、その入力広幅ゲートパルスの立下り時
に、該立下り時における前記励振パルスの高低レベルと
前記発生時における前記励振パルスの高低レベルの異同
を判別し、異なるレベルのときは入力広幅ゲートパルス
の立下り時における励振パルスの立上り又は立下り同期
して当該励振パルスを停止させ、前記判定結果が同一レ
ベルのときは当該励振パルスの入力広幅ゲートパルス立
下り時までのパルス幅と同一幅の逆レベルの励振パルス
を発生させた後停止させるようにしたことから、パルス
トランスを励磁する励振パルスの正側と負側のパルス数
および幅を等しくできる。これより、パルストランスの
正側と負側の励磁電圧・時間積の差を零にでき、パルス
トランスの飽和が防止され、これに起因するサイリスタ
の破損を防ぐことができる。
励振パルスを入力広幅ゲートパルスの立上りに同期して
発生させた後、その入力広幅ゲートパルスの立下り時
に、該立下り時における前記励振パルスの高低レベルと
前記発生時における前記励振パルスの高低レベルの異同
を判別し、異なるレベルのときは入力広幅ゲートパルス
の立下り時における励振パルスの立上り又は立下り同期
して当該励振パルスを停止させ、前記判定結果が同一レ
ベルのときは当該励振パルスの入力広幅ゲートパルス立
下り時までのパルス幅と同一幅の逆レベルの励振パルス
を発生させた後停止させるようにしたことから、パルス
トランスを励磁する励振パルスの正側と負側のパルス数
および幅を等しくできる。これより、パルストランスの
正側と負側の励磁電圧・時間積の差を零にでき、パルス
トランスの飽和が防止され、これに起因するサイリスタ
の破損を防ぐことができる。
【図１】本発明の一実施例のパルストランスの励振パル
ス発生方法を適用してなるパルス増幅器の回路構成図で
ある。
ス発生方法を適用してなるパルス増幅器の回路構成図で
ある。
【図２】図１実施例の動作を説明するタイムチャートで
ある。
ある。
【図３】本発明のパルストランスの励振パルス発生方法
を適用してなる他のパルス増幅器の実施例の回路構成図
である。
を適用してなる他のパルス増幅器の実施例の回路構成図
である。
【図４】図３実施例の動作を説明するタイムチャートで
ある。
ある。
【図５】本発明の対象となる一例のサイリスタ変換装置
の全体ブロック図である。
の全体ブロック図である。
【図６】従来のパルス増幅器の回路構成図である。
【図７】従来例の動作を説明するタイムチャートであ
る。
る。
２４Ｐ，２４Ｎ 増幅回路 ２５ 電源 ２７ パルストランス ３０ 入力同期発振回路 ３７ コンパレータ ３８ バッファ ４０Ｐ，４０Ｎ コンパレータ ４１ コンデンサ
Claims (1)
- 【特許請求の範囲】 【請求項１】 入力パルスの幅より狭い一定幅のパルス
列の励振パルスを発生し、該励振パルスに同期させてパ
ルストランスを交番励磁し、該パルストランスの出力を
整流して前記入力パルスの幅に対応した幅のサイリスタ
ゲートパルスを発生するパルストランスの励振パルス発
生方法において、前記励振パルスを前記入力パルスの立
上りに同期して発生させた後、前記入力パルスの立下り
時に、該立下り時における前記励振パルスの高低レベル
と前記発生時における前記励振パルスの高低レベルの異
同を判定し、異なるレベルのときは前記入力パルスの立
下りの次に表われる励振パルスの立上り又は立下りに同
期して当該励振パルスを停止させ、前記判定結果が同一
レベルのときは前記入力パルス立下り時に当該励振パル
スを逆レベルに切替え、該逆レベルのパルスを当該切替
え前のレベルの励振パルスの幅と略同一時間発生させた
後停止させることを特徴とするパルストランスの励振パ
ルス発生方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31088691A JPH053668A (ja) | 1991-11-26 | 1991-11-26 | パルストランスの励振パルス発生方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31088691A JPH053668A (ja) | 1991-11-26 | 1991-11-26 | パルストランスの励振パルス発生方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19350282A Division JPS5983571A (ja) | 1982-11-05 | 1982-11-05 | ゲートパルス発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH053668A true JPH053668A (ja) | 1993-01-08 |
Family
ID=18010568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31088691A Pending JPH053668A (ja) | 1991-11-26 | 1991-11-26 | パルストランスの励振パルス発生方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH053668A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005122380A1 (ja) * | 2004-06-07 | 2005-12-22 | Matsushita Electric Industrial Co., Ltd. | アクチュエータ及び該アクチュエータを備えた微動機構並びに該微動機構を備えたカメラモジュール |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57193502A (en) * | 1981-05-25 | 1982-11-27 | Teijin Ltd | Anti-static inner garment |
-
1991
- 1991-11-26 JP JP31088691A patent/JPH053668A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57193502A (en) * | 1981-05-25 | 1982-11-27 | Teijin Ltd | Anti-static inner garment |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005122380A1 (ja) * | 2004-06-07 | 2005-12-22 | Matsushita Electric Industrial Co., Ltd. | アクチュエータ及び該アクチュエータを備えた微動機構並びに該微動機構を備えたカメラモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6384579B2 (en) | Capacitor charging method and charging apparatus | |
| US20150229221A1 (en) | Regulation of powertrain converter circuit | |
| JPS6042519Y2 (ja) | 積分回路 | |
| US6940736B2 (en) | Multiple switch circuit with limited switch frequency | |
| US3930194A (en) | Inverter control circuit | |
| US4158224A (en) | Inverter apparatus | |
| CN219329698U (zh) | 一种半桥驱动电路、半桥变换器、电路板及电子设备 | |
| JP3400678B2 (ja) | 充電発電機の制御装置 | |
| JPH053668A (ja) | パルストランスの励振パルス発生方法 | |
| JP2018074622A (ja) | パルス電源装置およびパルス発生方法 | |
| US20230216426A1 (en) | Three-level inverter, control method, and system | |
| JP3376787B2 (ja) | 電力変換器の指令電圧補正装置 | |
| JPH0424951B2 (ja) | ||
| JPS5972934A (ja) | 高誘導性負荷用交流電源 | |
| JP3397456B2 (ja) | 直流−直流変換装置 | |
| JP2002272097A (ja) | スイッチング電源装置 | |
| JPS6132914B2 (ja) | ||
| JP2711498B2 (ja) | サイクル制御方法 | |
| US3401326A (en) | Three phase inverter circuit having three stage ring counter and power inverters with ferro-resonant wave shaping circuits | |
| JP2003052166A (ja) | スイッチング電源回路 | |
| JP3012350B2 (ja) | 正負パルス用電源装置 | |
| JP2567830B2 (ja) | 回生コンバ−タの制御装置 | |
| JP3210894B2 (ja) | 矩形波を出力する電源装置 | |
| JPS61244264A (ja) | 多出力直流電圧変換回路 | |
| JP2994186B2 (ja) | 共振形インバータ装置 |