JPH0537155A - Manufacture of glass ceramics multilayer wiring board - Google Patents
Manufacture of glass ceramics multilayer wiring boardInfo
- Publication number
- JPH0537155A JPH0537155A JP3188530A JP18853091A JPH0537155A JP H0537155 A JPH0537155 A JP H0537155A JP 3188530 A JP3188530 A JP 3188530A JP 18853091 A JP18853091 A JP 18853091A JP H0537155 A JPH0537155 A JP H0537155A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer wiring
- wiring board
- glass
- glass ceramics
- silver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002241 glass-ceramic Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910052709 silver Inorganic materials 0.000 claims abstract description 21
- 239000004332 silver Substances 0.000 claims abstract description 21
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 9
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 21
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 19
- 239000000758 substrate Substances 0.000 abstract description 14
- 239000010409 thin film Substances 0.000 abstract description 13
- 238000004544 sputter deposition Methods 0.000 abstract description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 3
- 238000012545 processing Methods 0.000 abstract description 3
- 238000007781 pre-processing Methods 0.000 abstract 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 14
- 238000010304 firing Methods 0.000 description 7
- 229910052763 palladium Inorganic materials 0.000 description 7
- 239000011521 glass Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、グリーンシート法によ
るガラスセラミックス多層配線基板の製造方法に関し、
特に基板焼成後に施される表面研削によるマイクロクラ
ックを無くすための熱処理プロセスに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a glass-ceramic multilayer wiring board by a green sheet method,
In particular, it relates to a heat treatment process for eliminating microcracks caused by surface grinding performed after firing the substrate.
【０００２】[0002]
【従来の技術】従来、ガラスセラミックス多層配線基板
の製造方法の研削後の熱処理プロセスは、ガラスセラミ
ックス多層配線基板の研削後に発生していたマイクロク
ラックを改善する目的で行われ、ガラスセラミックスよ
りも溶融点の高いアルミナ製の基板をセッターとして用
い、この上に研削後のガラスセラミックス多層配線基板
を配置させ、約８００〜９００℃の大気中で焼成（熱処
理）することで研削時に発生したマイクロクラックを無
くしていた。2. Description of the Related Art Conventionally, a heat treatment process after grinding in a method for manufacturing a glass-ceramics multilayer wiring board is carried out for the purpose of improving microcracks generated after the grinding of the glass-ceramics multilayer wiring board, and the melting is higher than that of glass-ceramics. The alumina substrate with high points is used as a setter, and the glass-ceramic multilayer wiring substrate after grinding is placed on this as a setter. By firing (heat treatment) in the atmosphere at about 800 to 900 ° C, microcracks generated during grinding are removed. I lost it.
【０００３】[0003]
【発明が解決しようとする課題】上述した従来のガラス
セラミックス多層配線基板の製造方法での熱処理プロセ
スは、後述するような問題点があった。これを図２を用
いて説明する。The heat treatment process in the above-mentioned conventional method for manufacturing a glass-ceramic multilayer wiring board has the following problems. This will be described with reference to FIG.
【０００４】図２は、従来の熱処理プロセスにより発生
していた問題点を説明するためのスルーホール近傍を切
断して示す斜視図である。FIG. 2 is a perspective view showing a through hole in the vicinity of the through hole in order to explain a problem that occurs in the conventional heat treatment process.
【０００５】以下に問題点を説明する。The problems will be described below.
【０００６】従来のガラスセラミック多層配線基板の製
造方法では、焼成が完了したガラスセラミックス多層配
線基板には、所定の基板厚を得るために基板の表裏両面
を平面研削盤のダイヤモンドホイールにより表面研削を
施す。このとき、焼成により形成されたガラスセラミッ
クス多層配線基板表面のガラス層に、研削のストレスに
よるマイクロクラックが発生してしまう。In the conventional method for manufacturing a glass-ceramic multilayer wiring board, the glass-ceramic multilayer wiring board that has been baked is subjected to surface grinding on both the front and back sides of the board by a diamond wheel of a surface grinder to obtain a predetermined board thickness. Give. At this time, microcracks are generated in the glass layer on the surface of the glass-ceramic multilayer wiring substrate formed by firing, due to grinding stress.
【０００７】このマイクロクラックは、ガラスセラミッ
クス多層配線基板そのものの機械的強度を低下させてし
まうだけでなく、基板の裏面にろう付けされるＩ／Ｏピ
ン（図示せず）の密着強度も低下させてしまう。従っ
て、一般には、マイクロクラックを改善するために研削
後に熱処理を行いガラス層を再生している。The microcracks not only lower the mechanical strength of the glass-ceramic multilayer wiring board itself, but also lower the adhesion strength of I / O pins (not shown) brazed to the back surface of the board. Will end up. Therefore, generally, heat treatment is performed after grinding to regenerate the glass layer in order to improve the microcracks.
【０００８】しかし、本発明が対象とするガラスセラミ
ックス多層配線基板のように、内層導体として低抵抗の
銀系の導体を使用する場合には、熱処理に於ける約７５
０℃以上の温度帯に於て、基板表面に露出したスルーホ
ール３中の銀が蒸発するという現象が起こる。そのた
め、熱処理後にはガラスセラミックス４との界面のスル
ーホール３中の銀に十数μｍものへこみ５が発生する。
すなわち、従来の熱処理方法では、マイクロクラックが
改善される反面スルーホールにへこみが生じ、後工程で
有機絶縁層を形成する際にさまざまな問題が発生すると
いう欠点がある。However, when a low resistance silver-based conductor is used as the inner layer conductor, as in the glass-ceramic multilayer wiring board to which the present invention is applied, about 75 in the heat treatment.
In a temperature range of 0 ° C. or higher, a phenomenon occurs in which silver in the through holes 3 exposed on the substrate surface evaporates. Therefore, after the heat treatment, a dent 5 having a size of more than 10 μm is generated in the silver in the through hole 3 at the interface with the glass ceramic 4.
That is, the conventional heat treatment method has a drawback in that microcracks are improved, but dents are formed in the through holes, and various problems occur when an organic insulating layer is formed in a later step.
【０００９】[0009]
【課題を解決するための手段】本発明のガラスセラミッ
クス多層配線基板の製造方法は、積層し焼成したグリー
ンシートを平面研削した後に熱処理する銀系の導体を内
層導体として使用したガラスセラミックス多層配線基板
の製造方法において、平面研削後の基板表面にスパッタ
リング法によりパラジウムまたは銀の金属薄膜を形成す
る工程と、熱処理後にこの金属薄膜をイオンビームにて
除去するプロセスとを有している。A method of manufacturing a glass-ceramic multilayer wiring board according to the present invention is a glass-ceramic multilayer wiring board in which a silver-based conductor, which is heat-treated after surface grinding of stacked and fired green sheets, is used as an inner-layer conductor. In the manufacturing method, the method includes a step of forming a metal thin film of palladium or silver on the surface of the substrate after surface grinding by a sputtering method, and a process of removing the metal thin film with an ion beam after heat treatment.
【００１０】[0010]
【実施例】以下、本発明の一実施例のガラスセラミック
ス多層配線基板の製造方法を図面を用いて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a glass-ceramic multilayer wiring board according to an embodiment of the present invention will be described below with reference to the drawings.
【００１１】この実施例は、従来のグリーンシート法に
よるセラミックス多層配線基板の製造方法に本発明によ
る熱処理プロセスを追加することによりスルーホールに
埋め込まれた導体金属（銀）を蒸発させることなく所望
のガラスセラミックス多層配線基板を完成させるもので
ある。In this embodiment, the heat treatment process according to the present invention is added to the conventional method for manufacturing a ceramic multilayer wiring substrate by the green sheet method, so that the conductor metal (silver) embedded in the through holes is not vaporized. A glass-ceramic multilayer wiring board is completed.
【００１２】図３は、本実施例のガラスセラミックス多
層配線基板の製造工程を示す工程図である。FIG. 3 is a process drawing showing the manufacturing process of the glass-ceramic multilayer wiring board of this embodiment.
【００１３】図４は、成膜された後に所定の大きさに切
断されたグリーンシートにスルーホールを形成する工程
を示す斜視図である。図５は、スルーホールに導体ペー
ストを埋め込む（以下、ヴィアフィルと呼ぶ）工程時の
ヴィアフィル状態を示す斜視図である。図６は、ガラス
セラミックス多層配線基板を切断してその内部を示す斜
視図である。FIG. 4 is a perspective view showing a step of forming a through hole in a green sheet which is cut into a predetermined size after being formed into a film. FIG. 5 is a perspective view showing a via fill state at the time of embedding a conductive paste in the through holes (hereinafter referred to as via fill). FIG. 6 is a perspective view showing the inside by cutting the glass-ceramic multilayer wiring board.
【００１４】このガラスセラミックス多層配線基板の製
造工程は、図３に示したようにグリーンシート成膜工
程、スルーホール形成工程、ヴィアフィル及び配線パタ
ーン印刷工程、積層、熱圧着工程、焼成工程、外形加工
工程、薄膜形成工程、熱処理、ＩＢＥ（イオン・ビーム
・エッチング）工程から成っている。As shown in FIG. 3, the steps of manufacturing this glass-ceramic multilayer wiring board include a green sheet film forming step, a through hole forming step, a via fill and wiring pattern printing step, a laminating, a thermocompression bonding step, a firing step, and an outer shape. It consists of a processing step, a thin film forming step, a heat treatment, and an IBE (ion beam etching) step.
【００１５】成膜工程は、ドクターブレード法によりキ
ャリアフィルム上に所定の膜厚にグリーンシートを成膜
する工程である。スルーホール形成工程は、図４に示し
たように、パンチ７を使ってグリーンシート８に所定の
ピッチでスルーホール３を形成する工程である。ヴィア
フィル及び配線パターン印刷工程は、図５に示したよう
に、グリーンシート８にスクリーン９をのせ、このスク
リーン上に導体ペーストとして例えば銀ペースト１０を
乗せておきスキージ１１を適当な圧力を加えながらスク
リーン９上を矢印の方向に平行移動させることでグリー
ンシート８に形成されたスルーホール３に銀ペースト１
０を充填し、ヴィアフィル状態１２にする。同様にし
て、配線パターン１３もスクリーン印刷メタライズする
工程である。このようにしてメタライズした複数枚数の
グリーンシートを所定の金型中に積層し、熱圧着した
後、焼成炉にて焼成することで、ガラスセラミックスと
導体金属（銀）を一体化する。The film forming step is a step of forming a green sheet on a carrier film with a predetermined thickness by a doctor blade method. The through hole forming step is a step of forming through holes 3 in the green sheet 8 at a predetermined pitch using the punch 7, as shown in FIG. In the via fill and wiring pattern printing process, as shown in FIG. 5, a screen 9 is placed on the green sheet 8 and, for example, a silver paste 10 is placed on the screen as a conductor paste while applying an appropriate pressure to the squeegee 11. By moving the screen 9 in parallel in the direction of the arrow, the silver paste 1 is applied to the through holes 3 formed in the green sheet 8.
Fill 0 and bring to via fill state 12. Similarly, the wiring pattern 13 is also a step of screen printing metallization. A plurality of green sheets metallized in this way are laminated in a predetermined mold, thermocompression-bonded, and then fired in a firing furnace to integrate the glass ceramic and the conductor metal (silver).
【００１６】次に、焼成が完了したガラスセラミックス
多層配線基板の外形寸法を所定の大きさにするために、
外形を切断した後、ダイヤモンドホイールにて平面研削
を行うが、この平面研削を施したガラスセラミックス多
層配線基板は、焼成時に基板表面に形成されたガラス層
が破壊され、マイクロクラックが発生した状態となって
いる。Next, in order to make the outer dimensions of the fired glass-ceramic multilayer wiring board a predetermined size,
After cutting the outer shape, surface grinding is performed with a diamond wheel.The glass-ceramic multilayer wiring board subjected to this surface grinding is a state in which the glass layer formed on the substrate surface during firing is destroyed and microcracks are generated. Has become.
【００１７】そこで、このガラス層を再生するための熱
処理プロセスを図１を用いて説明する。まず、加工工程
が完了したガラスセラミックス多層配線基板１の表裏両
面に、スパッタリング法により、例えば５０００オング
ストローム厚のパラジウム薄膜２を形成する。これによ
り、スルーホール３に埋め込まれている金属導体（銀）
が大気中に露出するのを防ぐことができる。次に、３０
０μｍ以内の反りに平面だしされたアルミナ製のセッタ
ー６の上に前記ガラスセラミックス多層配線基板１を載
せた状態で焼成炉に入れて、例えば８００〜９００℃の
大気中で熱処理する。Then, a heat treatment process for regenerating this glass layer will be described with reference to FIG. First, a palladium thin film 2 having a thickness of 5000 angstrom, for example, is formed on both the front and back surfaces of the glass-ceramic multilayer wiring substrate 1 for which the processing step has been completed, by a sputtering method. Thereby, the metal conductor (silver) embedded in the through hole 3
Can be prevented from being exposed to the atmosphere. Next, 30
The glass-ceramic multilayer wiring board 1 is placed on a setter 6 made of alumina, which is flattened to have a warp of 0 μm or less, and is placed in a firing furnace to be heat-treated in the atmosphere at 800 to 900 ° C., for example.
【００１８】これにより、ガラスセラミックス多層配線
基板１は、スルーホール３に埋め込まれている銀を基板
表裏面に形成されたパラジウム薄膜２により保護された
状態で熱処理でき、約７５０℃以上の温度帯に於いても
銀を蒸発させずに基板表面にガラス層を再生できる。As a result, the glass-ceramic multilayer wiring board 1 can be heat-treated while the silver embedded in the through holes 3 is protected by the palladium thin film 2 formed on the front and back surfaces of the board, and the temperature range of about 750 ° C. or higher can be obtained. Even in this case, the glass layer can be regenerated on the substrate surface without evaporating silver.
【００１９】次に、熱処理の完了したガラスセラミック
ス多層配線基板１に前処理として形成したパラジウム薄
膜２をイオンビームエッチング装置にて除去することで
銀を配線導体としたガラスセラミックス多層配線基板を
完成できる。Next, the palladium thin film 2 formed as a pretreatment on the heat-treated glass-ceramics multilayer wiring board 1 is removed by an ion beam etching apparatus to complete a glass-ceramics multilayer wiring board using silver as a wiring conductor. .
【００２０】しかる後、図示していないが、このガラス
セラミックス多層配線基板の一方の面にはＬＳＩチップ
を載置し、他方の面にはＩ／Ｏピンを植設する事にな
る。なお、本発明のパラジウム薄膜の代わりに銀の薄膜
を形成しても実施できる。Thereafter, although not shown, an LSI chip is mounted on one surface of this glass-ceramic multilayer wiring board, and I / O pins are implanted on the other surface. Note that a silver thin film may be formed instead of the palladium thin film of the present invention.
【００２１】[0021]
【発明の効果】以上説明したように、本発明は、ガラス
セラミックス多層配線基板の表裏両面にスパッタリング
法によりパラジウム等の金属薄膜を形成することで、ス
ルーホールを大気中に露出させることなく熱処理を行
い、スルーホール中の銀の蒸発を防ぐことができ、銀を
配線導体としたガラスセラミックス多層配線基板をスル
ーホールのへこみなく完成することができる効果があ
る。As described above, according to the present invention, by forming a metal thin film such as palladium on both front and back surfaces of a glass-ceramic multilayer wiring substrate by a sputtering method, heat treatment can be performed without exposing the through holes to the atmosphere. By doing so, it is possible to prevent the evaporation of silver in the through holes, and it is possible to complete a glass-ceramic multilayer wiring board using silver as a wiring conductor without denting the through holes.
【図１】本発明の一実施例のガラスセラミックス多層配
線基板の製造方法での熱処理方法を実施する際の基板を
示す斜視図である。FIG. 1 is a perspective view showing a substrate when performing a heat treatment method in a method for manufacturing a glass-ceramic multilayer wiring substrate according to an embodiment of the present invention.
【図２】従来のガラスセラミックス多層配線基板の製造
方法での熱処理後の問題を示すスルーホール近傍の斜視
図である。FIG. 2 is a perspective view in the vicinity of a through hole showing a problem after heat treatment in a conventional method for manufacturing a glass-ceramic multilayer wiring board.
【図３】図１に示す実施例のガラスセラミックス多層配
線基板の製造方法を示す工程図である。FIG. 3 is a process drawing showing the method of manufacturing the glass-ceramic multilayer wiring board of the embodiment shown in FIG.
【図４】図１に示す実施例のスルーホールの形成を示す
斜視図である。FIG. 4 is a perspective view showing formation of through holes in the embodiment shown in FIG.
【図５】図１に示す実施例のヴィアフィル状態を示す斜
視図である。5 is a perspective view showing a via fill state of the embodiment shown in FIG. 1. FIG.
【図６】図１に示す実施例で製造したガラスセラミック
ス多層配線基板の斜視図である。FIG. 6 is a perspective view of the glass-ceramic multilayer wiring board manufactured in the example shown in FIG.
１ ガラスセラミックス多層配線基板 ２ パラジウム薄膜 ３ スルーホール ４ ガラスセラミックス ５ へこみ ６ アルミナ製セッター ７ パンチ ８ グリーンシート ９ スクリーン １０ 銀ペースト １１ スキージ １２ ヴィアルフィルされたスルーホール １３ 配線パターン 1 Glass Ceramics Multilayer Wiring Board 2 Palladium Thin Film 3 Through Hole 4 Glass Ceramics 5 Dent 6 Alumina Setter 7 Punch 8 Green Sheet 9 Screen 10 Silver Paste 11 Squeegee 12 Viafilled Through Hole 13 Wiring Pattern
Claims (1)
削した後に熱処理する銀系の導体を内層導体として使用
したガラスセラミックス多層配線基板の製造方法におい
て、平面研削後の基板表面にスパッタリング法によりパ
ラジウムまたは銀の金属薄膜を形成する工程と、熱処理
後にこの金属薄膜をイオンビームにて除去するプロセス
とを有する事を特徴とするガラスセラミックス多層配線
基板の製造方法。1. A method for manufacturing a glass-ceramic multilayer wiring board using, as an inner conductor, a silver-based conductor in which a laminated and fired green sheet is surface-ground and then heat-treated. A method for manufacturing a glass-ceramic multilayer wiring board, comprising: a step of forming a silver thin metal film; and a step of removing the thin metal film with an ion beam after heat treatment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188530A JPH0537155A (en) | 1991-07-29 | 1991-07-29 | Manufacture of glass ceramics multilayer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188530A JPH0537155A (en) | 1991-07-29 | 1991-07-29 | Manufacture of glass ceramics multilayer wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0537155A true JPH0537155A (en) | 1993-02-12 |
Family
ID=16225322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3188530A Pending JPH0537155A (en) | 1991-07-29 | 1991-07-29 | Manufacture of glass ceramics multilayer wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537155A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6236386A (en) * | 1985-08-09 | 1987-02-17 | Kureha Chem Ind Co Ltd | Cephalosporin derivative, production thereof and drug containing said derivative |
-
1991
- 1991-07-29 JP JP3188530A patent/JPH0537155A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6236386A (en) * | 1985-08-09 | 1987-02-17 | Kureha Chem Ind Co Ltd | Cephalosporin derivative, production thereof and drug containing said derivative |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0163172B1 (en) | Process for forming a top surface metallurgy pattern on a ceramic substrate | |
| JPH0150119B2 (en) | ||
| EP0289137A2 (en) | Manufacturing printed-circuit components | |
| US4200975A (en) | Additive method of forming circuit crossovers | |
| JP3351043B2 (en) | Method for manufacturing multilayer ceramic substrate | |
| JPH0537155A (en) | Manufacture of glass ceramics multilayer wiring board | |
| JPH04361559A (en) | Integrated circuit package | |
| JPH05198917A (en) | Ceramic wiring board manufacturing method | |
| JPH11224984A (en) | Production of ceramic multilayered substrate | |
| JPH0730253A (en) | Method for manufacturing multilayer ceramic substrate | |
| JPS6010696A (en) | Method of producing thin film ceramic circuit board | |
| JPH07221433A (en) | Ceramic circuit board and manufacturing method thereof | |
| JP3823457B2 (en) | Manufacturing method of ceramic wiring board | |
| JPH05235551A (en) | Manufacture of glass ceramic multilayer circuit board | |
| JPH06326470A (en) | Manufacture of multilayered ceramic board | |
| JP3136682B2 (en) | Method for manufacturing multilayer wiring board | |
| JPH07122839A (en) | Method for manufacturing ceramic wiring board | |
| JPH0575264A (en) | Manufacture of glass ceramic multilayer circuit board | |
| JP2002076628A (en) | Manufacturing method of glass ceramic substrate | |
| JPH06268376A (en) | Manufacture of multilayer circuit board | |
| JPH066015A (en) | Manufacture of glass ceramic multilayer wiring substrate | |
| JPS5942460B2 (en) | Method for manufacturing hybrid integrated circuits | |
| JPH0758456A (en) | Manufacture of ceramic circuit board | |
| CN121666120A (en) | Core substrate, method for manufacturing the same, and wiring substrate | |
| JP3922092B2 (en) | Manufacturing method of ceramic substrate |