JPH0537169A - 活線挿抜方式 - Google Patents
活線挿抜方式Info
- Publication number
- JPH0537169A JPH0537169A JP3213243A JP21324391A JPH0537169A JP H0537169 A JPH0537169 A JP H0537169A JP 3213243 A JP3213243 A JP 3213243A JP 21324391 A JP21324391 A JP 21324391A JP H0537169 A JPH0537169 A JP H0537169A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power
- pin
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 244000145845 chattering Species 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】
【目的】 共通に使用する多数の信号線（バス）に接続
される基盤回路を電源を切断せずに挿抜できるようにす
る。 【構成】 早く受け側のピンに接続されるグランドピン
２及び電源ピン４と、これらより遅れて受け側のピンに
接続される電源ピン５及び信号ピン３とを具備したコネ
クタ２を設ける。さらに、イネーブル信号により出力イ
ンピーダンスをハイにできる入出力バッファ６，７と、
電源ピン４及び５より電源が供給された時に回路基盤３
４上の回路を初期化するための初期化用信号を出力する
パワーオンクリア回路１０，１１を備える。そしてこれ
らパワーオンクリア回路１０，１１より出力される初期
化用信号及びスイッチ２５または他の制御回路からの制
御信号により入出力バッファ６，７のイネーブル信号を
イネーブルまたはディセーブルする。
される基盤回路を電源を切断せずに挿抜できるようにす
る。 【構成】 早く受け側のピンに接続されるグランドピン
２及び電源ピン４と、これらより遅れて受け側のピンに
接続される電源ピン５及び信号ピン３とを具備したコネ
クタ２を設ける。さらに、イネーブル信号により出力イ
ンピーダンスをハイにできる入出力バッファ６，７と、
電源ピン４及び５より電源が供給された時に回路基盤３
４上の回路を初期化するための初期化用信号を出力する
パワーオンクリア回路１０，１１を備える。そしてこれ
らパワーオンクリア回路１０，１１より出力される初期
化用信号及びスイッチ２５または他の制御回路からの制
御信号により入出力バッファ６，７のイネーブル信号を
イネーブルまたはディセーブルする。
Description
【０００１】
【産業上の利用分野】本発明は装置の電源を接断するこ
となく所望の回路基盤を装置より抜脱または挿入するこ
とのできる活線挿抜方式に関する。
となく所望の回路基盤を装置より抜脱または挿入するこ
とのできる活線挿抜方式に関する。
【０００２】
【従来の技術】従来、バス接続のある装置においては、
電源が入力された状態で、かつ運用状態にある装置上の
回路基盤を、電源が入力されたままで交換することはで
きなかった。また、二重化された装置では信号線も二重
化し、基盤を交換する場合は二重化された信号線の受け
側で交換基盤側の信号線を切り離してから交換するとい
う手段をとっていた。
電源が入力された状態で、かつ運用状態にある装置上の
回路基盤を、電源が入力されたままで交換することはで
きなかった。また、二重化された装置では信号線も二重
化し、基盤を交換する場合は二重化された信号線の受け
側で交換基盤側の信号線を切り離してから交換するとい
う手段をとっていた。
【０００３】
【発明が解決しようとする課題】多数の信号線よりなる
バスで接続された装置においてはバスの二重化は装置規
模から無理なため、故障した基盤等を交換するには装置
の運用を停止し、電源を切断してから基盤交換を行う必
要があり、サービスを一旦中断しなければならないとい
う問題点があった。本発明は以上の点に鑑み、上記のよ
うな問題点を解消した活線挿抜方式を提供することを目
的とする。
バスで接続された装置においてはバスの二重化は装置規
模から無理なため、故障した基盤等を交換するには装置
の運用を停止し、電源を切断してから基盤交換を行う必
要があり、サービスを一旦中断しなければならないとい
う問題点があった。本発明は以上の点に鑑み、上記のよ
うな問題点を解消した活線挿抜方式を提供することを目
的とする。
【０００４】
【課題を解決するための手段】この目的を達成するため
に本発明の活線挿抜方式は、早く受け側のピンに接続さ
れるグランドピン及び電源ピンとこれらより遅れて受け
側のピンに接続される電源ピン及び信号ピンとを具備し
たコネクタと、イネーブル信号により出力インピーダン
スをハイにできるレシーブ／ドライブ回路と、前記電源
ピンより電源が供給された時に回路基盤上の回路を初期
化するための初期化用信号を出力するパワーオンクリア
回路と、これらパワーオンクリア回路より出力される初
期化用信号及びスイッチまたは他の制御回路からの制御
信号により前記レシーブ／ドライブ回路のイネーブル信
号をイネーブルまたはディセーブルする回路とを具備し
ている。
に本発明の活線挿抜方式は、早く受け側のピンに接続さ
れるグランドピン及び電源ピンとこれらより遅れて受け
側のピンに接続される電源ピン及び信号ピンとを具備し
たコネクタと、イネーブル信号により出力インピーダン
スをハイにできるレシーブ／ドライブ回路と、前記電源
ピンより電源が供給された時に回路基盤上の回路を初期
化するための初期化用信号を出力するパワーオンクリア
回路と、これらパワーオンクリア回路より出力される初
期化用信号及びスイッチまたは他の制御回路からの制御
信号により前記レシーブ／ドライブ回路のイネーブル信
号をイネーブルまたはディセーブルする回路とを具備し
ている。
【０００５】
【作用】本発明によれば、共通に使用する多数の信号線
（バス）に接続される基盤回路を電源を切断せずに挿抜
することができる。
（バス）に接続される基盤回路を電源を切断せずに挿抜
することができる。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明による活線挿抜方式の一実施例のブロ
ック図である。図中、３４は交換しようとしている回路
基盤、３３は複数の回路基盤を接続する信号線が通った
バックボード基盤であり、１，２８はそれぞれ回路基盤
３４，バックボード基盤３３上に取付られ、両者の対応
する信号を接続するコネクタである。コネクタ１内の２
はグランドピン、４は電源ピンで、それぞれ長ピンであ
り、３は信号ピン（複数ピンを１本で代表して表示）、
５は電源ピンで、それぞれ短ピンであり、回路基盤３４
をバックボード基盤３３に接続時、長ピンよりなるグラ
ンドピン２，電源ピン４はその他の信号ピン３，電源ピ
ン５より早く対応するピン２９，３１に接続され、逆に
抜脱時は遅くまで接続されている。
る。図１は本発明による活線挿抜方式の一実施例のブロ
ック図である。図中、３４は交換しようとしている回路
基盤、３３は複数の回路基盤を接続する信号線が通った
バックボード基盤であり、１，２８はそれぞれ回路基盤
３４，バックボード基盤３３上に取付られ、両者の対応
する信号を接続するコネクタである。コネクタ１内の２
はグランドピン、４は電源ピンで、それぞれ長ピンであ
り、３は信号ピン（複数ピンを１本で代表して表示）、
５は電源ピンで、それぞれ短ピンであり、回路基盤３４
をバックボード基盤３３に接続時、長ピンよりなるグラ
ンドピン２，電源ピン４はその他の信号ピン３，電源ピ
ン５より早く対応するピン２９，３１に接続され、逆に
抜脱時は遅くまで接続されている。
【０００７】ここで、まず回路基盤３４が抜脱されてお
り、バックボード基盤３３側に電源が供給されている状
態で回路基盤３４を接続する場合について説明する。ま
ず接続時に回路基盤３４のグランドピン２，電源ピン４
が先に対応するバックボード基盤３３のピン２９，３１
に接続されている。電源ピン４が接続されて電源が供給
されると、パワーオンクリア（ＰＣＬＲ）回路１０が動
作し、一定時間の初期化信号をＡＮＤ回路１８に送出す
る。ＡＮＤ回路１８の出力はフリップフロップ（Ｆ／
Ｆ）回路１９のリセット端子２１に接続されており、リ
セット端子２１の信号がイネーブルになるとフリップフ
ロップ１９の反転出力端子２０の出力が「１」になる。
り、バックボード基盤３３側に電源が供給されている状
態で回路基盤３４を接続する場合について説明する。ま
ず接続時に回路基盤３４のグランドピン２，電源ピン４
が先に対応するバックボード基盤３３のピン２９，３１
に接続されている。電源ピン４が接続されて電源が供給
されると、パワーオンクリア（ＰＣＬＲ）回路１０が動
作し、一定時間の初期化信号をＡＮＤ回路１８に送出す
る。ＡＮＤ回路１８の出力はフリップフロップ（Ｆ／
Ｆ）回路１９のリセット端子２１に接続されており、リ
セット端子２１の信号がイネーブルになるとフリップフ
ロップ１９の反転出力端子２０の出力が「１」になる。
【０００８】この反転出力端子２０の出力はＯＲ回路１
３を介して出力バッファ６のイネーブル端子８と入力バ
ッファ７のイネーブル端子９に接続されており、これら
の信号が「１」のため、出力バッファ６及び入力バッフ
ァ７の出力はハイインピーダンスとなり、バックボード
基盤３３より切り離された状態になる。この時、フリッ
プフロップ１９の反転出力はＮＯＴ回路２６に入力さ
れ、ＮＯＴ回路２６の出力は「０」になるため、発光ダ
イオード２７が点灯し、切り離し状態であることを示
す。
３を介して出力バッファ６のイネーブル端子８と入力バ
ッファ７のイネーブル端子９に接続されており、これら
の信号が「１」のため、出力バッファ６及び入力バッフ
ァ７の出力はハイインピーダンスとなり、バックボード
基盤３３より切り離された状態になる。この時、フリッ
プフロップ１９の反転出力はＮＯＴ回路２６に入力さ
れ、ＮＯＴ回路２６の出力は「０」になるため、発光ダ
イオード２７が点灯し、切り離し状態であることを示
す。
【０００９】更に回路基盤３４を挿入すると、短ピンよ
りなる信号ピン３，電源ピン５が対応するバックボード
基盤３３の各ピン３０，３２に接続される。電源ピン５
に電源が供給されるとパワーオンクリア（ＰＣＬＲ）回
路１１が動作し、一定時間初期化信号をＡＮＤ回路１８
に出力し、その結果パワーオンクリア回路１１からの初
期化信号が出力されなくなるまでフリップフロップ１９
のリセット端子２１がイネーブルとなり、スイッチ２５
からの信号を禁止する。回路基盤３４の挿入が完全に終
了した時点で操作者はノンロック式スイッチ２５を押下
げると押下信号がスイッチのチャタリング防止（ＣＨ
Ｔ）回路２４を経てフリップフロップ１９のクロック端
子２３に入力される。
りなる信号ピン３，電源ピン５が対応するバックボード
基盤３３の各ピン３０，３２に接続される。電源ピン５
に電源が供給されるとパワーオンクリア（ＰＣＬＲ）回
路１１が動作し、一定時間初期化信号をＡＮＤ回路１８
に出力し、その結果パワーオンクリア回路１１からの初
期化信号が出力されなくなるまでフリップフロップ１９
のリセット端子２１がイネーブルとなり、スイッチ２５
からの信号を禁止する。回路基盤３４の挿入が完全に終
了した時点で操作者はノンロック式スイッチ２５を押下
げると押下信号がスイッチのチャタリング防止（ＣＨ
Ｔ）回路２４を経てフリップフロップ１９のクロック端
子２３に入力される。
【００１０】クロック端子２３に押下信号が入力される
前まで反転出力端子２０の出力は「１」であり、本信号
はデータ入力端子２２に接続されているため、クロック
端子２３に押下信号が入力されると、反転出力端子２０
の出力は「０」になる。その結果、出力バッファ６及び
入力バッファ７のイネーブル信号端子８，９がイネーブ
ルとなり、バックボード基盤３３と接続される。フリッ
プフロップ１９の反転出力端子２０の出力は「０」のた
め、ＮＯＴ回路２６の出力が「１」になり、発光ダイオ
ード２７は消灯し、接続状態であることを示す。
前まで反転出力端子２０の出力は「１」であり、本信号
はデータ入力端子２２に接続されているため、クロック
端子２３に押下信号が入力されると、反転出力端子２０
の出力は「０」になる。その結果、出力バッファ６及び
入力バッファ７のイネーブル信号端子８，９がイネーブ
ルとなり、バックボード基盤３３と接続される。フリッ
プフロップ１９の反転出力端子２０の出力は「０」のた
め、ＮＯＴ回路２６の出力が「１」になり、発光ダイオ
ード２７は消灯し、接続状態であることを示す。
【００１１】このようにバックボード基盤３３と回路基
盤３４を接続する場合、回路基盤３４に長ピンと短ピン
の電源入力ピン４，５を有し、電源入力時に入出力バッ
ファ６，７をイネーブルとし、スイッチ５にてこれを解
除することができる。そのため、故障した基盤等を交換
する際、従来のように装置の運用を停止し、電源を切断
してから基盤を交換することはなくなる。
盤３４を接続する場合、回路基盤３４に長ピンと短ピン
の電源入力ピン４，５を有し、電源入力時に入出力バッ
ファ６，７をイネーブルとし、スイッチ５にてこれを解
除することができる。そのため、故障した基盤等を交換
する際、従来のように装置の運用を停止し、電源を切断
してから基盤を交換することはなくなる。
【００１２】次に回路基盤３４を抜く場合を示す。まず
バックボード基盤３３側から回路基盤３４の信号ピン３
を介して切離し用のコマンドを入力すると、デコーダ
（ＤＥＣ）回路１５が識別され、切離し信号１７が出力
され、ＡＮＤ回路１８を経てフリップフロップ１９のリ
セット端子２１にリセット信号が入力される。このリセ
ット信号が入力されるとフリップフロップ１９の反転出
力端子２０の出力が「１」になり、出力バッファ６のイ
ネーブル端子８及び入力バッファ７のイネーブル端子９
のイネーブル信号が「１」になり、これらバッファ６，
７の出力インピーダンスがハイとなる。この時、同様に
発光ダイオード２７が点灯する。この状態において回路
基盤３４を抜くことができる。なお、図中１２は抵抗
器、１４は所定の制御信号、１６はデコーダ回路１５の
デコード出力を示している。
バックボード基盤３３側から回路基盤３４の信号ピン３
を介して切離し用のコマンドを入力すると、デコーダ
（ＤＥＣ）回路１５が識別され、切離し信号１７が出力
され、ＡＮＤ回路１８を経てフリップフロップ１９のリ
セット端子２１にリセット信号が入力される。このリセ
ット信号が入力されるとフリップフロップ１９の反転出
力端子２０の出力が「１」になり、出力バッファ６のイ
ネーブル端子８及び入力バッファ７のイネーブル端子９
のイネーブル信号が「１」になり、これらバッファ６，
７の出力インピーダンスがハイとなる。この時、同様に
発光ダイオード２７が点灯する。この状態において回路
基盤３４を抜くことができる。なお、図中１２は抵抗
器、１４は所定の制御信号、１６はデコーダ回路１５の
デコード出力を示している。
【００１３】
【発明の効果】以上説明したように本発明の活線挿抜方
式は、早く受け側のピンに接続されるグランドピン及び
電源ピンとこれらより遅れて受け側のピンに接続される
電源ピン及び信号ピンを具備したコネクタと、イネーブ
ル信号により出力インピーダンスをハイにできるレシー
ブ／ドライブ回路と、前記電源ピンより電源が供給され
た時に回路基盤上の回路を初期化するための初期化用信
号を出力するパワーオンクリア回路とを備え、これらパ
ワーオンクリア回路より出力される初期化用信号及びス
イッチまたは他の制御回路からの制御信号により前記レ
シーブ／ドライブ回路のイネーブル信号を駆動するよう
にしたので、装置の電源を接断することなく所望の基盤
回路を装置より容易に挿抜することができ、実用上優れ
た効果がある。
式は、早く受け側のピンに接続されるグランドピン及び
電源ピンとこれらより遅れて受け側のピンに接続される
電源ピン及び信号ピンを具備したコネクタと、イネーブ
ル信号により出力インピーダンスをハイにできるレシー
ブ／ドライブ回路と、前記電源ピンより電源が供給され
た時に回路基盤上の回路を初期化するための初期化用信
号を出力するパワーオンクリア回路とを備え、これらパ
ワーオンクリア回路より出力される初期化用信号及びス
イッチまたは他の制御回路からの制御信号により前記レ
シーブ／ドライブ回路のイネーブル信号を駆動するよう
にしたので、装置の電源を接断することなく所望の基盤
回路を装置より容易に挿抜することができ、実用上優れ
た効果がある。
【図１】本発明による活線挿抜方式の一実施例を示す回
路構成図である。
路構成図である。
１，２８ コネクタ ２ グランドピン（長ピン） ３ 信号ピン（短ピン） ４ 電源ピン（長ピン） ５ 電源ピン（短ピン） ６ 出力バッファ回路 ７ 入力バッファ回路 １０，１１ パワーオンクリア回路 １５ デコーダ回路 １９ フリップフロップ回路 ２５ ノンロック式スイッチ ２７ 発光ダイオード ３３ バックボード基盤 ３４ 回路基盤
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０２Ｊ 1/00 ３０９ Ｒ 7373−5Ｇ
Claims (1)
- 【特許請求の範囲】 【請求項１】 早期に接触するグランドピン及び電源ピ
ンとこれらグランドピン，電源ピンより遅れて接触する
電源ピン及び信号ピンを具備したコネクタと、イネーブ
ル信号によって出力インピーダンスをハイにできるレシ
ーブ／ドライブ回路と、前記電源ピンから電源が供給さ
れた時に初期化用の信号を出力するパワーオンクリア回
路と、これらパワーオンクリア回路から出力される初期
化用信号及びスイッチまたは他の制御信号により前記レ
シーブ／ドライブ回路のイネーブル信号を駆動する回路
とを備えたことを特徴とする活線挿抜方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3213243A JP2710488B2 (ja) | 1991-07-31 | 1991-07-31 | 活線挿抜方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3213243A JP2710488B2 (ja) | 1991-07-31 | 1991-07-31 | 活線挿抜方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0537169A true JPH0537169A (ja) | 1993-02-12 |
| JP2710488B2 JP2710488B2 (ja) | 1998-02-10 |
Family
ID=16635890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3213243A Expired - Lifetime JP2710488B2 (ja) | 1991-07-31 | 1991-07-31 | 活線挿抜方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2710488B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6154058A (en) * | 1998-04-06 | 2000-11-28 | Nec Corporation | Output buffer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55132193A (en) * | 1979-03-31 | 1980-10-14 | Toshiba Corp | Electric circuit device |
| JPS63278400A (ja) * | 1987-05-11 | 1988-11-16 | Mitsubishi Electric Corp | 活線挿抜可能な電子装置 |
| JPH01286496A (ja) * | 1988-05-13 | 1989-11-17 | Hitachi Ltd | プリント回路板 |
-
1991
- 1991-07-31 JP JP3213243A patent/JP2710488B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55132193A (en) * | 1979-03-31 | 1980-10-14 | Toshiba Corp | Electric circuit device |
| JPS63278400A (ja) * | 1987-05-11 | 1988-11-16 | Mitsubishi Electric Corp | 活線挿抜可能な電子装置 |
| JPH01286496A (ja) * | 1988-05-13 | 1989-11-17 | Hitachi Ltd | プリント回路板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6154058A (en) * | 1998-04-06 | 2000-11-28 | Nec Corporation | Output buffer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2710488B2 (ja) | 1998-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5210855A (en) | System for computer peripheral bus for allowing hot extraction on insertion without disrupting adjacent devices | |
| JPH11110332A (ja) | 外部機器の装着や識別を検出するための自動検出装置、情報処理機器、及び外部機器 | |
| JPH11175456A (ja) | コンピュータ・システム | |
| US6438639B1 (en) | Computer system bus network providing concurrent communication and connection transition of peripheral devices | |
| US7475178B2 (en) | Hot-plug link apparatus and method using a direction line to indicate presence of a hot-plug device | |
| JPH0537169A (ja) | 活線挿抜方式 | |
| CN113946530A (zh) | 扩展卡的控制方法及装置、非易失性存储介质 | |
| CN208061189U (zh) | Ops转接板及电子设备 | |
| JP4459408B2 (ja) | ホットスワップバス | |
| US5894561A (en) | Adapting apparatus used in a computer ISA extension slot | |
| CN224052633U (zh) | 控制板、服务器主板控制系统及服务器 | |
| JPH06309071A (ja) | パワーセーブ回路 | |
| KR100255373B1 (ko) | 가입자 전송장치에서 이중화된 유니트 절체시 상대유니트탈장 인식회로 | |
| KR100405598B1 (ko) | 컴팩트 피씨아이 시스템에서의 보드 이중화 구조 | |
| JPH08256191A (ja) | データ処理装置 | |
| JPH0752377B2 (ja) | 電子回路基板 | |
| JPH03196320A (ja) | Ｓｃｓｉデバイス | |
| CN115422109A (zh) | 一种转接卡及服务器 | |
| JP2630121B2 (ja) | ハードディスク挿拔方式 | |
| JPS60134924A (ja) | オプシヨンユニツト接続方式 | |
| JP2000010659A (ja) | 活線挿抜保護装置 | |
| CN118057341A (zh) | 具兼容二通讯模块的m.2连接器的电子装置及其兼容方法与电脑实施方法 | |
| KR200239307Y1 (ko) | 전원선택회로및이를구비한직렬버스회로 | |
| JP2690424B2 (ja) | プリント基板の接続コネクタ | |
| JPH10333794A (ja) | 入出力装置の活線挿抜方法、ならびに同方法を実現する入出力装置の実装構造、及び入出力サブシステム |